KR960038999A - 반도체 집적회로 장치 - Google Patents

반도체 집적회로 장치 Download PDF

Info

Publication number
KR960038999A
KR960038999A KR1019960011867A KR19960011867A KR960038999A KR 960038999 A KR960038999 A KR 960038999A KR 1019960011867 A KR1019960011867 A KR 1019960011867A KR 19960011867 A KR19960011867 A KR 19960011867A KR 960038999 A KR960038999 A KR 960038999A
Authority
KR
South Korea
Prior art keywords
mode
signal
gate
level
address strobe
Prior art date
Application number
KR1019960011867A
Other languages
English (en)
Other versions
KR100191022B1 (ko
Inventor
고로 하야까와
야스히꼬 쯔끼까와
Original Assignee
기따오까 다까시
미쯔비시덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기따오까 다까시, 미쯔비시덴끼 가부시끼가이샤 filed Critical 기따오까 다까시
Publication of KR960038999A publication Critical patent/KR960038999A/ko
Application granted granted Critical
Publication of KR100191022B1 publication Critical patent/KR100191022B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G11C7/1021—Page serial bit line access mode, i.e. using an enabled row address stroke pulse with its associated word line address and a sequence of enabled column address stroke pulses each with its associated bit line address
    • G11C7/1024—Extended data output [EDO] mode, i.e. keeping output buffer enabled during an extended period of time
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

다이나믹 랜덤 액세스 메모리에 있어서 FP모드와 EDO모드를 패드의 본딩접속에 의해 결정되는 소위 본딩옵션에 의해 전환 가능한 반도체 집적회로 장치에 관한 것으로, 라이트버퍼 초기활성화신호의 타이밍을 변경하여 EDO모드시의 라이트동작의 고속화를 도모하기 위해, 로우 어드레스 스트로브신호를 활성화한 상태를 유지하고 컬럼 어드레스 스트로브신호 및 컬럼어드레스 스트로브신호를 변화시켜 여러개의 메모리셀에 외부로 부터의 데이타를 라이트하는 제1모드와 로우어드레스 스트로브신호를 활성화한 후 즉시 외부로 부터의 데이타를 입력하는 제2모드를 전환하는 반도체 집적회로 장치로서, 제1모드가 선택된 것에 따라서 제1레벨로 되고, 제2모드가 선택된 것에 따라서 제2레벨로 되는 모드선택신호를 발생하는 모드선택신호 발생회로, 모드선택신호 발생수단에서 제1레벨신호가 발생된 것에 따라서 게이트를 폐쇄하고 제2레벨신호가 발생된 것에 따라서 게이트를 개방하여 로우어드레스 스트로브신호를 출력하는 제1게이트수단 및 제1게이트수단으로 부터의 출력신호에 따라서 게이트를 개방하여 외부로 부터의 데이타를 수신하는 제2게이트수단을 마련하였다.
이러한 구성으로 하는 것에 의해, EDO모드시의 라이트동작의 고속화를 도모할 수 있다는 효가가 얻어진다.

Description

반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 전기회로도, 제2도는 제1도에 도시한 실시예의 동작을 설명하기 위한 타이밍도.

Claims (3)

  1. 로우어드레스 스트로브신호를 활성화한 상태를 유지하고 컬럼어드레스 스트로브신호 및 컬럼어드레스신호를 변화시켜 여러개의 메모리셀에 외부로 부터의 데이타를 라이트하는 제1모드와 로우어드레스 스트로브신호를활성화한 후 즉시 외부로 부터의 데이타를 입력하는 제2모드 사이를 전환하는 반도체 집적회로 장치로서, 상기 제1모드가 선택된 것에 따라서 제1레벨로 되고, 상기 제2모드가 선택된 것에 따라서 제2레벨로 되는 모드선택신호를 발생하는 모드선택신호 발생회로(57), 상기 모드선택신호 발생수단에서 상기 제1레벨신호가 발생된 것에 따라서 게이트를 폐쇄하고 상기 제2레벨신호가 발생된 것에 따라서 게이트를 개방하여 상기 로우어드레스 스트로브신호를 출력하는 제1게이트수단(48) 및 상기 제1게이트수단으로 부터의 출력신호에 따라서 게이트를 개방하여 외부로 부터의 데이타를 수신하는 제2게이트수단(44)을 구비한 반도체 집적회로 장치.
  2. 제1항에 있어서, 상기 모드선택신호 발생수단에서 발생된 상기 제2레벨신호에 응답해서, 상기 로우어드레스 스트로브신호 및 상기 컬럼어드레스 스트로브신호에 따라 상기 제1모드를 구동하기 위한 신호를 출력하는 논리회로수단(21, 22, 41, 42)과 상기 제1게이트수단의 출력 또는 상기 논리회로수단의 출력을 상기 제2게이트수단에 입력하는 제3게이트수단(49)을 또 포함하는 반도체 집적회로 장치.
  3. 제2항에 있어서, 상기 논리회로수단은 RS플립플롭(41, 42)을 포함하는 반도체 집적회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960011867A 1995-04-27 1996-04-19 반도체 집적회로 장치 KR100191022B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7103700A JPH08297965A (ja) 1995-04-27 1995-04-27 半導体集積回路装置
JP95-103700 1995-04-27

Publications (2)

Publication Number Publication Date
KR960038999A true KR960038999A (ko) 1996-11-21
KR100191022B1 KR100191022B1 (ko) 1999-06-15

Family

ID=14361043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011867A KR100191022B1 (ko) 1995-04-27 1996-04-19 반도체 집적회로 장치

Country Status (4)

Country Link
US (1) US5563840A (ko)
JP (1) JPH08297965A (ko)
KR (1) KR100191022B1 (ko)
DE (1) DE19546791C2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880596A (en) * 1996-11-05 1999-03-09 Altera Corporation Apparatus and method for configuring integrated circuit option bits with different bonding patterns
US6034919A (en) * 1996-12-31 2000-03-07 Compaq Computer Corporation Method and apparatus for using extended-data output memory devices in a system designed for fast page mode memory devices
KR100609617B1 (ko) * 2005-04-04 2006-08-08 삼성전자주식회사 동작 주파수에 따라 모드가 전환되는 데이터 출력버퍼 및이를 포함하는 반도체 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617779B2 (ja) * 1988-08-31 1997-06-04 三菱電機株式会社 半導体メモリ装置
US5023843A (en) * 1988-10-27 1991-06-11 Texas Instruments Incorporated Bonding pad programmable integrated circuit
JP2663838B2 (ja) * 1993-07-27 1997-10-15 日本電気株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
DE19546791A1 (de) 1996-10-31
DE19546791C2 (de) 1998-04-16
JPH08297965A (ja) 1996-11-12
US5563840A (en) 1996-10-08
KR100191022B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970067348A (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
KR960012012A (ko) 동기형 반도체 기억 장치
KR920013462A (ko) 반도체 기억장치
KR960012013A (ko) 동기형 반도체 기억 장치
KR930010985A (ko) 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR940010083A (ko) 동기식 반도체메모리장치의 데이타출력버퍼
KR970029804A (ko) 디램
KR910001771A (ko) 반도체 메모리 장치
KR950034777A (ko) 반도체 기억장치
KR920013455A (ko) 반도체 장치
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR19980057449A (ko) 반도체 메모리 장치의 칼럼선택 제어회로
KR890017702A (ko) 반도체메모리
KR960038999A (ko) 반도체 집적회로 장치
KR900002307A (ko) 다이나믹·랜덤·액세스·메모리
KR930001230A (ko) 반도체 기억장치 및 반도체 집적회로 장치
KR920022297A (ko) 다이너믹 랜덤 액세스 메모리 장치
KR970017609A (ko) 반도체기억장치
KR100219491B1 (ko) 자동 프리차지 뱅크 선택 회로
KR920006970A (ko) 반도체 메모리를 위한 시리얼 선택회로
KR960039000A (ko) 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치
KR960035641A (ko) 라이트 리커버리 제어회로 및 그 제어방법
KR970017622A (ko) 멀티 뱅크 구조를 갖는 반도체 메모리 장치
KR960015583A (ko) 리드 모디파이 라이트 동작 회로
KR970051149A (ko) 이중 워드라인 구조를 갖는 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20090109

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee