KR20000054924A - 영상신호 처리장치의 메모리 어드레스 변환장치 및 방법 - Google Patents

영상신호 처리장치의 메모리 어드레스 변환장치 및 방법 Download PDF

Info

Publication number
KR20000054924A
KR20000054924A KR1019990003275A KR19990003275A KR20000054924A KR 20000054924 A KR20000054924 A KR 20000054924A KR 1019990003275 A KR1019990003275 A KR 1019990003275A KR 19990003275 A KR19990003275 A KR 19990003275A KR 20000054924 A KR20000054924 A KR 20000054924A
Authority
KR
South Korea
Prior art keywords
image data
row
memory address
memory
signal processing
Prior art date
Application number
KR1019990003275A
Other languages
English (en)
Inventor
박해정
지석춘
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990003275A priority Critical patent/KR20000054924A/ko
Publication of KR20000054924A publication Critical patent/KR20000054924A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/915—Television signal processing therefor for field- or frame-skip recording or reproducing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)

Abstract

가.청구범위에 기재된 발명이 속한 기술분야
영상신호 처리장치에 관한 것이다.
나.발명이 해결하려고 하는 기술적 과제
메모리 읽기,쓰기 동작시 RAS 프리차지타임을 줄이는 영상신호 처리장치의 메모리 어드레스 변환장치 및 방법을 제공한다.
다.발명의 해결방법의 요지
본 발명은 영상신호 처리장치의 메모리 어드레스 변환방법에 있어서, 입력되는 하나의 단위 화소블록내 각 영상데이터의 로우/칼럼 좌표에 일대일 매핑되는 각각의 로우/칼럼 메모리 어드레스를 생성하는 과정과, 상기 하나의 단위 화소블록내 영상데이터의 로우 메모리 어드레스가 동일하지 않을 경우 상기 영상데이터의 로우 메모리 어드레스가 동일하게 되도록 각 영상데이터의 로우 메모리 어드레스를 변환시키는 과정과, 상기 로우 메모리 어드레스가 변환된 영상데이터의 칼럼 메모리 어드레스를 상기 로우 메모리 어드레스의 변환량에 대응되게 변환시키는 과정과, 상기 하나의 단위 화소블록내 영상데이터를 상기 프레임 메모리상의 동일 로우 메모리 어드레스에 매핑시키는 과정을 포함하여 구성함을 특징으로 한다.
라.발명의 중요한 용도
영상신호 처리장치에 이용한다.

Description

영상신호 처리장치의 메모리 어드레스 변환장치 및 방법{APPARATUS AND METHOD FOR CONVERTING MEMORY ADDRESS IN VIDEO SIGNAL PROCESSING APPARATUS}
본 발명은 영상신호 처리장치에 관한 것으로, 특히 영상신호의 저장 및 복원을 위한 메모리 어드레스(Memory address) 발생회로에 관한 것이다.
통상적으로 영상신호 처리장치는 인가되는 영상신호를 디지털 데이터화하여 메모리에 저장하고 저장된 데이터를 처리하여 화면상에 디스플레이하는 작업을 수행한다.
도 1은 종래 영상신호 처리장치의 메모리 발생회로의 구성을 도시한 것이다. 상기 도 1을 참조하여 각부의 동작을 살펴보면, 신호처리부(100)는 인가되는 영상신호를 디지털 데이터로 처리하여 출력시킨다. 프레임 메모리(Frame memory)는 상기 신호처리부(100)로부터 출력되는 1프레임분의 영상데이터를 저장한다. 제어부(104)는 상기 프레임 메모리(102)로 RAS(Row address strobe), CAS(Column address strobe), 읽기신호(RE), 쓰기신호(WE) 등의 제어신호와 메모리 어드레스를 인가하여 상기 프레임 메모리(102)의 읽기, 쓰기 동작을 제어한다. 즉, 상기 프레임 메모리(102)는 쓰기신호(WE)가 활성화되면 쓰기 동작을 수행하여 RAS, CAS신호가 활성화될 때 상기 신호처리부(100)로부터 출력되는 영상데이터를 상기 제어부(104)로부터 인가된 해당 메모리 어드레스에 저장시키며, 읽기신호(RE)가 활성화되면 읽기 동작을 수행하여 RAS, CAS신호가 활성화될 때 상기 제어부(104)로부터 인가된 메모리 어드레스에 저장되어 있는 영상데이터를 독출하여 출력시킨다.
한편, 상기 신호처리부로 입력되는 영상신호는 영상신호의 특성상 2차원 배열을 가지는 소정의 화소블록 단위로 전송되는 것이 일반적이다.
그런데 상기한 바와 같은 종래 영상신호 처리장치의 메모리 어드레스 발생회로에서는 쓰기 동작시 상기 신호처리부로부터 출력된 영상데이터를 메모리에 매핑(Mapping)시킴에 있어서, 도 2에 도시된 바와 같이 일반적으로 영상데이터의 로우/칼럼(Row/Column) 좌표와 메모리사이에 일대일 매핑이 이루어지도록 하고 있기 때문에 하나의 화소블록 단위의 영상정보를 얻기 위해서는 RAS 프리차지타임(Precharge time)이 여러번 반복되므로써 전체적인 읽기, 쓰기 동작속도가 늦어지는 문제점이 있었다.
상술한 바와 같이 종래 영상신호 처리장치에서는 영상데이터를 메모리에 매핑시킴에 있어서, 영상데이터의 로우/칼럼 좌표와 메모리사이에 일대일 매핑이 이루어지도록 하고 있기 때문에 하나의 화소블록 단위의 영상정보를 얻기 위해서는 여러번의 RAS 프리차지타임이 소요되어 전체적인 읽기, 쓰기 동작속도가 늦어지는 문제점이 있었다.
따라서 본 발명의 목적은 RAS 프리차지타임을 줄여서 전체적인 읽기, 쓰기 동작속도를 높일 수 있는 영상신호 처리장치의 메모리 어드레스 변환장치 및 방법을 제공함에 있다.
도 1은 통상적인 영상신호 처리장치의 메모리 어드레스 발생회로 구성도,
도 2는 종래 영상데이터와 메모리간의 일대일 매핑을 보여주는 도면,
도 3은 본 발명의 실시 예에 따른 영상신호 처리장치의 메모리 어드레스 변환장치 구성도,
도 4는 본 발명의 실시 예에 따른 영상데이터와 메모리간의 매핑을 보여주는 도면,
도 5는 본 발명의 실시 예에 따른 단위 화소블록 영상데이터를 동일 로우 메모리 어드레스에 매핑시키는 처리 흐름도.
상술한 목적을 달성하기 위한 본 발명은 영상신호 처리장치의 메모리 어드레스 변환방법에 있어서, 입력되는 하나의 단위 화소블록내 각 영상데이터의 로우/칼럼 좌표에 일대일 매핑되는 각각의 로우/칼럼 메모리 어드레스를 생성하는 과정과, 상기 하나의 단위 화소블록내 영상데이터의 로우 메모리 어드레스가 동일하지 않을 경우 상기 영상데이터의 로우 메모리 어드레스가 동일하게 되도록 각 영상데이터의 로우 메모리 어드레스를 변환시키는 과정과, 상기 로우 메모리 어드레스가 변환된 영상데이터의 칼럼 메모리 어드레스를 상기 로우 메모리 어드레스의 변환량에 대응되게 변환시키는 과정과, 상기 하나의 단위 화소블록내 영상데이터를 상기 프레임 메모리상의 동일 로우 메모리 어드레스에 매핑시키는 과정을 포함하여 구성함을 특징으로 한다.
이하 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부 도면에서 구체적인 처리 흐름과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 3은 본 발명의 실시 예에 따른 영상신호 처리장치의 메모리 어드레스 변환장치의 블록 구성을 도시한 것이다. 상기 도 3을 참조하면, 본 발명의 실시 예에 따른 메모리 어드레스 변환장치의 블록 구성은 상기 도 1의 통상적인 블록구성에 어드레스 변환부(202)를 추가하여 구성된다. 상기 어드레스 변환부(202)를 제외한 나머지 블록들은 상기 도 1에서 전술한 바와 같은 동일한 기능을 수행한다.
어드레스 변환부(202)는 제어부(200)로부터 인가되는 단위 화소블록내 각 영상데이터의 로우 메모리 어드레스(Row memory address)가 모두 동일하도록 상기 로우 메모리 어드레스를 변환시킨다. 또한 상기 로우 메모리 어드레스의 변환량에 대응되게 상기 각 영상데이터의 칼럼 메모리 어드레스(Column memory address)도 변환시켜 도 4에 도시된 바와 같이 상기 하나의 단위 화소블록내 영상데이터를 프레임 메모리상의 동일 로우 메모리 어드레스에 매핑시킨다.
도 5는 본 발명의 실시 예에 따른 영상신호 처리장치의 메모리 어드레스 변환장치에서 입력되는 단위 화소블록의 영상데이터가 동일 로우 메모리 어드레스에 매핑되도록 하는 처리 흐름도를 도시한 것이다. 이하 상기 도 4 및 도 5를 참조하여 본 발명의 실시 예를 상세히 설명한다.
먼저 일정 화소블록 단위의 영상신호가 신호처리부(100)로 입력되는 경우 상기 영상신호는 신호처리부(100)로부터 디지털 영상데이터로 변환된다. 그러면 제어부(200)는 이에 응답하여 (500)단계에서 (502)단계로 진행해서 상기 단위 화소블록내의 각 영상데이터의 로우/칼럼 좌표에 일대일 매핑되는 로우/칼럼 메모리 어드레스를 생성하여 출력시킨다. 이어 제어부(200)는 (504)단계에서 상기 각 영상데이터의 로우 메모리 어드레스가 동일한지 여부를 검사한다. 이때 만일 상기 각 영상데이터의 로우 메모리 어드레스가 동일한 경우 제어부(200)는 (512)단계로 진행하여 상기 프레임 메모리(102)로 읽기신호(RE)를 인가하여 RAS 프리차즈타임때 상기 단위 화소블록내의 각 영상데이터를 상기 프레임 메모리(102)의 상기 일대일 매핑된 로우/칼럼 메모리 어드레스에 저장시킨다.
이와 달리 상기 (504)단계에서 각 영상데이터의 로우 메모리 어드레스가 모두 동일하지 않은 경우 제어부(200)는 (506)단계로 진행하여 어드레스 변환부(202)를 제어하여 각 영상데이터의 로우 메모리 어드레스가 모두 동일하게 되도록 변환시키고, (508)단계에서 상기 로우 메모리 어드레스의 변환량에 대응되게 각 영상데이터의 칼럼 메모리 어드레스도 변환시킨다. 이어 제어부(200)는 (510)단계로 진행하여 상기 프레임 메모리(102)로 읽기신호(RE)를 인가하여 RAS 프리차즈타임때 상기 단위 화소블록내의 각 영상데이터를 상기 프레임 메모리(102)의 상기 변환된 로우/칼럼 메모리 어드레스에 저장시킨다.
상술한 바와 같이 본 발명은 하나의 화소블록 단위의 영상데이터를 동일 로우 메모리 어드레스에 저장함으로써 RAS 프리차즈타임을 줄여서 전체적인 읽기,쓰기 동작속도를 향상시키는 이점이 있다.

Claims (2)

  1. 영상신호 처리장치에 있어서,
    하나의 화소블록 단위로 입력되는 영상신호를 디지털 영상데이터로 변환시키는 신호처리부와,
    상기 신호처리부로부터 인가되는 영상데이터를 상기 영상데이터와 매핑된 메모리 어드레스에 저장하는 프레임 메모리와,
    상기 단위 화소블록내 각 영상데이터의 로우/칼럼 좌표에 일대일 매핑되는 로우/칼럼 메모리 어드레스를 생성하는 제어부와,
    상기 제어부로부터 인가되는 상기 단위 화소블록내 각 영상데이터의 로우 메모리 어드레스가 모두 동일하도록 상기 로우 메모리 어드레스를 변환시키고, 상기 로우 메모리 어드레스의 변환량에 대응되게 상기 칼럼 메모리 어드레스도 변환시켜 상기 단위 화소블록내 영상데이터를 상기 프레임 메모리상의 동일 로우 메모리 어드레스에 매핑시키는 어드레스 변환부로 구성됨을 특징으로 하는 영상신호 처리장치의 메모리 어드레스 변환장치.
  2. 영상신호 처리장치의 메모리 어드레스 변환장치에서 메모리 어드레스 변환방법에 있어서,
    입력되는 하나의 단위 화소블록내 각 영상데이터의 로우/칼럼 좌표에 일대일 매핑되는 각각의 로우/칼럼 메모리 어드레스를 생성하는 과정과,
    상기 하나의 단위 화소블록내 영상데이터의 로우 메모리 어드레스가 동일하지 않을 경우 상기 영상데이터의 로우 메모리 어드레스가 동일하게 되도록 각 영상데이터의 로우 메모리 어드레스를 변환시키는 과정과,
    상기 로우 메모리 어드레스가 변환된 영상데이터의 칼럼 메모리 어드레스를 상기 로우 메모리 어드레스의 변환량에 대응되게 변환시키는 과정과,
    상기 하나의 단위 화소블록내 영상데이터를 상기 프레임 메모리상의 동일 로우 메모리 어드레스에 매핑시키는 과정으로 이루어짐을 특징으로 하는 메모리 어드레스 변환방법.
KR1019990003275A 1999-02-01 1999-02-01 영상신호 처리장치의 메모리 어드레스 변환장치 및 방법 KR20000054924A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990003275A KR20000054924A (ko) 1999-02-01 1999-02-01 영상신호 처리장치의 메모리 어드레스 변환장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990003275A KR20000054924A (ko) 1999-02-01 1999-02-01 영상신호 처리장치의 메모리 어드레스 변환장치 및 방법

Publications (1)

Publication Number Publication Date
KR20000054924A true KR20000054924A (ko) 2000-09-05

Family

ID=19572994

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990003275A KR20000054924A (ko) 1999-02-01 1999-02-01 영상신호 처리장치의 메모리 어드레스 변환장치 및 방법

Country Status (1)

Country Link
KR (1) KR20000054924A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852084B1 (ko) * 2001-01-12 2008-08-13 엔엑스피 비 브이 메모리 어드레스 변환 장치, 메모리 어드레스 변환 방법 및 이미지 처리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852084B1 (ko) * 2001-01-12 2008-08-13 엔엑스피 비 브이 메모리 어드레스 변환 장치, 메모리 어드레스 변환 방법 및 이미지 처리 장치

Similar Documents

Publication Publication Date Title
JP3280867B2 (ja) 半導体記憶装置
JPS5930229B2 (ja) 輝度制御装置
JPH09237491A (ja) メモリ、処理システムおよびアクセス方法
KR970008412B1 (ko) 디지탈 영상신호 처리용 메모리 시스템
JPH11510620A (ja) 統合されたシステム／フレームバッファメモリ及びシステム、ならびにそれらの使用方法
KR100273111B1 (ko) 그래픽 메모리 장치의 리프레쉬 제어방법 및 회로
KR20000054924A (ko) 영상신호 처리장치의 메모리 어드레스 변환장치 및 방법
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
US5910919A (en) Circuits, systems and methods for modifying data stored in a memory using logic operations
GB2228813A (en) Data array conversion
JPH09106669A (ja) シンクロナスｄｒａｍと半導体記憶装置
KR0166853B1 (ko) 디지탈 영상신호 처리용 메모리 시스템
EP0530761A1 (en) Partitioned frame memory for spatial light modulator
JPS6061853A (ja) 情報処理装置
JPH0528760A (ja) 半導体メモリ
JPH0773100A (ja) 画像メモリ
JP2917285B2 (ja) 画像メモリ装置
JPH0512104A (ja) データ記憶制御装置
JP2005182530A (ja) メモリインターフェース装置、およびメモリインターフェース制御方法
JPH0462646A (ja) 画像変換処理装置
JPH04274082A (ja) 半導体記憶装置
JPH01316845A (ja) 画像処理装置
JPH03183097A (ja) 半導体記憶装置
JPH03116194A (ja) ディスブレイ制御装置
JPS61102895A (ja) メモリ制御回路

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19990201

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid