DE69328883T2

DE69328883T2 - Mikroprozessor und Datenverarbeitungsanlage mit Registerspeicher

Info

Publication number: DE69328883T2
Application number: DE69328883T
Authority: DE
Inventors: Soichi Kawasaki
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-03-12
Filing date: 1993-03-12
Publication date: 2000-12-07
Anticipated expiration: 2013-03-13
Also published as: KR960012354B1; JP2568017B2; US5561818A; DE69328883D1; EP0560393B1; JPH0635800A; KR930020267A; EP0560393A1

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Diese Erfindung betrifft einen Mikroprozessor, der eine Bankstruktur hat, und ein Datenverarbeitungssystem, in welchem der Mikroprozessor eingebaut ist. Insbesondere betrifft diese Erfindung einen Mikroprozessor, der eine Struktur zum Durchführen von Datenverarbeitungen durch Verbinden eines bestimmten Speichers (eines Bank-RAM), der auf ein Adressen-Speicherabbild eines Datenverarbeitungssystems abgebildet ist, mit einer Gruppe von Registern, die in diesem Mikroprozessor enthalten sind, und das Datenverarbeitungssystem selbst.

Beschreibung des Standes der Technik

Allgemein gesagt sind in einem Datenverarbeitungssystem, wie beispielsweise einem Mikroprozessorsystem, Speichervorrichtungen mit einer Zugriffsfähigkeit hoher Geschwindigkeit und Mehrfach-Anschlußstellen als allgemeine Register im Mikroprozessor (der nachfolgend MPU genannt wird) eingebaut. Die Anzahl von solchen Vorrichtungen, die im MPU enthalten sein können, ist durch die Größe eines Halbleiterchips begrenzt.
Im Stand der Technik ist eine Anzahl von diesen Vorrichtungen bekannt, wie beispielsweise aus US-A-4 352 157 und MICROPROCESSORS AND MICROSYSTEMS, vol. 13, no. 9, November 1989, London, GB; I. HAX et al.: "TRON-Compatible 16/32-Bit Microprocessor".
Folglich ist ein Mikroprozessorsystem mit einer Bankstruktur vorgeschlagen worden. In diesem System bedeutet das Wort "Bank" eine Gruppe von Registern, die hauptsächlich für Operationen im MPU verwendet werden. Normalerweise wird die Anzahl von Bänken für eine Aufgabe gemäß dem MPU-Programm bestimmt. In Wirklichkeit sind mehrere Bänke im MPU eingebaut. Wenn eine Aufgabe zu einer anderen umgeschaltet wird, wird eine Gruppe von Registern, d. h. eine Bank, zu einer anderen umgeschaltet. Wie es oben angegeben ist, ist die Anzahl von im MPU eingebauten Bänken gemäß der Chipgröße dieses MPU begrenzt. Daher können nicht viele Bänke im MPU eingebaut sein.
Zum Erhöhen der Anzahl von Bänken, die durch den MPU verwendet werden können, ist ein System mit einem externen Speicher vorgeschlagen. In diesem System werden Bänke in Gebieten eines speziellen Speichers (eines Bank-RAM) aufbewahrt, der auf dem Adressen-Speicherabbild dieses MPU abgebildet ist. Wenn eine in einem bestimmten Gebiet des Bank-RAM aufbewahrte besondere Bank durch den MPU abgerufen wird, werden die Daten in dem Gebiet aus dem Speicher herausgenommen und auf der Bank im MPU geladen. In diesem Fall muß der MPU dann, wenn die Datenübertragung zwischen einer Bank innerhalb des MPU und dem Bank-RAM außerhalb des MPU durch externe Busse ausgeführt wird, für lange Zeit anhalten, bis der Bankaustausch beendet ist. Daher wird die Datenübertragung zwischen der Bank im MPU und dem Bank-RAM durch einen dafür bestimmten Bus mit einer hohen Geschwindigkeit durchgeführt.
Wie es oben angegeben ist, wird im Mikroprozessorsystem mit der Bankstruktur ein Bankaustausch zwischen dem Bank-RAM außerhalb des MPU und der Bank im MPU durch den dafür bestimmten Bus hoher Geschwindigkeit durchgeführt, anstelle von externen Bussen. In diesem System entsteht jedoch das folgende Problem. Wenn eine periphere Vorrichtung des MPU auf den Bank-RAM durch externe Busse zugreift, erkennt die Vorrichtung nicht, ob der Inhalt im Gebiet des Bank-RAM, auf das zugegriffen wird, gerade durch den MPU als Bank verwendet wird oder nicht. Nur der MPU erkennt, ob der Inhalt, auf den durch die periphere Vorrichtung zugegriffen wird, gerade durch ihn selbst verwendet wird oder nicht. Demgemäß kann die periphere Vorrichtung dann, wenn der MPU den Bank-RAM als Bank verwendet, nur auf die alten Informationen des Bank-RAM zugreifen. Anders ausgedrückt kann die periphere Vorrichtung dann, wenn der MPU den Bank-RAM als Bank verwendet, nicht auf die neuesten Informationen im Bank-RAM zugreifen.

ZUSAMMENFASSUNG DER ERFINDUNG

Diese Erfindung ist gemacht worden, um den oben angegebenen Nachteil des Mikroprozessors und des Datenverarbeitungssystems nach dem Stand der Technik zu überwinden.
Daher ist es die erste Aufgabe der vorliegenden Erfindung, einen Mikroprozessor zu schaffen, der in einem Datenverarbeitungssystem mit einer Bankstruktur eingebaut werden kann und eine Funktion zum effektiven Steuern der Datenübertragung zwischen sich selbst und einem externen Speicher hat, damit eine periphere Vorrichtung auf die neuesten Informationen im externen Speicher zugreifen kann, wie es in den beigefügten Ansprüchen aufgezeigt ist.
Diese und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung bevorzugter Ausführungsbeispiele in Zusammenhang mit den beigefügten Zeichnungen klarer.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 zeigt das Prinzip der vorliegenden Erfindung; und
Fig. 2 zeigt die Struktur eines Mikroprozessors und eines Datenverarbeitungssystems gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.

DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSBEISPIELE

Fig. 2 zeigt die Struktur eines Mikroprozessors gemäß einem Ausführungsbeispiel der vorliegenden Erfindung und ein Datenverarbeitungssystem, in welchem der Mikroprozessor eingebaut ist.
Wie es in der Figur gezeigt ist, besteht das Datenverarbeitungssystem aus einem Mikroprozessor (der nachfolgend MPU genannt wird) 1, einem Bank-RAM 2, einem externen Adressenbus ABUS, einem externen Datenbus DBUS, einem externen Steuerbus CBUS und wenigstens einer peripheren Vorrichtung 30. Der MPU 1 ist mit den Bussen verbunden, wie es in Fig. 2 gezeigt ist. Andererseits ist der Bank-RAM 2 mit dem Datenbus DBUS verbunden. Dieser Bank-RAM 2 ist auch durch einen dafür bestimmten Bus 17 hoher Geschwindigkeit und ein Bank-RAM-Adressensteuersignal 18 mit dem MPU 1 verbunden. In diesem System ist wenigstens eine periphere Vorrichtung, wie beispielsweise eine I/O, ein ROM und ein RAM, von welchen jede Einrichtung durch den externen Adressenbus ABUS, den Datenbus DBUS und den Steuerbus CBUS auf den Adressen- Speicherabbild des MPU 1 abgebildet ist, mit dem MPU 1 verbunden.
Der MPU 1 besteht aus folgendem: einer Bus-Schnittstelleneinheit (BIU) 3; einer Befehls-Warteschlange 4; einem Mikro- ROM 5; einer Arithmetik- und Logikeinheit (ALU) 6; einer Registerdatei (REG) 7; einer Bank-Schnittstelleneinheit 8; und einer Bank-Steuereinheit 9. In Wirklichkeit ist die Signalverbindung zwischen der Bus-Schnittstelleneinheit 3, der Befehls-Warteschlange 4, dem Mikro-ROM 5, der Arithmetik- und Logikeinheit 6 und der Registerdatei 7 sehr kompliziert. Jedoch bezieht sich diese Verbindung nicht auf den Hauptzweck dieser Erfindung, so daß sie kurz gezeigt wird.
Der Bank-RAM 2 ist mit der Bus-Schnittstelleneinheit 8 im MPU 1 durch den bestimmten Bus 17 hoher Geschwindigkeit verbunden. Jedoch wird der Bank-RAM 2 durch den MPU 1 oder die periphere Vorrichtung 30 durch das Bank-RAM- Adressensteuersignal 18 gesteuert, das von der Bank- Steuereinheit 9 im MPU 1 ausgegeben wird. Der Bank-RAM 2 ist auch mit dem externen Datenbus DBUS verbunden, um Daten mit dem MPU 1 oder der peripheren Vorrichtung 30 auszutauschen, und zwar auf eine ähnliche Weise wie diejenigen eines ROM und eines RAM (nicht gezeigt), die auf das Adressen-Speicherabbild des Datenverarbeitungssystems abgebildet sind.
Die Bank-Schnittstelleneinheit 8 enthält einen aktuellen Bankzeiger (CBP) 10 und einen vorherigen Bankzeiger (PBP) 11. Der aktuelle Bankzeiger 10 hält die Daten (oder die Adresse selbst), die ein bestimmtes Adressengebiet des Bank-RAM 2 anzeigen, nämlich das Gebiet, das in der Registerdatei 7 gerade als Bank verwendet wird. Andererseits hält der vorherige Bankzeiger (PBP) 11 die Daten (oder die Adresse selbst), die ein anderes bestimmtes Adressengebiet des Bank- RAM 2 anzeigen, nämlich das Gebiet, das das Rücksprunggebiet einer anderen Bank ist, das bei der Beendigung der gerade bearbeiteten Aufgabe durch die Registerdatei 7 abzurufen ist.
Die Bank-Steuereinheit 9 enthält einen Addierer-Subtrahierer 25, der Rechenoperationen zwischen den Daten vom aktuellen Bankzeiger 10 und vom externen Adressenbus ABUS steuert. Diese Operationen im Addierer-Subtrahierer 25 werden ausgeführt, um herauszufinden, ob die periphere Vorrichtung 30 auf das Adressengebiet der Bank, das gerade vom MPU 1 verwendet wird, im Bank-RAM 2 zugreift, sowie um Daten zwischen der Registerdatei 7 und dem Bank-RAM 2 mit hoher Geschwindigkeit unter Verwendung des bestimmten Busses 17 zu übertragen, welche die maximale Datenbreite zwischen der Registerdatei 7 und dem Bank-RAM 2 haben. Eine solche Datenübertragung hoher Geschwindigkeit findet dann statt, wenn ein Bankaustausch zwischen der Registerdatei 7 und dem Bank-RAM 2 erforderlich ist. Weil eine Subtraktion durch eine Addition ausgeführt werden kann, wird ein Addierer anstelle des Addierers-Subtrahierers 25 verwendet.
Normalerweise überträgt die Registerdatei 7 unter der Steuerung durch ein Registerdateienadressen-Steuersignal 24, das vom Mikro-ROM 5 ausgegeben wird, Daten mit dem MPU 1 selbst oder der peripheren Vorrichtung 30 durch die Bank- Schnittstelleneinheit 3, die mit der Registerdatei 7 über einen internen X-Bus 14, einen Y-Bus 15 und einen Z-Bus 16 verbunden ist. Andererseits wird zum Ausführen eines Bankaustauschs mit hoher Geschwindigkeit gemäß einer Anforderung vom Mikro-ROM 5 die Datenübertragung zwischen dem Bank-RAM 2 und der Registerdatei 7 durch die Bank- Schnittstelleneinheit 8 gesteuert. Ebenso wird gemäß einer Anforderung bzw. einem Erfordernis von der peripheren Vorrichtung 30 die Datenübertragung zwischen dem externen Datenbus DBUS und der Registerdatei 7 durch die Bank- Schnittstelleneinheit 8 gesteuert.
In einem normalen Fall wird die Datenübertragung zwischen dem Bank-RAM 2 und dem externen Datenbus DBUS unter der Steuerung durch das Bank-RAM-Adressensteuersignal 18 von der Bank- Steuereinheit 9 ausgeführt. Diese Steuerung durch das Signal 18 basiert auf Befehlen, die von der peripheren Vorrichtung 30 durch den externen Adressenbus ABUS und den Steuerbus CBUS erhalten werden. Der Bank-RAM 2 hat auch eine Funktion, den externen DBUS mit dem bestimmten Bus 17 hoher Geschwindigkeit zu verbinden, wenn die durch den externen Adressenbus ABUS und den Steuerbus CBUS erhaltenen Befehle das Rücksprunggebiet einer Bank im Bank-RAM 2 betreffen, nämlich der Bank, die in der Registerdatei 7 gerade verwendet wird. Der Bank-RAM 2 hat eine weitere Funktion, Daten mit der Registerdatei 7 durch den bestimmten Bus 17 hoher Geschwindigkeit auszutauschen, wenn der MPU 1 selbst einen Bankaustausch hoher Geschwindigkeit erfordert.
Als nächstes wird die Operation des in Fig. 2 gezeigten Datenverarbeitungssystems in den folgenden Fällen erklärt: (1) bei der Datenübertragung hoher Geschwindigkeit zwischen dem Bank-RAM 2 und der Registerdatei 7; (2) bei der Datenübertragung zwischen dem Bank-RAM 2 und der peripheren Vorrichtung 30; und (3) bei der Datenübertragung zwischen der Registerdatei 7 und der peripheren Vorrichtung 30.
(1) Der Fall einer Datenübertragung hoher Geschwindigkeit zwischen dem Bank-RAM 2 und der Registerdatei 7
Die Datenübertragung hoher Geschwindigkeit zwischen dem Bank- RAM 2 und der Registerdatei 7 findet beim Austausch von Bänken statt. Ein solcher Austausch von Bänken tritt in den folgenden Situationen auf: Wenn eine Unterbrechung gemäß der Steuerung durch ein Programm oder von außerhalb des MPU 1 angelegte Signale auftritt; wenn ein Programm eine solche erfordert; und wenn ein ursprüngliches Programm nach der Beendigung einer Unterbrechung erneut aufgerufen wird. In den Situationen, die ungleich eines RAM und eines ROM außerhalb des MPU 1 sind, sollte der Bank-RAM 2 auf dieselbe Weise arbeiten, daß auf die Registerdatei 7 im MPU 1 zugegriffen wird. Daher sollte der Bank-RAM 2 wie die Registerdatei 7 Daten mit einer sehr hohen Geschwindigkeit übertragen, die nahezu dieselbe wie die Betriebsgeschwindigkeit des MPU 1 ist. Dafür wird der bestimmte Bus 17 hoher Geschwindigkeit, der eine größere Busbreite als diejenige der externen Datenbusses DBUS hat, zum Übertragen von Daten mit einer hohen Geschwindigkeit zwischen dem Bank-RAM 2 und der Registerdatei 7 verwendet.
Ein Austausch von Bänken wird gesteuert, um eine Bank, die gerade durch den MPU 1 verwendet wird, aufgrund der Erzeugung einer Unterbrechung in den Bank-RAM 2 zu speichern. Ein solcher Austausch wird auch gesteuert, um eine Bank, die in einem Unterbrechungsprogramm zu verwenden ist, vom Bank-RAM 2 zur Registerdatei 7 zu übertragen. In Wirklichkeit erzeugt die Bank-Steuereinheit 9 dann, wenn eine Unterbrechung auftritt, Adresseninformationen 21 für die Registerdatei 7 und das Bank-RAM-Adressensteuersignal 18 für den Bank-RAM 2 in jeder Datenübertragungseinheit einzeln nacheinander, um Bänke in den Bank-RAM 2 zu speichern. In diesem Fall werden die Adresseninformationen 21 und das Bank-RAM- Adressensteuersignal 18 durch Ausführen von Rechenoperationen am Inhalt im aktuellen Bankzeiger 10 im in der Bank- Steuereinheit 9 enthaltenen Addierer-Subtrahierer 25 erzeugt. Wie es zuvor angegeben ist, hält der aktuelle Bankzeiger 10 die Daten (oder die Adresse selbst), die das Adressengebiet einer Bank im Bank-RAM 2 anzeigen, nämlich der Bank, die gerade durch den MPU 1 verwendet wird.
In dem Fall sollten dann, wenn die Unterbrechung unter der Steuerung durch externe Signale stattfindet, die Inhalte in einem Programmstatuswort PSW, einem Stapelzeiger PC und dem vorherigen Bankzeiger 11 auch in den Bank-RAM 2 gespeichert werden. Wie es zuvor angegeben ist, hält der vorherige Bankzeiger 11 die Daten (oder die Adresse selbst), die das Rücksprunggebiet einer weiteren Bank im Bank-RAM 2 anzeigen, nämlich der Bank, die bei der Beendigung der gerade bearbeiteten Aufgabe durch die Registerdatei 7 wieder aufzurufen ist. Andererseits, nämlich in dem Fall einer Unterbrechung durch ein Programm, sollten die Inhalte im Programmzähler (PC), im Programmstatuswort (PSW) und im vorherigen Zeiger 11 in einen Stapelspeicher gespeichert werden.
Als nächstes wird der Inhalt im aktuellen Bankzeiger 10 in den vorherigen Bankzeiger 11 kopiert. Danach werden gemäß der Erzeugung einer Unterbrechung neue Bankinformationen basierend auf den Unterbrechungsvektoren verarbeitet, um neue Adressendaten des Bank-RAM 2 zu erzeugen, nämlich die Daten, die einer neuen Bank entsprechen, die im Unterbrechungsprogramm neu zu verwenden ist. In dieser Adresse des Bank-RAM 2 wird eine neue Bank, die im MPU zum Ausführen des Unterbrechungsprogramms verfügbar sein wird, gespeichert. Die so erhaltenen neuen Adresseninformationen werden dann in den aktuellen Bankzeiger 10 übertragen.
Der neue Inhalt im aktuellen Bankzeiger 10, der erhalten wird, wie es oben angegeben ist, wird im Addierer- Subtrahierer 25 in der Bank-Steuereinheit 9 verarbeitet. Somit erzeugt die Bank-Steuereinheit 9 wiederum Adresseninformationen 21 für die Registerdatei 7 und ein Bank-RAM-Adressensteuersignal 18 für den Bank-RAM 2 in jeder Datenübertragungseinheit einzeln nacheinander, um eine erforderte Bank vom Bank-RAM 2 zur Registerdatei 7 zu übertragen. In diesem Fall wird dann, wenn die Unterbrechung gemäß der Steuerung durch ein Programm auftritt, der Inhalt im vorherigen Zeiger 11 derart geändert, daß er speziell fixierte Daten ist. Gemäß diesen Daten wird erkannt, daß der Programmzeiger PC, das Programmstatuswort PSW und der vorherige Bankzeiger 11, die zum Rückspringen aus der Unterbrechung erforderlich sind, nicht im Bank-RAM 2 sondern im Stapelspeicher gespeichert sind.
Der Bankaustausch durch ein Programm wird gesteuert, wenn ein Programmierer Bänke mit der Absicht managt, ein Unterprogramm zu verwenden. In diesem Fall sollte nur der Inhalt im aktuellen Bankzeiger 10 geändert werden. Daher steuert die Bank-Steuereinheit 9 auf dieselbe Weise wie derjenigen des oben angegebenen Unterbrechungsprozesses Rechenoperationen am Inhalt im aktuellen Bankzeiger 10 unter Verwendung des Addierers-Subtrahierers 25 gemäß Steuersignalen vom Mikro-ROM 5. Somit werden Adresseninformationen 21 für die Registerdatei 7 und ein Bank-RAM-Adressensteuersignal 18 für den Bank-RAM 2 in der Einheit 9 in jeder Datenübertragungseinheit einzeln nacheinander erzeugt, um eine erforderte Bank vom Bank-RAM 2 zur Registerdatei 7 zu übertragen.
Der Bankaustausch für den Rücksprung aus der Unterbrechung wird gemäß einem Rücksprungbefehl gesteuert. Ein Steuersignal 22 vom Mikro-ROM 5 wird gemäß dem Rücksprungbefehl erzeugt. In diesem Fall überträgt die Bank-Steuereinheit 9 die Daten im vorherigen Bankzeiger 11 in den aktuellen Bankzeiger 10. Danach steuert die Einheit 9 Rechenoperationen am neuen Inhalt im aktuellen Bankzeiger 10 unter Verwendung des Addierers-Subtrahierers 25 und erzeugt dann neue Adresseninformationen 21 für die Registerdatei 7 und ein neues Bank-RAM-Adressensteuersignal 18 für den Bank-RAM 2 in jeder Datenübertragungseinheit einzeln nacheinander. Somit wird die wieder aufzurufende Bank vom Bank-RAM 2 zur Registerdatei 7 übertragen. In diesem Fall werden dann, wenn die Unterbrechung durch externe Signale durchgeführt wurde, der Programmzähler PC, das Programmstatuswort PSW und der vorherige Bankzeiger 11, von welchen jede Vorrichtung bei der Erzeugung der Unterbrechung im Bank-RAM 2 gespeichert worden ist, in die Registerdatei 7 übertragen. Andererseits sollte zum Speichern der Bank, die in der Registerdatei 7 verwendet worden ist, der Inhalt in der Bank unter Verwendung des Bankaustauschprozesses durch ein Programm von der Registerdatei 7 zum Bank-RAM 2 übertragen werden. Im Fall einer Unterbrechung durch ein Programm werden der Programmzähler PC, das Programmstatuswort PSW und der vorherige Bankzeiger 11 vom Stapelspeicher wieder aufgerufen.

(2) Der Fall einer Datenübertragung zwischen dem Bank-RAM 2 und der peripheren Vorrichtung 30

Die Datenübertragung zwischen dem Bank-RAM 2 und der peripheren Einheit 30 ist eine unerläßliche Funktion für den Bank-RAM 2 zum Arbeiten auf dieselbe Weise wie ein RAM oder ein ROM, die auf dem Adressen-Speicherabbild dieses Datenverarbeitungssystems abgebildet sind. Bei dieser Übertragung ist der Bank-RAM 2 mit dem externen Adressenbus ABUS, dem Datenbus DBUS und dem Steuerbus CBUS verbunden. In dem Fall ist der Bank-RAM 2 jedoch der Körper, der die Daten speichert, die Bänke betreffen. Demgemäß ist es dann, wenn die periphere Vorrichtung 30 auf ein bestimmtes Gebiet im Bank-RAM 2 zugreift, nämlich das Gebiet, das der Bank entspricht, die gerade durch den MPU 1 verwendet wird, nicht immer richtig, daß der aktuelle Inhalt in diesem Gebiet die neueste Information ist. Dies ist so, weil der Inhalt in der Bank, die gerade durch den MPU 1 verwendet wird, immer erneut in das Gebiet des Bank-RAM 2 gespeichert werden wird, wie es in (1) erklärt ist. Wird dann, wenn auf das bestimmte Gebiet, das der Bank entspricht, die gerade in der Registerdatei verwendet wird, bei diesem Ausführungsbeispiel durch die periphere Vorrichtung 30 zugegriffen wird, der nachfolgend beschriebene Bankaustauschprozeß (3) zwischen der Registerdatei 7 und der peripheren Vorrichtung 30 anstelle dieses Prozesses (2) ausgeführt.

(3) Der Fall einer Datenübertragung zwischen der Registerdatei 7 und dem Bank-RAM 2

In einem normalen Datenverarbeitungssystem wird eine Datenübertragung zwischen einem MPU und einer peripheren Vorrichtung, wie beispielsweise einem RAM oder einem ROM, die auf dem Adreß-Speicherabbild des MPU abgebildet ist, oder zwischen peripheren Vorrichtungen unter Verwendung des externen Adressenbusses ABUS, des Datenbusses DBUS und des Steuerbusses CBUS gesteuert. In Wirklichkeit werden Adressen- und Steuersignale, die von der Bus-Schnittstelleneinheit 3 im MPU 1 ausgegeben werden, jeweils zum externen Adressenbus ABUS und zum Steuerbus CBUS zugeführt. Dann antwortet die periphere Vorrichtung auf diese Signale, und dann wird die Datenübertragung zwischen den peripheren Vorrichtungen durch den externen Datenbus DBUS ausgeführt.
Wenn eine Datenübertragungs-Steuervorrichtung, wie beispielsweise eine DMA-Steuerung, mit dem externen Adressenbus ABUS, dem Datenbus DBUS und dem Steuerbus CBUS verbunden ist, sollte die Datenübertragung zwischen den peripheren Vorrichtungen durch diese DMA-Steuerung gesteuert werden. Demgemäß wird, gegensätzlich zu der Bankaustausch- Anfrage von innerhalb des MPU 1, die Datenübertragungs- Anfrage vom MPU 1 oder von der DMA-Steuerung durch die externen Busse als die Anfrage von der Umgebung des MPU 1 angesehen werden.
Der Prozeß (2) oder (3) wird dann ausgeführt, wenn eine periphere Vorrichtung auf den Bank-RAM 2 zugreift. Anders ausgedrückt wird jede der Operationen ausgeführt, wenn eine Adresse zum Spezifizieren des Bank-RAM 2 auf dem externen Adressenbus zugeführt wird und wenn Signale, die im externen Steuerbus CBUS enthalten sind, wie beispielsweise ein Bus- Startsignal, ein Chip-Auswahlsignal und ein Daten-Lese- Schreib-Signal, aktiv werden.
Als nächstes werden die Operationen (2) und (3) unter Verwendung eines Beispiels erklärt. Bei diesem Beispiel haben sowohl der aktuelle Bankzeiger 10 als auch der vorherige Bankzeiger 11 8 Bits, hat die Registerdatei 7 32 Bytes, hat der externe Adressenbus ABUS 24 Bits (Adresse 000000H bis FFFFFFH, wobei H die hexadezimale Darstellung bedeutet), hat das Adressen-Speicherabbild des Bank-RAM 2 0 bis 2 KBytes (Adresse 000000H bis 0007FFH), hat der externe Datenbus DBUS 16 Bits und hat der bestimmte Bus 7 hoher Geschwindigkeit 64 Bits. Zusätzlich hat der externe Steuerbus CBUS ein Bus- Startsignal zum Anzeigen des Beginns eines Buszyklus, ein Lese-Schreib-Signal zum Anzeigen, daß Daten zum externen Datenbus DBUS eingegeben werden oder von diesem ausgegeben werden, und ein Chip-Auswahlsignal zum Aktivieren eines ROM oder eines RAM, die um den MPU 1 vorgesehen sind.
Die 8-Bit-Daten, die durch Verschieben der 3 Bits des aktuellen Bankzeigers 10 nach links erhalten werden, werden bei den höheren 8 Bits gesetzt, und die 3-Bit-Daten "000" werden bei den unteren 3 Bits gesetzt, was 11-Bit-Daten liefert. Diese Daten zeigen die unteren 11 Bits der ersten Adresse eines Adressengebiets im Bank-RAM 2 an, nämlich des Gebiets, das der Bank entspricht, die durch den MPU 1 gerade verwendet wird. Die Datenübertragung zwischen der Registerdatei 7 und dem Bank-RAM 2 für den Austausch von Bänken wird wie folgt ausgeführt. Die 8-Bit-Daten, die durch Verschieben der 3 Bits des aktuellen Bankzeigers 10 nach links erhalten werden, werden inkrementiert, um 8-Byte- Adressensignale zu erzeugen. Diese Adressensignale werden durch das Bank-RAM-Adressensteuersignal 18 in den Bank-RAM 2 zugeführt. Dann werden die Daten viermal mit einer 64-Bit- Breite durch den bestimmten Bus 17 hoher Geschwindigkeit zwischen dem Bank-RAM 2 und der Registerdatei 7 übertragen. In diesem Fall wird die Adresse für die Registerdatei 7 viermal um 8 Bytes inkrementiert. Anders ausgedrückt werden die kontinuierlichen Daten des Bank-RAM 2 beginnend ab der 11-Bit-Adresse auf der Bank geladen. Die 11-Bit-Adressendaten werden wie folgt erzeugt. Die 8-Bit-Daten, die durch Verschieben der 3 Bits des aktuellen Bankzeigers 10 nach links erhalten werden, werden bei den höheren 8 Bits gesetzt, und die 3-Bit-Daten "000" werden bei den unteren 3 Bits gesetzt, was die 11-Bit-Adressendaten liefert.
Die Bank-Steuereinheit 9 im MPU 1 überwacht die unteren 11 Bits des externen Adressenbusses ABUS und des externen Steuerbusses CBUS. Wenn über das Chip-Auswahlsignal auf dem externen Steuerbus CBUS auf den Bank-RAM 2 zugegriffen wird, führt der Addierer-Subtrahierer 25 in der Bank-Steuereinheit 9 eine Subtraktion zwischen den höheren 8 Bits der unteren 11 Bits des externen Adressenbusses ABUS und den 8 Bits des aktuellen Bankzeigers 10 durch. Wenn das Ergebnis der Subtraktion zwischen 0 bis 3 ist, bedeutet es, daß der Inhalt im Bank-RAM 2, auf den durch die periphere Vorrichtung zugegriffen wird, nun in der Registerdatei 7 als Bank verwendet wird. Wenn das Ergebnis nicht zwischen 0 bis 3 ist, wird der Inhalt im Bank-RAM 2, auf den durch die periphere Vorrichtung zugegriffen wird, nicht in der Registerdatei 7 verwendet wird.
Wenn der Inhalt im Bank-RAM 2, auf den durch die periphere Vorrichtung zugegriffen wird, nicht durch den MPU 1 als Bank verwendet wird, gibt die Bank-Steuereinheit 9 die unteren 11 Bits des externen Adressenbusses ABUS ohne Änderung zum Bank- RAM 2 aus. Ebenso verarbeitet die Bank-Steuereinheit 9 das Bus-Startsignal, das Lese-Schreib-Signal und das Chip- Auswahlsignal, die im externen Steuerbus CBUS enthalten sind, und gibt dann das resultierende Signal als Bank-RAM- Adressensteuersignal 18 aus. Somit wird der Inhalt im Bank- RAM 2 durch den externen Datenbus DBUS in die periphere Einheit 30 übertragen.
Gegensätzlich dazu gibt die Bank-Steuereinheit 9 dann, wenn der Inhalt im Bank-RAM 2, auf den durch die periphere Vorrichtung zugegriffen wird, in Übereinstimmung mit dem Inhalt in der Registerdatei 7 ist, die gerade durch den MPU 1 verwendet wird, ein Registerdateienadressen-Steuersignal 21 zur Registerdatei 7 aus. Dieses Signal 21 wird vom externen Steuerbus CBUS erzeugt, und ein 5-Bit-Adressensignal, in welchem die höheren 2 Bits des Operationsergebnisses im Addierer-Subtrahierer 25 in seinem höheren Teil angeordnet sind, und die unteren 3 Bits des externen Adressenbusses ABUS in seinem unteren Teil angeordnet sind. Andererseits verbindet die Bank-Schnittstelleneinheit 8 den Datenbus von der Registerdatei 7 mit dem bestimmten Bus 17 hoher Geschwindigkeit.
Bei der Gelegenheit steuert die Bank-Steuereinheit 9 auch den Bank-RAM 2 unter Verwendung des Bank-RAM- Adressensteuersignals 18, so daß der bestimmte Bus 17 hoher Geschwindigkeit mit dem externen Datenbus DBUS verbunden wird. Jedoch unterscheidet sich die Busbreite des bestimmten Busses 17 hoher Geschwindigkeit von derjenigen des externen Datenbusses DBUS. Demgemäß werden die wesentlichen 16-Bit- Daten zum Verbinden des Busses 17 hoher Geschwindigkeit mit dem Datenbus DBUS vom bestimmten Bus 17 hoher Geschwindigkeit unter Verwendung der höheren 2 Bits unter den unteren 3 Bits des externen Adressenbusses ABUS herausgenommen. Dann werden die 16-Bit-Daten veranlaßt, auf dem externen Datenbus DBUS zu laufen. In diesem Fall wird auf den Inhalt im Bank-RAM 2 überhaupt nicht zugegriffen.
Wie es oben erklärt ist, wird die Datenübertragung dann, wenn der Inhalt im Bank-RAM 2, auf den durch eine periphere Vorrichtung zugegriffen wird, in Übereinstimmung mit dem Inhalt in der Registerdatei 7 ist, der nun durch den MPU 1 als Bank verwendet wird, zwischen der peripheren Vorrichtung und der Registerdatei 7 anstelle des Bank-RAM 2 gesteuert. In diesem Fall laufen die Daten in der Registerdatei 7 auf dem externen Datenbus DBUS bei derselben Zeitgabe wie derjenigen des Zugriffs auf den Bank-RAM 2.
Zusätzlich wird dann, wenn der Inhalt im Bank-RAM 2, auf den durch die periphere Vorrichtung zugegriffen wird, in Übereinstimmung mit dem Inhalt in der Registerdatei 7 ist, der nun durch den MPU 1 als Bank verwendet wird, auf die Registerdatei 7 anstelle des Bank-RAM 2 zugegriffen. In diesem Fall teilt ein Bank-Wartesignal 23 dem MPU 1 mit, daß nun auf die Registerdatei 7 zugegriffen wird. Somit wird die Operation des MPU 1 durch die Operation der peripheren Vorrichtung nicht beeinflußt.
Wie es oben erklärt ist, speichert das Datenverarbeitungssystem dieses Ausführungsbeispiels Informationen in den aktuellen Bankzeiger 10 in bezug auf die erste Adresse eines Adressengebiets im Bank-RAM 2, nämlich des Gebiets, das der Bank entspricht, die nun in der Registerdatei 7 verwendet wird. Der Inhalt im aktuellen Bankzeiger 10 wird dann mit den Adresseninformationen verglichen, die von der peripheren Vorrichtung 30 eingegeben werden, um herauszufinden, ob die periphere Vorrichtung 30 auf ein bestimmtes Gebiet im Bank-RAM 2 zugreift oder nicht, nämlich das Gebiet, das der Bank entspricht, die nun in der Registerdatei 7 verwendet wird. Als Ergebnis des Vergleichs wird dann, wenn herausgefunden wird, daß das Gebiet im Bank- RAM 2, auf den durch die periphere Vorrichtung 30 zugegriffen wird, dem Adressengebiet der Bank entspricht, die nun in der Registerdatei 7 verwendet wird, ein Datenzugriff für die Registerdatei 7 anstelle des Bank-RAM 2 ausgeführt. Somit kann eine periphere Vorrichtung immer auf die neuesten Informationen im Bank-RAM 2 zugreifen.
Zusammenfassend hat die im Mikroprozessor dieser Erfindung enthaltene Steuereinrichtung eine Funktion zum Herausfinden, ob eine periphere Vorrichtung oder der Mikroprozessor selbst auf ein bestimmtes Gebiet in einem externen Speicher zugreift oder nicht, nämlich das Gebiet, das der Bank entspricht, die gerade durch diesen Mikroprozessor selbst verwendet wird. In dem Fall, in welchem auf das Gebiet im externen Speicher zugegriffen wird, steuert die Steuereinrichtung eine Datenübertragung zwischen einer Registerdatei (einer Bank) und der peripheren Vorrichtung oder dem Mikroprozessor selbst anstelle einer Datenübertragung zwischen dem externen Speicher (dem Bank-RAM) und der peripheren Vorrichtung oder dem Mikroprozessor selbst. Als Ergebnis kann der Mikroprozessor selbst oder die periphere Vorrichtung selbst in dem Fall auf die neuesten Informationen im externen Speicher zugreifen, in welchem auf das Gebiet, das der Bank entspricht, die gerade durch diesen Mikroprozessor verwendet wird, durch sie zugegriffen wird. Zusätzlich kann die Datenübertragung zwischen der Registerdatei und der peripheren Vorrichtung oder dem Mikroprozessor durch einen bestimmten Bus hoher Geschwindigkeit ausgeführt werden. Somit kann diese Erfindung einen Mikroprozessor und ein Datenverarbeitungssystem zur Verfügung stellen, wobei auf die neuesten Informationen in einem externen Speicher durch eine periphere Vorrichtung oder den Mikroprozessor selbst richtig und effizient zugegriffen werden kann.

Claims

1. Mikroprozessorsystem, das folgendes aufweist:

a.1) einen Mikroprozessor (1)

a.2) mit einer Registerdatei (7)

b) einen externen Bankspeicher (2), der durch eine erste Buseinrichtung (17) mit dem Mikroprozessor (1) verbunden ist; und

b) eine zweite Buseinrichtung (ABUS, DBUS) zum Verbinden des Mikroprozessors (1) und einer peripheren Vorrichtung (30);

gekennzeichnet durch

d) eine Steuereinrichtung (12) zum Steuern der Datenübertragung zwischen der peripheren Vorrichtung (30) und entweder dem Bankspeicher (2) oder dem Dateienregister (7)

e.1) so daß dann, wenn die periphere Vorrichtung (30) auf einen Adressenbereich im Bankspeicher (2) zugreift, der der Bank entspricht, die gerade in der Registerdatei (7) im Einsatz ist,

e.2) die Steuereinrichtung (12) die Datenübertragung zwischen der peripheren Vorrichtung (30) und der Registerdatei (7) steuert;

f.1) wohingegen dann, wenn die periphere Vorrichtung (30) auf einen Adressenbereich im Bankspeicher (2) zugreift, der nicht der Bank entspricht, die gerade im Dateienregister (7) im Einsatz ist,

f.2) die Steuereinrichtung (12) die Datenübertragung zwischen der peripheren Vorrichtung (30) und dem Bankspeicher (2) steuert.

2. Mikroprozessorsystem nach Anspruch 1, wobei die Steuereinrichtung (12) einen Zeiger (10) hat, der die erste Adresse des Adressenbereichs hält, der der Bank entspricht, die jetzt in der Registerdatei (7) im Einsatz ist, und wobei die Steuereinrichtung (12) den Inhalt in dem Zeiger (10) mit der Adresseninformation vergleicht, die von der peripheren Vorrichtung (30) eingegeben wird, um herauszufinden, ob durch die periphere Vorrichtung (30) auf den Adressenbereich in dem Bankspeicher (2) zugegriffen wird.

3. Mikroprozessorsystem nach Anspruch 2, wobei der Zeiger (10) seinen Wert in jeder Datenübertragungseinheit erhöht oder absenkt, die mit der maximalen Datenbreite zwischen dem Bankspeicher (2) und der Registerdatei (7) ausgewählt wird.

4. Mikroprozessorsystem nach Anspruch 2 oder 3, wobei die Steuereinrichtung (12) weiterhin einen Addierer- Subtrahierer (25) oder einen Addierer zum Durchführen einer Subtraktion zwischen einem Teil der Adresseninformation von der peripheren Vorrichtung (30) und dem Inhalt in dem Zeiger (10) hat, um die Adresseninformation mit dem Inhalt in dem Zeiger (10) zu vergleichen.

5. Mikroprozessorsystem nach Anspruch 1, wobei der Mikroprozessor folgendes aufweist:

eine Bank-Schnittstelleneinheit (8), die durch die erste Buseinrichtung (17), die als ein bestimmter Hochgeschwindigkeitsbus ausgebildet ist, mit dem Bankspeicher (2) verbunden ist, der als Bank-RAM ausgebildet ist, welche Bank-Schnittstelleneinheit (8) einen aktuellen Bankzeiger (10) zum Halten der ersten Adresse eines Adressenbereichs in dem Bank-RAM hat, welcher Adressenbereich der Bank entspricht, die gerade in der Registerdatei (7) im Einsatz ist;

die Steuereinrichtung (12) als eine Bank-Steuereinheit (9) mit einem Addierer-Subtrahierer (25) oder einem Addierer zum Vergleichen des Inhalts des aktuellen Bankzeigers (10) mit einer durch einen in der zweiten Buseinrichtung (ABUS, DBUS) enthaltenen externen Adressenbus (ABUS) zugeführten Adresseninformation ausgebildet ist;

und wobei die Bank-Steuereinheit (9) aus dem Ergebnis des Vergleichs bestimmt, ob die Adresseninformation dem Adressenbereich in dem Bank-RAM entspricht oder nicht, und dann, wenn sie dem Adressenbereich entspricht, die Bank-Steuerinheit (9) Befehle zu der Registerdatei (7) und der Bank-Schnittstelleneinheit (8) gibt, um einem in der zweiten Buseinrichtung (ABUS, DBUS) enthaltenen externen Adressenbus (ABUS) die Daten in der Registerdatei (7) durch den bestimmten Hochgeschwindigkeitsbus zuzuführen.

6. Mikroprozessorsystem nach Anspruch 5, das weiterhin folgendes aufweist:

eine Bus-Schnittstelleneinheit (3) zum Verbinden des Mikroprozessors (1) mit der zweiten Buseinrichtung (ABUS, DBUS);

eine Befehls-Warteschlange (4);

einen Mikro-ROM (5), der Befehle für die Registerdatei (7) und die Bank-Steuereinheit (9) speichert;

eine Arithmetik- und Logikeinheit (6); und

interne Busse (14, 15, 16), die die Bus- Schnittstelleneinheit (3), die Arithmetik- und Logikeinheit (6), die Registerdatei (7) und die Bank- Schnittstelleneinheit (8) verbinden.

7. Mikroprozessorsystem nach Anspruch 5 oder 6, wobei die Bank-Schnittstelleneinheit (8) weiterhin einen vorherigen Bankzeiger (11) hat, der die erste Adresse eines Adressenbereichs im Bank-RAM hält, welcher Adressenbereich einer zuvor in der Registerdatei (7) verwendeten anderen Bank entspricht.