KR900016865A - 파이프라인방식의 분기명령제어장치 - Google Patents

파이프라인방식의 분기명령제어장치 Download PDF

Info

Publication number
KR900016865A
KR900016865A KR1019900006027A KR900006027A KR900016865A KR 900016865 A KR900016865 A KR 900016865A KR 1019900006027 A KR1019900006027 A KR 1019900006027A KR 900006027 A KR900006027 A KR 900006027A KR 900016865 A KR900016865 A KR 900016865A
Authority
KR
South Korea
Prior art keywords
branch
instruction
cache memory
memory
address
Prior art date
Application number
KR1019900006027A
Other languages
English (en)
Other versions
KR930003124B1 (ko
Inventor
다카시 미야모리
도오루 사사키
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900016865A publication Critical patent/KR900016865A/ko
Application granted granted Critical
Publication of KR930003124B1 publication Critical patent/KR930003124B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G06F9/324—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address using program counter relative addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3802—Instruction prefetching
    • G06F9/3804—Instruction prefetching for branches, e.g. hedging, branch folding
    • G06F9/3806—Instruction prefetching for branches, e.g. hedging, branch folding using address prediction, e.g. return stack, branch history buffer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G06F9/3842—Speculative instruction execution
    • G06F9/3844—Speculative instruction execution using dynamic branch prediction, e.g. using branch history tables

Abstract

내용 없음.

Description

파이프라인방식의 분기명령제어장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예에 따른 분기명령제어장치의 전체적인 구성도.
제2도는 제1도의 분기어드레스 생성회로의 상세도.
제3도는 제1도의 각 명령레지스터의 구성도.

Claims (1)

  1. 파이프라인방식에 의해 명령을 실행처리하는 처리장치에 있어서, 주기억장치에 기억된 내용의 일부를 격납하는 캐쉬메모리(101)와, 상기 캐쉬메모리(101)의 최소 명령단위마다 대응하는 분기예측정보를 격납하는 분기정보메모리(102), 상기 캐쉬메모리(101) 및 상기 분기정보메모리(102)를 억세스하기 위한 어드레스를 격납하는 어드레스 레지스터(104), 상기 캐쉬메모리(101)의 출력을 입력으로하여, 상기 캐쉬메모리(101)로부터 독출된 명령을 디코드하는 명령디코더(108), 상기 명령디코더(108)에서 디코드된 명령을 실행하는 명령실행회로(111) 및, 상기 캐쉬메모리(101)의 출력 및 상기 분기정보메모리(102)의 출력을 입력으로 하여, 상기 캐쉬메모리(101)로부터 독출된 명령이 분기명령인 경우에 상기 분기정보메모리(102)로부터 독출된 분기예측정보에 기초하여 상기 분기명령의 분기조건 성립유무를 예측함과 더불어, 이 분기조건이 성립한다고 판단된 경우에 상기 분기명령의 분기처 어드레스를 계산하여 상기 어드레스 레지스터(104)로 출력하는 분기어드레스 생성회로(107)를 구비하고서, 상기 분기어드레스 생성회로(107)에서 계산한 분기처 어드레스에 따라 분기처 명령을 상기 캐쉬메모리(101)로부터 인출하는 것을 특징으로 하는 분기명령제어장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900006027A 1989-04-28 1990-04-28 파이프라인방식의 분기명령제어장치 KR930003124B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1107449A JPH02287626A (ja) 1989-04-28 1989-04-28 パイプライン方式の分岐命令制御装置
JP1-107449 1989-04-28

Publications (2)

Publication Number Publication Date
KR900016865A true KR900016865A (ko) 1990-11-14
KR930003124B1 KR930003124B1 (ko) 1993-04-19

Family

ID=14459438

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006027A KR930003124B1 (ko) 1989-04-28 1990-04-28 파이프라인방식의 분기명령제어장치

Country Status (3)

Country Link
EP (1) EP0394711A3 (ko)
JP (1) JPH02287626A (ko)
KR (1) KR930003124B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0650465B2 (ja) * 1989-10-16 1994-06-29 株式会社東芝 分岐制御回路
US5784604A (en) * 1992-10-09 1998-07-21 International Business Machines Corporation Method and system for reduced run-time delay during conditional branch execution in pipelined processor systems utilizing selectively delayed sequential instruction purging
US5724565A (en) * 1995-02-03 1998-03-03 International Business Machines Corporation Method and system for processing first and second sets of instructions by first and second types of processing systems
US5995749A (en) * 1996-11-19 1999-11-30 Advanced Micro Devices, Inc. Branch prediction mechanism employing branch selectors to select a branch prediction
US6253316B1 (en) 1996-11-19 2001-06-26 Advanced Micro Devices, Inc. Three state branch history using one bit in a branch prediction mechanism
US5978906A (en) * 1996-11-19 1999-11-02 Advanced Micro Devices, Inc. Branch selectors associated with byte ranges within an instruction cache for rapidly identifying branch predictions
US5954816A (en) * 1996-11-19 1999-09-21 Advanced Micro Devices, Inc. Branch selector prediction
US6108774A (en) * 1997-12-19 2000-08-22 Advanced Micro Devices, Inc. Branch prediction with added selector bits to increase branch prediction capacity and flexibility with minimal added bits
US6230260B1 (en) 1998-09-01 2001-05-08 International Business Machines Corporation Circuit arrangement and method of speculative instruction execution utilizing instruction history caching
US6502188B1 (en) 1999-11-16 2002-12-31 Advanced Micro Devices, Inc. Dynamic classification of conditional branches in global history branch prediction
JP3804941B2 (ja) 2002-06-28 2006-08-02 富士通株式会社 命令フェッチ制御装置
CN106843816B (zh) * 2017-01-23 2019-06-18 青岛专用集成电路设计工程技术研究中心 一种分支预测控制方法及装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS573142A (en) * 1980-06-04 1982-01-08 Matsushita Electric Ind Co Ltd Instruction prefetching system
JPS6049340B2 (ja) * 1980-09-29 1985-11-01 日本電気株式会社 分岐命令先取り方式
JPS5848144A (ja) * 1981-09-16 1983-03-22 Nec Corp デ−タ処理装置の分岐命令制御方式
JPS61289429A (ja) * 1985-06-18 1986-12-19 Matsushita Electric Ind Co Ltd 演算処理装置
GB8728493D0 (en) * 1987-12-05 1988-01-13 Int Computers Ltd Jump prediction

Also Published As

Publication number Publication date
EP0394711A3 (en) 1992-09-16
JPH02287626A (ja) 1990-11-27
KR930003124B1 (ko) 1993-04-19
EP0394711A2 (en) 1990-10-31

Similar Documents

Publication Publication Date Title
KR870004366A (ko) 데이터 처리 시스템
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
KR920004964A (ko) 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서
KR900016866A (ko) 데이타 처리 시스템
KR900010553A (ko) 분기명령 및 비교명령의 한편 또는 양편의 실행클록수를 영으로 하는 데이터처리장치
KR910005156A (ko) 파이프라인 처리 방법으로 동작하는 프리디코더 유니트 와 주 디코더 유니트를 갖는 마이크로프로세서
KR970705078A (ko) 바이패스를 이용한 2단 프리페치 버퍼구조 및 방법(Two Tier Prefetch Buffer Structure and Method with Bypass)
KR860007589A (ko) 데이터 처리장치
KR920022117A (ko) 메모리 억세스 장치
KR900016865A (ko) 파이프라인방식의 분기명령제어장치
KR930008615A (ko) 분기 명령 버퍼를 갖는 데이타 프로세서
KR930016884A (ko) 데이터 처리장치
KR920003181A (ko) Dma 기능을 갖춘 정보처리 장치
KR900015003A (ko) 데이타 프로세서
KR890010693A (ko) 고속처리에 적합한 데이타 처리장치
KR900003738A (ko) 가변단어길이명령의 병렬해독 및 병렬실행을 하는 데이터처리장치
KR910008565A (ko) 분기 제어 회로
KR960011683A (ko) 연산 코드의 일부로 사용되는 부분을 포함한 오퍼랜드 필드를 갖는 명령어를 실행하는 마이크로프로세서
KR900003741A (ko) 포인터레지스터를 구비한 마이크로프로세서
KR900006854A (ko) 프로그램어블 콘트롤러
KR910005155A (ko) 마이크로 프로세서
KR950012226A (ko) 정보 처리 시스템 및 그 동작 방법
KR900015014A (ko) 데이타 프로세서
KR950025532A (ko) 연산 처리 장치
KR910005152A (ko) 정보처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee