KR920004964A - 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서 - Google Patents

2개의 명령을 동시에 실행할 수 있는 데이타 프로세서 Download PDF

Info

Publication number
KR920004964A
KR920004964A KR1019910013022A KR910013022A KR920004964A KR 920004964 A KR920004964 A KR 920004964A KR 1019910013022 A KR1019910013022 A KR 1019910013022A KR 910013022 A KR910013022 A KR 910013022A KR 920004964 A KR920004964 A KR 920004964A
Authority
KR
South Korea
Prior art keywords
instruction
command
data processor
instructions
output
Prior art date
Application number
KR1019910013022A
Other languages
English (en)
Other versions
KR100254008B1 (ko
Inventor
마꼬또 하사와
다다히꼬 니시무까이
마꼬또 스즈끼
가쯔히로 시모히가시
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다치세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다치세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR920004964A publication Critical patent/KR920004964A/ko
Priority to KR1019960030542A priority Critical patent/KR100254007B1/ko
Application granted granted Critical
Publication of KR100254008B1 publication Critical patent/KR100254008B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G06F9/3822—Parallel decoding, e.g. parallel decode units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/3016—Decoding the operand specifier, e.g. specifier format
    • G06F9/30167—Decoding the operand specifier, e.g. specifier format of immediate specifier, e.g. constants
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline, look ahead using a plurality of independent parallel functional units

Abstract

내용 없음

Description

2개의 명령을 동시에 실행할 수 있는 데이타 프로세서
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예인 데이타 프로세서의 시스템 구성을 도시한 블럭도.
제3도는 제1도의 데이타 프로세서에서의 2개의 명령을 동시에 실행했을 때의 명령제어방식을 도시한 도면.
제4도는 제1도의 데이타 프로세서의 파이프라인 처리의 상태를 도시한 도면.

Claims (9)

  1. 소정의 비트폭의 명령길이의 제1및 제2의 명령을 메모리에 페치하고, 상기 제1 및 제2의 명령을 병행하게 출력하는 명령페치 유닛, 그 입력에 상기 명령페치 유닛에서 출력되는 상기 제1의 명령이 공급되는 제1의 명령 디코더, 그 입력에 상기 명령페치 유닛에서 출력되는 상기 제2의 명령이 공급되는 제2의 명령 디코더, 상기제1의 명령디코더의 디코드 결과에 의해서 제어되는 제1의 명령실행 유닛, 상기 제2의 명령디코더의 디코드결과에 의해서 제어되는 제2의 명령실행 유닛과 상기 명령페치 유닛에서 출력되는 상기 제1의 명령의 종착 필드의 정보와 상기 명령페치 유닛에서 출력되는 상기 제2의 명령의 소스필드의 정보를 비교하는 비교기를 포함하며, 상기 명령페치 유닛에서 출력되는 상기 제1의 명령의 종착 필드의 정보와 상기 명령페치 유닛에서 출력되는 상기 제2의 명령의 소스필드의 정보가 일치할 때, 상기 비교기의 출력은 상기 제1의 명령실행 유닛과 상기 제2의 명령실행 유닛에서의 상기 제1및 제2의 명령의 병행실행을 금지하는 데이타 프로세서.
  2. 특허청구의 범위 제1항에 있어서, 또 다수의 레지스터로 이루어지는 레지스터 화일을 포함하며, 상기 제1의 명령의 상기 종착필드 정보에 의해서 지정되는 레지스터 화일중의 레지스터와 상기 제2의 명령의 소스필드의 정보에 의해서 지정되는 레지스터 화일중의 레지스터가 일치할 때, 상기 비교기의 출력은 상기 제1의 명령실행 유닛과 상기 제2의 명령실행유닛에서의 상기 제1및 제2의 명령의 병행실행을 금지하는 데이타 프로세서.
  3. 특허청구의 범위 제1항에 있어서, 또는 상기 제1의 명령디코더와 상기 제2의 명령디코더의 상기 디코드 결과와 상기 비교기의 상기 출력에 응답하여 상기 제1의 명령실행 유닛과 상기 제2의 명령실행유닛에서의 상기 제1및 2의 명령의 병행실행을 금지하는 병렬동작 제어유닛을 포함하는 데이타 프로세서.
  4. 특허청구의 범위 제2항에 있어서, 또 상기 제1의 명령디코더와 상기 제2의 명령디코더의 상기디코드결과와 상기 비교기의 상기 출력에 응답하여 상기 제1의 명령실행 유닛과 상기 제2의 명령실행 유닛에서의 상기 제1및 제2의 명령의 병행실행을 금지하는 병렬동작 제어 유닛을 포함하는 데이타 프로세서.
  5. 특허청구의 범위 제1항에 있어서, 상기 제1및 제2의 명령의 상기 소정의 비트폭의 명령길이는 고정길이이고, 상기 데이타 프로세서는 축소명령세트 컴퓨터로서 구성되어 있는 데이타 프로세서.
  6. 특허청구의 범위 제2항에 있어서, 상기 제1및 제2의 명령의 상기 소정의 비트폭의 명령길이는 고정길이이고, 상기 데이타 프로세서는 축소명령세트 컴퓨터로서 구성되어 있는 데이타 프로세서.
  7. 특허청구의 범위 제3항에 있어서, 상기 제1및 제2의 명령의 상기 소정의 비트폭의 명령길이는 고정길이이고, 상기 데이타 프로세서는 축소명령세트 컴퓨터로서 구성되어 있는 데이타 프로세서.
  8. 특허청구의 범위 제4항에 있어서, 상기 제1및 제2의 명령의 상기 소정의 비트폭의 명령길이는 고정길이이고, 상기 데이타 프로세서는 축소명령세트 컴퓨터로서 구성되어 있는 데이타 프로세서.
  9. 특허청구의 범위 제1항 내지 8항중 어느 한 항에 있어서, 상기 메모리는 메인 메모리 또는 캐시메모리의 적어도 어느 하나로 구성되어 있는 데이타 프로세서.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910013022A 1990-08-15 1991-07-29 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서 KR100254008B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960030542A KR100254007B1 (ko) 1990-08-15 1996-07-26 2개의 명령을 동시에 실행할 수 있는 데이타프로세서

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2214260A JP2834292B2 (ja) 1990-08-15 1990-08-15 データ・プロセッサ
JP2-214260 1990-08-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030542A Division KR100254007B1 (ko) 1990-08-15 1996-07-26 2개의 명령을 동시에 실행할 수 있는 데이타프로세서

Publications (2)

Publication Number Publication Date
KR920004964A true KR920004964A (ko) 1992-03-28
KR100254008B1 KR100254008B1 (ko) 2000-04-15

Family

ID=16652806

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019910013022A KR100254008B1 (ko) 1990-08-15 1991-07-29 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서
KR1019960030542A KR100254007B1 (ko) 1990-08-15 1996-07-26 2개의 명령을 동시에 실행할 수 있는 데이타프로세서

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019960030542A KR100254007B1 (ko) 1990-08-15 1996-07-26 2개의 명령을 동시에 실행할 수 있는 데이타프로세서

Country Status (5)

Country Link
US (1) US5381531A (ko)
EP (1) EP0471191B1 (ko)
JP (1) JP2834292B2 (ko)
KR (2) KR100254008B1 (ko)
DE (1) DE69133571T2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5787303A (en) * 1991-10-31 1998-07-28 Kabushiki Kaisha Toshiba Digital computer system capable of processing a plurality of instructions in parallel based on a VLIW architecture
JP3182591B2 (ja) * 1993-01-20 2001-07-03 株式会社日立製作所 マイクロプロセッサ
JP3207591B2 (ja) * 1993-03-19 2001-09-10 株式会社日立製作所 キャッシュメモリを有する計算機の改良
CA2123442A1 (en) * 1993-09-20 1995-03-21 David S. Ray Multiple execution unit dispatch with instruction dependency
JPH07200289A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd 情報処理装置
JPH07281893A (ja) * 1994-04-15 1995-10-27 Internatl Business Mach Corp <Ibm> 処理システム及び演算方法
US5928357A (en) * 1994-09-15 1999-07-27 Intel Corporation Circuitry and method for performing branching without pipeline delay
US5931941A (en) * 1995-04-28 1999-08-03 Lsi Logic Corporation Interface for a modularized computational unit to a CPU
JPH0991136A (ja) * 1995-09-25 1997-04-04 Toshiba Corp 信号処理装置
US8583895B2 (en) * 1996-05-15 2013-11-12 Nytell Software LLC Compressed instruction format for use in a VLIW processor
US5796997A (en) * 1996-05-15 1998-08-18 Hewlett-Packard Company Fast nullify system and method for transforming a nullify function into a select function
US5826054A (en) * 1996-05-15 1998-10-20 Philips Electronics North America Corporation Compressed Instruction format for use in a VLIW processor
JP3431397B2 (ja) * 1996-05-23 2003-07-28 東芝マイクロエレクトロニクス株式会社 命令キュー
US5878242A (en) * 1997-04-21 1999-03-02 International Business Machines Corporation Method and system for forwarding instructions in a processor with increased forwarding probability
KR20010040742A (ko) * 1998-12-08 2001-05-15 롤페스 요하네스 게라투스 알베르투스 인터프리터 프로그램을 실행하는 방법
US6351806B1 (en) 1999-10-06 2002-02-26 Cradle Technologies Risc processor using register codes for expanded instruction set
US7039906B1 (en) 2000-09-29 2006-05-02 International Business Machines Corporation Compiler for enabling multiple signed independent data elements per register
US6834337B1 (en) 2000-09-29 2004-12-21 International Business Machines Corporation System and method for enabling multiple signed independent data elements per register
JP3683248B2 (ja) * 2002-10-22 2005-08-17 富士通株式会社 情報処理装置及び情報処理方法
JP5068529B2 (ja) * 2003-04-29 2012-11-07 シリコン ハイブ ビー・ヴィー 時間−静止型プロセッサにおけるゼロ−オーバヘッドのブランチング及びルーピング
US9672037B2 (en) * 2013-01-23 2017-06-06 Apple Inc. Arithmetic branch fusion
KR102262151B1 (ko) 2019-03-19 2021-06-07 배성주 밥알의 건조 및 갈변현상을 방지하는 수분 조절장치가 구비된 전기밥솥
KR20200111412A (ko) 2019-03-19 2020-09-29 배성주 밥알의 건조 및 갈변현상을 방지하는 수분 조절장치가 구비된 전기밥솥

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3718912A (en) * 1970-12-22 1973-02-27 Ibm Instruction execution unit
US4755966A (en) * 1985-06-28 1988-07-05 Hewlett-Packard Company Bidirectional branch prediction and optimization
JPH06100968B2 (ja) * 1986-03-25 1994-12-12 日本電気株式会社 情報処理装置
DE3751503T2 (de) * 1986-03-26 1996-05-09 Hitachi Ltd Datenprozessor in Pipelinestruktur mit der Fähigkeit mehrere Befehle parallel zu dekodieren und auszuführen.
JPS63131230A (ja) * 1986-11-21 1988-06-03 Hitachi Ltd 情報処理装置
JPH0810430B2 (ja) * 1986-11-28 1996-01-31 株式会社日立製作所 情報処理装置
EP0354740B1 (en) * 1988-08-09 1996-06-19 Matsushita Electric Industrial Co., Ltd. Data processing apparatus for performing parallel decoding and parallel execution of a variable word length instruction
JP2810068B2 (ja) * 1988-11-11 1998-10-15 株式会社日立製作所 プロセッサシステム、コンピュータシステム及び命令処理方法
US5072364A (en) * 1989-05-24 1991-12-10 Tandem Computers Incorporated Method and apparatus for recovering from an incorrect branch prediction in a processor that executes a family of instructions in parallel
JP2816248B2 (ja) * 1989-11-08 1998-10-27 株式会社日立製作所 データプロセッサ
US5150470A (en) * 1989-12-20 1992-09-22 International Business Machines Corporation Data processing system with instruction queue having tags indicating outstanding data status
US5185868A (en) * 1990-01-16 1993-02-09 Advanced Micro Devices, Inc. Apparatus having hierarchically arranged decoders concurrently decoding instructions and shifting instructions not ready for execution to vacant decoders higher in the hierarchy

Also Published As

Publication number Publication date
DE69133571D1 (de) 2007-07-05
KR970005021A (ko) 1997-01-29
JP2834292B2 (ja) 1998-12-09
KR100254007B1 (ko) 2000-04-15
EP0471191A3 (en) 1992-11-19
JPH0496825A (ja) 1992-03-30
EP0471191B1 (en) 2007-05-23
DE69133571T2 (de) 2007-09-06
US5381531A (en) 1995-01-10
KR100254008B1 (ko) 2000-04-15
EP0471191A2 (en) 1992-02-19

Similar Documents

Publication Publication Date Title
KR920004964A (ko) 2개의 명령을 동시에 실행할 수 있는 데이타 프로세서
KR102629722B1 (ko) 이동 프리픽스 명령어
KR870004366A (ko) 데이터 처리 시스템
KR910010301A (ko) 명령 지정방법 및 실행장치
KR920004962A (ko) 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법
KR960035259A (ko) 감소된 판독 및/또는 기록 포트 대역폭을 갖는 레지스터 파일을 포함하는 컴퓨터 프로세서
KR930018378A (ko) 캐쉬 메모리 시스템의 성능최적화 방법 및 장치
ATE185205T1 (de) Risc mikroprozessorarchitektur mit mehrere registersätze von unterschiedlichen typen
KR920001332A (ko) 고성능 프로세서의 브랜치 예상 동작 방법 및 장치
KR920022117A (ko) 메모리 억세스 장치
KR920001321A (ko) 고속 프로세서에서의 브랜치 처리 방법 및 장치
US9690509B2 (en) Computer instructions for limiting access violation reporting when accessing strings and similar data structures
KR960700475A (ko) 명령어 실행 제어를 위해 명령어에 태그를 할당하는 시스템 및 방법
KR860007589A (ko) 데이터 처리장치
KR930008615A (ko) 분기 명령 버퍼를 갖는 데이타 프로세서
KR900006853A (ko) 마이크로 프로세서
KR940009821A (ko) 레지스터 화일군을 공유하는 오퍼레이션 유닛을 갖춘 데이타 프로세서
KR960706124A (ko) 워드 정렬 브랜치 타겟을 가지는 처리 시스템(Processing system with word aligned branch target)
KR900015003A (ko) 데이타 프로세서
KR900016865A (ko) 파이프라인방식의 분기명령제어장치
KR900003738A (ko) 가변단어길이명령의 병렬해독 및 병렬실행을 하는 데이터처리장치
KR910008565A (ko) 분기 제어 회로
KR960011683A (ko) 연산 코드의 일부로 사용되는 부분을 포함한 오퍼랜드 필드를 갖는 명령어를 실행하는 마이크로프로세서
KR920020340A (ko) 병렬프로세서의 명령분배처리장치
KR900003741A (ko) 포인터레지스터를 구비한 마이크로프로세서

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050117

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee