KR900018821A - 다중버스 마이크로컴퓨터 시스템 - Google Patents

다중버스 마이크로컴퓨터 시스템 Download PDF

Info

Publication number
KR900018821A
KR900018821A KR1019900007310A KR900007310A KR900018821A KR 900018821 A KR900018821 A KR 900018821A KR 1019900007310 A KR1019900007310 A KR 1019900007310A KR 900007310 A KR900007310 A KR 900007310A KR 900018821 A KR900018821 A KR 900018821A
Authority
KR
South Korea
Prior art keywords
address
cpu
cache
bus
microcomputer system
Prior art date
Application number
KR1019900007310A
Other languages
English (en)
Other versions
KR920008456B1 (ko
Inventor
엠. 비건 랠프
앰. 브랜드 패트릭
이. 딘 마크
Original Assignee
하워드 지. 피거로아
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하워드 지. 피거로아, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 하워드 지. 피거로아
Publication of KR900018821A publication Critical patent/KR900018821A/ko
Application granted granted Critical
Publication of KR920008456B1 publication Critical patent/KR920008456B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0886—Variable-length word access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Memory System (AREA)

Abstract

내용 없음

Description

다중버스 마이크로컴퓨터 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 이용하는 전형적인 마이크로컴퓨터 시스템에 대한 3차 윈도.

Claims (10)

  1. CPU로컬 버스에 의해 서로 연결되는 CPU 및 캐시 서브시스템과 시스템 버스 수단을 구비하고, 상기 캐시 서브시스템은 82385 캐시 컨트롤러 및 캐시 메모리를 포함하며, 시스템 버스 수단은 상기 82385 캐시 컨트롤러를 랜덤 엑세스 메모리 및 다수의 어드레스 가능한 기능 유닛에 연결하는 다중 버스 마이크로컴퓨터 시스템에 있어서, 상기CPU 는 어드레스 출격을 갖고 있고 상기 82385는 어드레스 입력을 갖고 있으며, CPU 어드레스 출력이 상기 82385 캐시 컨트롤러의 대응 어드레스 입력에 연결되지 않도록 하기 위해서 상기 CPU 어드레스 출력 일부를 상기 82385의 상기 어드레스 입력 일부에 연결하는 수단을 구비하는 다중 버스 마이크로컴퓨터 시스템.
  2. 제1항에 있어서, 상기 CPU에 의해 발생되지 않는 어드레스 입력을 상기 랜덤 엑세스 메모리에 발생시키는 어드레스 논리 발생기 수단과, 상기 CPU의 어드레스 출력중 최소한 하나의 어드레스 출력을 상기 어드레스 논리 발생기 수단에 연결시키는 수단을 더 구비하는 다중 버스 마이크로컴퓨터 시스템.
  3. 제1항에 있어서, 상기 CPU에 의해서 발생되지 않는 어드레스 입력을 상기 캐시 메모리에 발생시키는 어드레스 논리 발생기 수단과, 상기 CPU의 어드레스 출력중 최소한 하나의 어드레스 출력을 상기 어드레스 논리 발생기 수단에 연결하는 수단을 더 구비하는 다중 버스 마이크로컴퓨터 시스템.
  4. CPU로컬 버스에 의해 서로 연결되는 CPU와 캐시 서브시스템을 구비하고, 상기 캐시 서브시스템은 캐시컨트롤로 및 캐시 메모리를 포함하며, 시스템 버스 수단은 상기 캐시 컨트롤러를 랜덤 엑세스 메모리 및 다수의 어드레스 가능한 기능 유닛에 연결하며, 상기 CPU는 어드레스 출력을 갖고 있고 상기 캐시 컨트롤러는 어드레스 입력을 갖고 있으며, CPU 어드레스 출력이 상기 캐시 컨트롤러의 대응 어드레스 입력에 연결되지 않도록 하기 위해서 상기 CPU어드레스 입력 일부를 연결하는 수단을 구비하는 다중 버스 마이크로컴퓨터 시스템.
  5. 제4항에 있어서, 상기 CPU에 의해서 발생되지 않는 어드레스 입력을 상기 랜덤 엑세스 메모리에 발생시키는 어드레스 논리 발생기 수단과, 상기 CPU의 어드레스 출력중 최소한 하나의 어드레스 출력을 상기 어드레스 논리 발생기 수단에 연결하는 수단을 더 구비하는 다중 버스 마이크로컴퓨터 시스템.
  6. 제4항 또는 제5항에 있어서, 상기 캐시 컨트롤러는 82385형이며, 상기 캐시 메모리는 최소한 64K바이트의 용량을 갖는 다중 버스 마이크로컴퓨터 시스템.
  7. 제2항 또는 제5항에 있어서,캐시 판독미스에 응답하여, 은폐 메모리 판독 주기를 발생시키는 은폐 주기 초기화 수단을 더 구비하는 다중 버스 마이크로컴퓨터 시스템.
  8. 제2항 또는 제5항에 있어서, CPU어드레스 출력 A3-A30이 상기 캐시 컨트롤러의 어드레스 입력 BA2-BA29에 연결되고, CPU어드레스 출력 A2가 상기 어드레스 논리 발생기 수단에 연결되는 다중 버스 마이크로컴퓨터 시스템.
  9. 제4항에 있어서, 상기 CPU에 의해서 발생되지 않는 어드레스 입력을 상기 캐시 메모리에 발생시키는 어드레스 논리 발생기 수단과, 상기 CPU의 어드레스 출력중 최소한 하나의 어드레스 출력을 상기 어드레스 논리 발생기 수단에 연결시키는 수단을 더 구비하는 다중 버스 마이크로컴퓨터 시스템.
  10. 제9항에 있어서, 상기 어드레스 논리 발생기 수단이 또한 상기 CPU에 의해서 발생되지 않는 어드레스 입력을 상기 엑세스 메모리 수단에 발생시키는 다중 버스 마이크로컴퓨터 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900007310A 1989-05-31 1990-05-22 다중버스 마이크로컴퓨터 시스템 KR920008456B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35880789A 1989-05-31 1989-05-31
US358807 1989-05-31

Publications (2)

Publication Number Publication Date
KR900018821A true KR900018821A (ko) 1990-12-22
KR920008456B1 KR920008456B1 (ko) 1992-09-30

Family

ID=23411123

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900007310A KR920008456B1 (ko) 1989-05-31 1990-05-22 다중버스 마이크로컴퓨터 시스템

Country Status (12)

Country Link
US (1) US5450559A (ko)
EP (1) EP0400839A3 (ko)
JP (1) JPH0319050A (ko)
KR (1) KR920008456B1 (ko)
CN (1) CN1020005C (ko)
AU (1) AU627304B2 (ko)
BR (1) BR9002555A (ko)
CA (1) CA2016399C (ko)
GB (1) GB9008145D0 (ko)
NZ (1) NZ233539A (ko)
PH (1) PH30307A (ko)
SG (1) SG42806A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU664249B2 (en) * 1992-04-01 1995-11-09 Nec Corporation Memory device
US5828856A (en) * 1994-01-28 1998-10-27 Apple Computer, Inc. Dual bus concurrent multi-channel direct memory access controller and method
US5655151A (en) * 1994-01-28 1997-08-05 Apple Computer, Inc. DMA controller having a plurality of DMA channels each having multiple register sets storing different information controlling respective data transfer
US5805927A (en) * 1994-01-28 1998-09-08 Apple Computer, Inc. Direct memory access channel architecture and method for reception of network information
US5550543A (en) * 1994-10-14 1996-08-27 Lucent Technologies Inc. Frame erasure or packet loss compensation method
US6249845B1 (en) 1998-08-19 2001-06-19 International Business Machines Corporation Method for supporting cache control instructions within a coherency granule
FI121943B (fi) * 2007-11-21 2011-06-15 Outotec Oyj Jakelulaite
GB2547189A (en) * 2016-02-03 2017-08-16 Swarm64 As Cache and method

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4056845A (en) * 1975-04-25 1977-11-01 Data General Corporation Memory access technique
US4317168A (en) * 1979-11-23 1982-02-23 International Business Machines Corporation Cache organization enabling concurrent line castout and line fetch transfers with main storage
US4315312A (en) * 1979-12-19 1982-02-09 Ncr Corporation Cache memory having a variable data block size
US4332010A (en) * 1980-03-17 1982-05-25 International Business Machines Corporation Cache synonym detection and handling mechanism
US4381541A (en) * 1980-08-28 1983-04-26 Sperry Corporation Buffer memory referencing system for two data words
US4400774A (en) * 1981-02-02 1983-08-23 Bell Telephone Laboratories, Incorporated Cache addressing arrangement in a computer system
JPS5819970A (ja) * 1981-07-30 1983-02-05 Fujitsu Ltd メモリアクセス制御方式
JPS58147879A (ja) * 1982-02-26 1983-09-02 Toshiba Corp キヤツシユメモリ制御方式
US4493026A (en) * 1982-05-26 1985-01-08 International Business Machines Corporation Set associative sector cache
US4669043A (en) * 1984-02-17 1987-05-26 Signetics Corporation Memory access controller
US4577293A (en) * 1984-06-01 1986-03-18 International Business Machines Corporation Distributed, on-chip cache
JPS6113354A (ja) * 1984-06-28 1986-01-21 Nec Corp 分散情報キヤツシユ制御方式
JPS6120155A (ja) * 1984-07-06 1986-01-28 Nec Corp メモリアクセス制御装置
JPS61231641A (ja) * 1985-04-05 1986-10-15 Nec Corp キヤツシユ制御方式
JPS6261135A (ja) * 1985-09-11 1987-03-17 Nec Corp キヤツシユメモリ
JPS6267650A (ja) * 1985-09-19 1987-03-27 Nec Corp キヤツシユメモリ制御装置におけるストア処理方式
JPS62118456A (ja) * 1985-11-19 1987-05-29 Nec Corp キヤツシユメモリ
JPS62194563A (ja) * 1986-02-21 1987-08-27 Hitachi Ltd バツフア記憶装置
US4797814A (en) * 1986-05-01 1989-01-10 International Business Machines Corporation Variable address mode cache
JPS6324428A (ja) * 1986-07-17 1988-02-01 Mitsubishi Electric Corp キヤツシユメモリ
JPH0673114B2 (ja) * 1987-03-31 1994-09-14 日本電気株式会社 キヤツシユ制御装置
US5091850A (en) * 1987-09-28 1992-02-25 Compaq Computer Corporation System for fast selection of non-cacheable address ranges using programmed array logic
US4905188A (en) * 1988-02-22 1990-02-27 International Business Machines Corporation Functional cache memory chip architecture for improved cache access
US5045998A (en) * 1988-05-26 1991-09-03 International Business Machines Corporation Method and apparatus for selectively posting write cycles using the 82385 cache controller
US5034917A (en) * 1988-05-26 1991-07-23 Bland Patrick M Computer system including a page mode memory with decreased access time and method of operation thereof
US4947319A (en) * 1988-09-15 1990-08-07 International Business Machines Corporation Arbitral dynamic cache using processor storage
US5041962A (en) * 1989-04-14 1991-08-20 Dell Usa Corporation Computer system with means for regulating effective processing rates
EP0398191A3 (en) * 1989-05-19 1991-11-27 Compaq Computer Corporation Quadruple word, multiplexed, paged mode and cache memory

Also Published As

Publication number Publication date
BR9002555A (pt) 1991-08-13
SG42806A1 (en) 1997-10-17
JPH0581941B2 (ko) 1993-11-16
NZ233539A (en) 1992-08-26
EP0400839A3 (en) 1991-12-11
JPH0319050A (ja) 1991-01-28
GB9008145D0 (en) 1990-06-06
AU5506090A (en) 1990-12-06
PH30307A (en) 1997-03-06
CA2016399A1 (en) 1990-11-30
EP0400839A2 (en) 1990-12-05
US5450559A (en) 1995-09-12
CA2016399C (en) 1996-04-09
AU627304B2 (en) 1992-08-20
CN1020005C (zh) 1993-03-03
CN1047741A (zh) 1990-12-12
KR920008456B1 (ko) 1992-09-30

Similar Documents

Publication Publication Date Title
KR890017604A (ko) 마이크로 컴퓨터 시스템
CA2026224A1 (en) Apparatus for maintaining consistency in a multiprocess computer system using virtual caching
KR840001368A (ko) 데이타 처리 시스템에서의 선택적 캐쉬 클리어링 방법과 장치
KR860006743A (ko) 데이타 처리 시스템
KR910003498A (ko) 마이크로 프로세서
BR9907844A (pt) Dispositivo e método de entrelaçamento e desentrelaçamento para sistema de comunicação
KR910015933A (ko) 원칩 마이크로프로세서 및 그 버스시스템
KR900018821A (ko) 다중버스 마이크로컴퓨터 시스템
KR870011537A (ko) 어드레스 변환을 사용한 데이타 처리 시스템
KR910005174A (ko) 이중영역 기억장치 제어기 및 그 제어방법
KR910014817A (ko) 캐시 메모리 내장 마이크로프로세서
ES8606689A1 (es) Un dispositivo de paginacion de memoria en un microcomputador
KR880011676A (ko) 캐쉬 메모리를 사용한 블록 액세스 방식
KR900018822A (ko) 다중버스 마이크로컴퓨터 시스템
EP0367426A3 (en) Computer memory addressing system
TW324800B (en) Dual-directory virtual cache and control method thereof
KR880006607A (ko) 캐쉬 디렉토리 및 캐쉬 메모리를 가진 마이크로 프로세서 시스템
KR970016886A (ko) 효율적인 파우어 온 초기화를 갖는 정보 처리 시스템
KR910012927A (ko) 효율적인 시스템 제어를 위한 슬롯 어드레스
KR870008452A (ko) 한쌍의 데이타 처리장치간에 데이타를 전송시키기 위한 시스템
WO1999045474A3 (de) Geschwindigkeitsoptimiertes cachesystem
KR870009286A (ko) 컴퓨터 시스템
KR930008853A (ko) 메모리 라이트 보호회로
JPS6467652A (en) Cache memory eliminating data discordance
EP0377969A3 (en) I/o cached computer systems

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020715

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee