KR870009286A - 컴퓨터 시스템 - Google Patents
컴퓨터 시스템 Download PDFInfo
- Publication number
- KR870009286A KR870009286A KR870000839A KR870000839A KR870009286A KR 870009286 A KR870009286 A KR 870009286A KR 870000839 A KR870000839 A KR 870000839A KR 870000839 A KR870000839 A KR 870000839A KR 870009286 A KR870009286 A KR 870009286A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- computer system
- address
- words
- processor
- Prior art date
Links
- 230000000295 complement effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1497—Details of time redundant execution on a single processing unit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 외부 메모리를 구비하는 본 발명의 컴퓨터 시스템의 블록접속도
제2도는 제1도의 컴퓨터 시스템의 마이크로 프로세서에 설치되어 있는 것과 같은 검사장치의 블럭접속도
Claims (4)
- 최소한 1개의 외부 메모리를 구비하고, 이 외부 메모리의 어드레스가 프로세서를 거쳐서 제어가 가능하며, 그때 각각의 어드레스 내용이 데이터 선로를 거쳐서 프로세서로 재전솟되도록 한 컴퓨터 시스템에 있어서, 몇 개의 검사 어드레스(A1,A2)를 사용해서 검사 데이터어(D1,D2)가 기억되어 있으며 이 데이타어와 규정 데이터어(S1,S2)와의 사이에서 일치되느냐의 여부에 대해서 검사하기 위한 프로세서(μC)에서 비교가 이루어지도록 구성이 되어 있는 것을 특징으로 하는 컴퓨터 시스템.
- 특허청구의 범위 제1항에 있어서, 검사 어드레스(A1,A2) 및 검사 데이터어(D1,D2)는 교대되는 비트패턴을 구비하는 컴퓨터 시스템.
- 특허청구의 범위 제2항 또는 제3항에 있어서, 각각 2개의 차례로 연속하는 검사 어드레스(A1,A2)는 서로 상보적인 비트열을 구비하는 어드레스쌍을 형성하고, 또다시, 2개의 소속 검사 데이터어(D1,D2)는 동일하게 상보적인 비트열을 구비하는 컴퓨터 시스템.
- 특허청구의 범위 제1항 또는 제3항까지의 어느 1항의 기재에 있어서, 병렬 어드레스선 및 병렬 데이터선에서 동시에 전솟되는 비트가 인접하는 선로위에서 각각 다른 상태 레벨을 구비하는 컴퓨터 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3608547.2 | 1986-03-14 | ||
DE3608547A DE3608547C2 (de) | 1986-03-14 | 1986-03-14 | Rechnersystem mit einem externen Speicher |
Publications (2)
Publication Number | Publication Date |
---|---|
KR870009286A true KR870009286A (ko) | 1987-10-24 |
KR970006021B1 KR970006021B1 (ko) | 1997-04-23 |
Family
ID=6296359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870000839A KR970006021B1 (ko) | 1986-03-14 | 1987-02-03 | 컴퓨터 시스템 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS62226238A (ko) |
KR (1) | KR970006021B1 (ko) |
DE (1) | DE3608547C2 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100713907B1 (ko) | 2005-06-10 | 2007-05-07 | 주식회사 하이닉스반도체 | 반도체 장치의 라인 구동 회로 |
JP2016009893A (ja) * | 2014-06-23 | 2016-01-18 | Necエンジニアリング株式会社 | データ不正検出装置及びデータ不正検出方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5185340A (ko) * | 1975-01-23 | 1976-07-26 | Mitsubishi Electric Corp |
-
1986
- 1986-03-14 DE DE3608547A patent/DE3608547C2/de not_active Expired - Fee Related
-
1987
- 1987-02-03 KR KR1019870000839A patent/KR970006021B1/ko not_active IP Right Cessation
- 1987-03-13 JP JP62056967A patent/JPS62226238A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
KR970006021B1 (ko) | 1997-04-23 |
DE3608547A1 (de) | 1987-09-17 |
JPS62226238A (ja) | 1987-10-05 |
DE3608547C2 (de) | 1995-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910006856A (ko) | 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터 | |
KR920001332A (ko) | 고성능 프로세서의 브랜치 예상 동작 방법 및 장치 | |
KR830008281A (ko) | 시간축 보정장치 | |
SE8405456L (sv) | Mycket snabbt minnes- och minnesforvaltningssystem | |
KR960018907A (ko) | 가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법 | |
KR920001344A (ko) | Cpu와 메인메모리 사이에 마련된 캐시메모리의 제어방식 | |
KR910014816A (ko) | 대규모의 직접 맵핑된 데이타 캐시를 통해 효율적으로 지원하는 i/o 장치의 액세스를 위한 시스템 및 방법 | |
KR910008730A (ko) | 반도체 기억장치 | |
KR910001542A (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
KR870009286A (ko) | 컴퓨터 시스템 | |
KR850700079A (ko) | 내부 어드레스 맵퍼를 가진 마이크로 컴퓨터 | |
KR940022567A (ko) | 반도체 집적회로 | |
KR890000977A (ko) | 어드레스 변환 장치 | |
KR900702450A (ko) | 미니컴퓨터용 병렬 스트링 프로세서 및 방법 | |
KR950009451A (ko) | 데이타처리 시스템 | |
KR910006852A (ko) | 메모리 제어 시스템 및 방법 | |
GB1460038A (en) | Digital data-processing apparatus | |
KR910008568A (ko) | 퍼스널 컴퓨터 패리티 체크 시스템 | |
KR940007684A (ko) | 작은 물리적 크기의 태그메노리를 갖는 캐시메모리 시스템 | |
JPS6419387A (en) | Bit map processor | |
KR850003599A (ko) | 데이타처리 시스템의 주기억 어드레스 제어시스템 | |
KR890008672A (ko) | Ep rom 데이타의 에러검출 방지 | |
KR900010554A (ko) | 마이크로 프로세서의 폭주감시 회로 | |
KR960008254Y1 (ko) | 단일프로세서 보드에 접속된 다중 콘트롤러 보드의 어드레스 디코딩장치 | |
JPS647144A (en) | Cache memory control system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030722 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |