DE3608547C2 - Rechnersystem mit einem externen Speicher - Google Patents

Rechnersystem mit einem externen Speicher

Info

Publication number
DE3608547C2
DE3608547C2 DE3608547A DE3608547A DE3608547C2 DE 3608547 C2 DE3608547 C2 DE 3608547C2 DE 3608547 A DE3608547 A DE 3608547A DE 3608547 A DE3608547 A DE 3608547A DE 3608547 C2 DE3608547 C2 DE 3608547C2
Authority
DE
Germany
Prior art keywords
test
addresses
computer system
lines
data words
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3608547A
Other languages
English (en)
Other versions
DE3608547A1 (de
Inventor
Berthold Dipl Ing Seibel
Michael Dipl Ing Horbelt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE3608547A priority Critical patent/DE3608547C2/de
Priority to KR1019870000839A priority patent/KR970006021B1/ko
Priority to JP62056967A priority patent/JPS62226238A/ja
Publication of DE3608547A1 publication Critical patent/DE3608547A1/de
Application granted granted Critical
Publication of DE3608547C2 publication Critical patent/DE3608547C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1497—Details of time redundant execution on a single processing unit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/02—Manually-operated control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Detection And Correction Of Errors (AREA)

Description

Stand der Technik
Die Erfindung betrifft ein Rechnersystem mit wenigstens einem externen Speicher gemäß der Gattung des Hauptanspruchs.
In Rechnersystemen mit externen Datenspeichern sollte sichergestellt sein, daß Defekte an den für die Übertragung der Adressen und Daten verwendeten Leitungen festgestellt werden, um das Auftreten einer solchen Störung anzeigen und ggf. eine entsprechende Notfunktion einleiten zu können. Außer der Leitungsüberprüfung ist es auch zweckmäßig, die Verwendung der richtigen Datensätze und die Funktion des Datenspeichers zu kontrollieren.
Bei bekannten Rechnersystemen wird die korrekte Datenübertragung mittels zusätzlicher Prüfbits überwacht, die zusammen mit den zu übertragenden Adressen und Daten zusätzlich übertragen werden. Hierfür sind bei paralleler Datenübertragung zusätzliche Leitungen und zusätzliche Speicherplätze erforderlich. Außerdem kann durch die Verwendung von Prüfbits nicht in jedem Fall festgestellt werden, ob zwischen zwei benachbarten Datenleitungen beispielsweise ein Kurzschluß besteht, oder ob eine Leitungsunterbrechung vorliegt.
Aus der Druckschrift IBM Technical Disclosure Bulletin, März 1979, Seite 4065 ist eine Methode zum Test von einem Nur-Lese-Speicher (ROM) bekannt. Darin wird genannt, daß für den Test des Nur-Lese-Speichers lediglich vier Speicheradressen ausgelesen werden müssen. In der ersten Adresse soll ein Bitmuster mit einer alternierenden Folge von 1- und 0-Bits abgelegt sein.
Aus dem Buch G.B. Williams "Troubleshouting on Microprocessor Based Systems", Pergamon Press, 1984, Seiten 4 bis 6, 33 bis 35, ist ein Test eines Schreib-/Lese-Speichers (RAM) bekannt. Der Test läuft so ab, daß in jeder RAM-Speicherstelle ein Testmuster (insbesondere 55 hex und AA hex) eingeschrieben wird und wiederum von dem Rechner ausgelesen wird. Der erwähnte Test ist für die "Boot"-Phase nach Einschalten des Rechners gedacht.
Es ist Aufgabe der Erfindung, in einem Rechnersystem mit wenigstens einem externen Speicher die Funktion von Datenleitungen und Adreßleitungen sowie das Ansprechen des externen Speicherbausteins auf einfache Weise, insbesondere auch zu beliebigen Zeitpunkten während des laufenden Betriebes des Rechnersystems zu überprüfen.
Die Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.
Vorteile der Erfindung
Das erfindungsgemäße Rechnersystem mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß sowohl Leitungsunterbrechungen und Leitungskurzschlüsse bei den Datenleitungen und/oder Adreßleitungen sicher festgestellt werden können. Dabei wird gleichzeitig die korrekte Funktion des externen Speichers des Rechnersystems mit überwacht. Weiterhin vorteilhaft ist, daß bei der Überprüfung nur einige wenige Prüf-Adressen und Prüf-Datenwörter verwendet werden, so daß die Überprüfung sich daher besonders gut für den laufenden Betrieb des Rechnersystems eignet.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Rechnersystems möglich. Für viele Rechnersysteme ist es vorteilhaft, wenn die Prüf-Adressen und die Prüf-Datenwörter ein alternierendes Bitmuster aufweisen. Dies gilt immer dann, wenn im Schaltungslayout die Adreß- bzw. Datenleitungen so nebeneinander verlegt sind, daß benachbarte Leitungen sich in ihrer Wertigkeit um die Zahl "1" unterscheiden. Als Beispiel für ein alternierendes Bitmuster werden die Bitfolgen 0101 und 1010 genannt. Diese beiden Bitfolgen mit jeweils alternierenden Bitmustern sind zueinander komplementär, weshalb jeweils zwei derartige, aufeinander­ folgende Bitfolgen ein Adressenpaar bilden können, mit dem ein entsprechendes Datenpaar aus zwei ebenfalls komplementären Prüfdatenwörtern abgerufen werden kann. Durch die Verwendung alternierender Bitmuster wird bei dem erwähnten Schaltungslayout sichergestellt, daß auf jeweils benachbarten Leitungen unterschiedliche Pegel übertragen werden. Besteht zwischen zwei benachbarten Leitungen ein Kurzschluß, so wird bei den Rechnersystemen mit dem erwähnten Schaltungslayout zwangsläufig eine fehlerhafte Übertragung der Bitmuster entstehen, die auf einfache Weise mittels eines Vergleichers feststellbar ist.
Ebenfalls vorteilhaft ist, daß jeweils zwei aufeinanderfolgende Prüf-Adressen ein Adressenpaar mit zueinander komplementärer Bitfolge bilden und daß die beiden zugehörigen Prüf-Datenwörter ebenfalls zueinander komplementäre Bitfolgen haben. Dadurch wird nämlich sichergestellt, daß auf jeder Leitung eine Pegelumschaltung vorgenommen wird, die jedoch nur dann möglich ist, wenn die verwendeten Leitungen keine Leitungsunterbrechung aufweisen. Somit wird eine umfassende Überprüfung der Leitungen und der Funktion des externen Speichers vorgenommen, da die Prüf-Datenwörter nur dann vom externen Speicher in korrekter Form an den Mikroprozessor rückübertragen werden können, wenn die Speicherfunktionen nicht gestört sind.
Zeichnungen
Die Erfindung wird anhand der Zeichnungen näher erläutert. Es zeigen
Fig. 1 ein erfindungsgemäßes Rechnersystem mit einem externen Speicher und
Fig. 2 das Blockschaltbild einer Prüfeinrichtung, wie sie im Mikroprozessor des in Fig. 1 dargestellten Rechnersystems enthalten sein kann.
Beschreibung der Erfindung
Das in Fig. 1 dargestellte Rechnersystem besteht aus einem Mikroprozessor µC und einem externen Speicher ES, der über Adreßleitungen und Datenleitungen mit dem Mikroprozessor µC verbunden ist. Im dargestellten Ausführungsbeispiel werden über die Adreßleitungen die Prüf-Adressen A1, A2 zeitlich nacheinander übertragen, wodurch im externen Speicher ES die Prüf-Datenwörter D1, D2 abgerufen und zum Mikroprozessor µC zeitlich nacheinander auf den Datenleitungen rückübertragen werden. Im Mikroprozessor µC werden die Prüf-Datenwörter D1, D2 mit Soll-Datenwörtern S1, S2 verglichen. Zu diesem Zweck kann eine dem Blockschaltbild von Fig. 2 entsprechende Prüfeinrichtung im Mikroprozessor µC angeordnet sein.
Wie dem Blockschaltbild von Fig. 2 zu entnehmen ist, werden den beiden Eingängen eines Vergleichers 1 Prüf-Datenwörter D1, D2, . . . und die zugehörigen Soll-Datenwörter S1, S2, . . . zugeführt, die der Vergleicher 1 auf Übereinstimmung überprüft. Liegt keine Übereinstimmung vor, gibt der Vergleicher am Ausgang ein den Fehlerzustand kennzeichnendes Signal an eine Auswerteeinrichtung 2 ab, die eine Warnsignallampe einschalten und auch eine Rechner-Notfunktion einleiten kann. Die im Beispiel angegebenen Bitfolgen 0101 und 1010 sollen in Kombination paarweise verwendet werden. Die aufgeführten Bitfolgen beziehen sich der Einfachheit halber auf jeweils vier parallele Adreßleitungen und Datenleitungen. Bei einer größeren Anzahl von parallelen Leitungen können die verwendeten Bitfolgen entsprechend erweitert sein.

Claims (3)

1. Rechnersystem mit wenigstens einem externen Speicher, dessen Adressen von einem Prozessor über Adreßleitungen ansteuerbar sind, wobei die jeweiligen Adresseninhalte als Daten über Datenleitungen zum Prozessor rückübertragen werden, wobei in einigen Prüf-Adressen spezielle Prüf-Datenwörter abgespeichert sind, die im Prozessor mit Soll-Datenwörtern auf Übereinstimmung verglichen werden, dadurch gekennzeichnet, daß die Prüf-Adressen (A1, A2) und/oder Prüf-Datenwörter (D1, D2) so gewählt sind, daß die auf den parallelen Adreßleitungen und parallelen Datenleitungen gleichzeitig übertragenen Bits auf benachbarten Leitungen jeweils unterschiedliche Zustandspegel haben.
2. Rechnersystem nach Anspruch 1, dadurch gekennzeichnet, daß die Prüf-Adressen (A1, A2) und die Prüf-Datenwörter (D1, D2) ein alternierendes Bitmuster haben.
3. Rechnersystem nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß jeweils zwei aufeinanderfolgende Prüf-Adressen (A1, A2) ein Adressenpaar mit zueinander komplementärer Bitfolge bilden, und daß die beiden zugehörigen Prüf-Datenwörter (D1, D2) ebenfalls zueinander komplementäre Bitfolgen haben.
DE3608547A 1986-03-14 1986-03-14 Rechnersystem mit einem externen Speicher Expired - Fee Related DE3608547C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE3608547A DE3608547C2 (de) 1986-03-14 1986-03-14 Rechnersystem mit einem externen Speicher
KR1019870000839A KR970006021B1 (ko) 1986-03-14 1987-02-03 컴퓨터 시스템
JP62056967A JPS62226238A (ja) 1986-03-14 1987-03-13 コンピユ−タシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3608547A DE3608547C2 (de) 1986-03-14 1986-03-14 Rechnersystem mit einem externen Speicher

Publications (2)

Publication Number Publication Date
DE3608547A1 DE3608547A1 (de) 1987-09-17
DE3608547C2 true DE3608547C2 (de) 1995-03-30

Family

ID=6296359

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3608547A Expired - Fee Related DE3608547C2 (de) 1986-03-14 1986-03-14 Rechnersystem mit einem externen Speicher

Country Status (3)

Country Link
JP (1) JPS62226238A (de)
KR (1) KR970006021B1 (de)
DE (1) DE3608547C2 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100713907B1 (ko) 2005-06-10 2007-05-07 주식회사 하이닉스반도체 반도체 장치의 라인 구동 회로
JP2016009893A (ja) * 2014-06-23 2016-01-18 Ｎｅｃエンジニアリング株式会社 データ不正検出装置及びデータ不正検出方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5185340A (de) * 1975-01-23 1976-07-26 Mitsubishi Electric Corp

Also Published As

Publication number Publication date
KR970006021B1 (ko) 1997-04-23
DE3608547A1 (de) 1987-09-17
KR870009286A (ko) 1987-10-24
JPS62226238A (ja) 1987-10-05

Similar Documents

Publication Publication Date Title
DE4017902C2 (de)
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE3906497A1 (de) Selbstkonfigurierendes speichersystem
DE2556556A1 (de) Verfahren und anordnung zur speicherung von informationen ueber den ort eines oder mehrerer fehlerhafter bits in einem einzelne fehler korrigierenden halbleiter-hauptspeicher
DE2058698A1 (de) Datenspeichersystem
DE2023741A1 (de) Testeinrichtung für komplexe, eine Vielzahl von Anschlußstiften aufweisende Funktionslogikschaltungen
DE3013215A1 (de) Adapter fuer ein selbstprogrammierbares leiterplattenpruefgeraet
DE2722124A1 (de) Anordnung zum feststellen des prioritaetsranges in einem dv-system
EP0913837A1 (de) Verfahren zur Prüfung der Busanschlüsse von beschreib- und lesbaren integrierten, elektronischen Schaltkreisen, insbesondere von Speicherbausteinen
DE2225841B2 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE3049774T1 (de) Time sharing device for the access to a main memory connected to a single bus between a central computer and a plurality of peripheral computers
DE3635736A1 (de) Verfahren zum fehlersuchtesten von digitalen systemen und schaltung zur durchfuehrung des verfahrens
DE2418650A1 (de) Einrichtung zur pruefung und ueberwachung von stromversorgungsgeraeten
DE3317642C2 (de)
DE2508716A1 (de) Pruefmodul fuer komplexes pruefsystem
DE3608547C2 (de) Rechnersystem mit einem externen Speicher
DE2906789B2 (de)
DE2235802C2 (de) Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise
DE1191144B (de) Einrichtung zum Nachweis von Fehlern und zum Feststellen des Fehlerortes
DE2641700A1 (de) Taktueberwachung in digitalsystemen
DE10303654A1 (de) Integrierte Halbleiterschaltung mit eingebauter Selbsttestfunktion und zugehöriges System
DE10307027A1 (de) Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein
DE19918675A1 (de) Integrierte Schaltung
DE3730081C2 (de) Halbleitervorrichtung
DE10203570B4 (de) Verfahren zur Überprüfung elektrischer Verbindungen zwischen einem Speichermodul und einem Halbleiterspeicherbaustein

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee