DE3608547A1 - Rechnersystem mit einem externen speicher - Google Patents
Rechnersystem mit einem externen speicherInfo
- Publication number
- DE3608547A1 DE3608547A1 DE19863608547 DE3608547A DE3608547A1 DE 3608547 A1 DE3608547 A1 DE 3608547A1 DE 19863608547 DE19863608547 DE 19863608547 DE 3608547 A DE3608547 A DE 3608547A DE 3608547 A1 DE3608547 A1 DE 3608547A1
- Authority
- DE
- Germany
- Prior art keywords
- computer system
- lines
- test
- external memory
- addresses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 abstract description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
- G06F11/1497—Details of time redundant execution on a single processing unit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/36—Data generation devices, e.g. data inverters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/02—Manually-operated control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Detection And Correction Of Errors (AREA)
Description
Die Erfindung betrifft ein Rechnersystem mit wenigstens einem
externen Speicher gemäß der Gattung des Hauptanspruchs.
In Rechnersystemen mit externen Datenspeichern sollte sichergestellt
sein, daß Defekte an den für die Übertragung
der Adressen und Daten verwendeten Leitungen festgestellt
werden, um das Auftreten einer solchen Störung anzeigen und
gegebenenfalls eine entsprechende Notfunktion einleiten zu
können. Außer der Leitungsüberprüfung ist es auch
zweckmäßig, die Verwendung der richtigen Datensätze und die
Funktion des Datenspeichers zu kontrollieren.
Bei bekannten Rechnersystemen wird die korrekte Datenübertragung
mittels zusätzlicher Prüfbits überwacht, die zusammen
mit den zu übertragenden Adressen und Daten zusätzlich
übertragen werden. Hierfür sind bei paralleler Datenübertragung
zusätzliche Leitungen und zusätzliche Speicherplätze
erforderlich. Außerdem kann durch die Verwendung von Prüfbits
nicht in jedem Fall festgestellt werden, ob
zwischen zwei benachbarten Datenleitungen beispielsweise ein
Kurzschluß besteht oder ob eine Leitungsunterbrechung
vorliegt.
Das erfindungsgemäße Rechnersystem mit den Merkmalen des
Hauptanspruchs hat demgegenüber den Vorteil, daß keine zusätzlichen
Adreß- oder Datenleitungen zur Durchführung der
Überprüfung erforderlich sind und die Prüf-Adressen und die
Prüf-Datenwörter in ihrer Bitfolge so gewählt werden können,
daß sowohl Leitungsunterbrechungen und Leitungskurzschlüsse
sicher festgestellt werden können. Dabei wird gleichzeitig
die korrekte Funktion des externen Speichers des Rechnersystems
mitüberwacht.
Besonders vorteilhaft ist es, wenn die Prüf-Adressen und die
Prüf-Datenwörter, die mittels der Prüf-Adressen im externen
Speicher abgerufen werden, jeweils ein alternierendes Bitmuster
haben, beispielsweise die Bitfolge 0101 und 1010. Diese
beiden Bitfolgen mit jeweils alternierendem Bitmuster sind
zueinander komplementär, weshalb jeweils zwei derartige,
aufeinanderfolgende Bitfolgen ein Adressenpaar bilden
können, mit dem ein entsprechendes Datenpaar aus zwei ebenfalls
komplementären Prüf-Daten-Wörtern abgerufen werden
kann. Durch die Verwendung alternierender Bitmuster wird
sichergestellt, daß auf jeweils benachbarten Leitungen unterschiedliche
Pegel übertragen werden. Besteht zwischen
zwei benachbarten Leitungen ein Kurzschluß, so erhält man
zwangsläufig eine fehlerhafte Übertragung der Bitmuster, die
auf einfache Weise mittels eines Vergleichers feststellbar
ist. Dadurch, daß aufeinanderfolgende Prüf-Wörter zueinander
komplementär aufgebaut sind, wird außerdem sichergestellt,
daß auf jeder Leitung eine Pegelumschaltung vorgenommen
wird, die jedoch nur dann möglich ist, wenn die verwendeten
Leitungen keine Leitungsunterbrechung aufweisen. Somit wird
eine umfassende Überprüfung der Leitungen und eine Funktion
des externen Speichers vorgenommen, da die Prüf-Datenwörter
nur dann vom externen Speicher in korrekter Form an den Mikroprozessor
rückübertragen werden können, wenn die Speicherfunktionen
nicht gestört sind.
Die Erfindung wird anhand der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 ein erfindungsgemäßes Rechnersystem mit einem externen
Speicher und
Fig. 2 das Blockschaltbild einer Prüfeinrichtung, wie sie
im Mikroprozessor des in Fig. 1 dargestellten Rechnersystems
enthalten sein kann.
Das in Fig. 1 dargestellte Rechnersystem besteht aus einem
Mikroprozessor μ C und einem externen Speicher ES, der über
Adreßleitungen und Datenleitungen mit dem Mikroprozessor μ C
verbunden ist. Im dargestellten Ausführungsbeispiel werden
über die Adreßleitungen die Prüf-Adressen A 1, A 2 zeitlich
nacheinander übertragen, wodurch im externen Speicher ES die
Prüf-Adressen D 1, D 2 abgerufen und zum Mikroprozessor μ C
zeitlich nacheinander auf den Datenleitungen rückübertragen
werden. Im Mikroprozessor μ C werden die Prüf-Datenwörter
D 1, D 2 mit Soll-Datenwörtern S 1, S 2 verglichen. Zu diesem
Zweck kann eine dem Blockschaltbild von Fig. 2 entsprechende
Prüfeinrichtung im Mikroprozessor μ C angeordnet sein.
Wie dem Blockschaltbild von Fig. 2 zu entnehmen ist, werden
den beiden Eingängen eines Vergleichers 1 Prüf-Datenwörter
D 1, D 2, . . . und die zugehörigen Soll-Datenwörter S 1, S 2 . . .
zugeführt, die der Vergleicher 1 auf Übereinstimmung
überprüft. Liegt keine Übereinstimmung vor, gibt der Vergleicher
am Ausgang ein den Fehlerzustand kennzeichnendes Signal
an eine Auswerteeinrichtung 2 ab, die eine Warnsignallampe
einschalten und auch eine Rechner-Notfunktion einleiten kann.
Außer den im Beispiel angegebenen Bitfolgen können gegebenenfalls
auch in Kombination paarweise folgende Bitfolgen verwendet
werden:
1111 und 0000
1100 und 0011
0101 und 1010
1100 und 0011
0101 und 1010
Die aufgeführten Bitfolgen beziehen sich der Einfachheit halber
auf jeweils vier parallele Adreßleitungen und
Datenleitungen. Bei einer größeren Anzahl von parallelen Leitungen
können die verwendeten Bitfolgen entsprechend erweitert
sein.
Claims (4)
1. Rechnersystem mit wenigstens einem externen Speicher,
dessen Adressen von einem Prozessor über Adressleitungen
ansteuerbar sind, wobei die jeweiligen Adresseninhalte
als Daten über Datenleitungen zum Prozessor rückübertragen
werden, dadurch gekennzeichnet, daß in einigen Prüf-Adressen
(A 1, A 2) spezielle Prüf-Datenwörter (D 1, D 2) abgespeichert
sind, die im Prozessor (μ C) mit Soll-Datenwörtern
(S 1, S 2) auf Übereinstimmung verglichen werden.
2. Rechnersystem nach Anspruch 1, dadurch gekennzeichnet,
daß die Prüf-Adressen (A 1, A 2) und die Prüf-Datenwörter
(D 1, D 2) ein alternierendes Bitmuster haben.
3. Rechnersystem nach einem der Ansprüche 1 oder 2, dadurch
gekennzeichnet, daß jeweils zwei aufeinanderfolgende
Prüf-Adressen (A 1, A 2) ein Adressenpaar mit zueinander
komplementärer Bitfolge bilden und daß die beiden
zugehörigen Prüf-Datenwörter (D 1, D 2) ebenfalls zueinander
komplementäre Bitfolgen haben.
4. Rechnersystem nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß die auf parallelen Adressleitungen
und parallelen Datenleitungen gleichzeitig übertragenen
Bits auf benachbarten Leitungen jeweils unterschiedliche
Zustandspegel haben.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3608547A DE3608547C2 (de) | 1986-03-14 | 1986-03-14 | Rechnersystem mit einem externen Speicher |
KR1019870000839A KR970006021B1 (ko) | 1986-03-14 | 1987-02-03 | 컴퓨터 시스템 |
JP62056967A JPS62226238A (ja) | 1986-03-14 | 1987-03-13 | コンピユ−タシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE3608547A DE3608547C2 (de) | 1986-03-14 | 1986-03-14 | Rechnersystem mit einem externen Speicher |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3608547A1 true DE3608547A1 (de) | 1987-09-17 |
DE3608547C2 DE3608547C2 (de) | 1995-03-30 |
Family
ID=6296359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3608547A Expired - Fee Related DE3608547C2 (de) | 1986-03-14 | 1986-03-14 | Rechnersystem mit einem externen Speicher |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS62226238A (de) |
KR (1) | KR970006021B1 (de) |
DE (1) | DE3608547C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100713907B1 (ko) | 2005-06-10 | 2007-05-07 | 주식회사 하이닉스반도체 | 반도체 장치의 라인 구동 회로 |
JP2016009893A (ja) * | 2014-06-23 | 2016-01-18 | Necエンジニアリング株式会社 | データ不正検出装置及びデータ不正検出方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5185340A (de) * | 1975-01-23 | 1976-07-26 | Mitsubishi Electric Corp |
-
1986
- 1986-03-14 DE DE3608547A patent/DE3608547C2/de not_active Expired - Fee Related
-
1987
- 1987-02-03 KR KR1019870000839A patent/KR970006021B1/ko not_active IP Right Cessation
- 1987-03-13 JP JP62056967A patent/JPS62226238A/ja active Pending
Non-Patent Citations (2)
Title |
---|
IBM Technical Disclosure Bulletin, Vol. 21, No. 10, März 1979, S. 4065 * |
WILLIAMS, G.B.: Troubleshooting and Micro- processor Based Systems, Pergamon Press 1984, S. 4-6, 33-35 * |
Also Published As
Publication number | Publication date |
---|---|
KR970006021B1 (ko) | 1997-04-23 |
KR870009286A (ko) | 1987-10-24 |
JPS62226238A (ja) | 1987-10-05 |
DE3608547C2 (de) | 1995-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2023741C3 (de) | Testeinrichtung für komplexe elektronische Logikbaugruppen | |
DE4017902C2 (de) | ||
DE2608902B2 (de) | Code-Wandler-Vorrichtung | |
DE2722124A1 (de) | Anordnung zum feststellen des prioritaetsranges in einem dv-system | |
EP0913837A1 (de) | Verfahren zur Prüfung der Busanschlüsse von beschreib- und lesbaren integrierten, elektronischen Schaltkreisen, insbesondere von Speicherbausteinen | |
DE2258917A1 (de) | Kontrollvorrichtung | |
DE3635736A1 (de) | Verfahren zum fehlersuchtesten von digitalen systemen und schaltung zur durchfuehrung des verfahrens | |
EP0584895B1 (de) | Verfahren zum signaltechnisch sicheren Anzeigen verkehrstechnischer Informationen eines Verkehrswegesystems | |
DE1250163B (de) | Einrichtung zur Paritätsprüfung von Speicherworten | |
DE2508716A1 (de) | Pruefmodul fuer komplexes pruefsystem | |
DE3227292A1 (de) | Elektronische steuereinrichtung | |
DE2906789B2 (de) | ||
DE2641700A1 (de) | Taktueberwachung in digitalsystemen | |
DE2750155A1 (de) | Monitor zur bestimmung des operationsstatus eines digitalen systems | |
DE2235802C2 (de) | Verfahren und Einrichtung zur Prüfung nichtlinearer Schaltkreise | |
DE3608547A1 (de) | Rechnersystem mit einem externen speicher | |
DE2222350B2 (de) | Fehlerdiagnoseeinrichtung fuer eine zeichenerkennungsmaschine und verfahren zu deren betrieb | |
CH683953A5 (de) | Verfahren zur Gewährleistung der signaltechnischen Sicherheit der Benutzeroberfläche einer Datenverarbeitungsanlage. | |
DE3633461A1 (de) | Taktsignalgebervorrichtung | |
DE10334393A1 (de) | Grenzabtast-Verfahren und -Vorrichtung | |
DE2153116C3 (de) | Funktionsüberwachter Informationsspeicher, insbesondere integrierter Halbleiterspeicher | |
DE4125812C2 (de) | Verfahren zur signaltechnisch sicheren Datenübertragung | |
DE102018201710A1 (de) | Verfahren und Vorrichtung zum Überprüfen einer Funktion eines neuronalen Netzes | |
DE3230208C2 (de) | ||
DE3433679A1 (de) | Verfahren und anordnung zur sicherung von wichtigen informationen in speichereinheiten mit wahlweisem zugriff, insbesondere von steuerbits in als cache-speicher arbeitenden pufferspeichern einer datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |