JP2016009893A - データ不正検出装置及びデータ不正検出方法 - Google Patents
データ不正検出装置及びデータ不正検出方法 Download PDFInfo
- Publication number
- JP2016009893A JP2016009893A JP2014127805A JP2014127805A JP2016009893A JP 2016009893 A JP2016009893 A JP 2016009893A JP 2014127805 A JP2014127805 A JP 2014127805A JP 2014127805 A JP2014127805 A JP 2014127805A JP 2016009893 A JP2016009893 A JP 2016009893A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- data
- check data
- check
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
Description
10 FPGA
11 パケット転送部
12 パケット外部送信部
13 チェックデータ設定部
20 CPU
Claims (5)
- 所定のワード幅を有する1つ又は複数のワードからなる、外部に送信すべきパケットにおけるデータの不正を検出するためのチェックデータを設定するチェックデータ設定部と、
前記パケットに対して、前記チェックデータ設定部で設定された前記チェックデータを付加して転送パケットを生成し、該転送パケットを転送するパケット転送部と、
前記転送パケットに付加されたチェックデータの値と、前記チェックデータ設定部から供給されたチェックデータの値とに基づきデータの不正を検出すると共に、前記転送パケットから前記チェックデータを除いて送信パケットを生成し、該送信パケットを外部に送信するパケット外部送信部とを備え、
前記パケット外部送信部は、2つのチェックデータの値が不一致である場合に、データの不正が発生したと判断することを特徴とするデータ不正検出装置。 - 前記パケット転送部は、前記パケットの最後尾に前記チェックデータを付加することを特徴とする請求項1に記載のデータ不正検出装置。
- 前記チェックデータは、前記ワードと同一幅を有することを特徴とする請求項1又は2に記載のデータ不正検出装置。
- 前記チェックデータは、互いに対応するすべてのビットの値が反転した2ワードのデータであることを特徴とする請求項1、2又は3に記載のデータ不正検出装置。
- 所定のワード幅を有する1つ又は複数のワードからなる、外部に送信すべきパケットにおけるデータの不正を検出するためのチェックデータを設定するチェックデータ設定ステップと、
前記パケットに対して、前記チェックデータ設定ステップで設定された前記チェックデータを付加して転送パケットを生成し、該転送パケットを転送するパケット転送ステップと、
前記転送パケットに付加されたチェックデータの値と、前記チェックデータ設定ステップで設定されたチェックデータの値とに基づきデータの不正を検出すると共に、前記転送パケットから前記チェックデータを除いて送信パケットを生成する送信パケット生成ステップと、
前記送信パケットを外部に送信するパケット外部送信ステップとを備え、
前記送信パケット生成ステップは、2つのチェックデータの値が不一致である場合に、データの不正が発生したと判断することを特徴とするデータ不正検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014127805A JP2016009893A (ja) | 2014-06-23 | 2014-06-23 | データ不正検出装置及びデータ不正検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014127805A JP2016009893A (ja) | 2014-06-23 | 2014-06-23 | データ不正検出装置及びデータ不正検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016009893A true JP2016009893A (ja) | 2016-01-18 |
Family
ID=55227209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014127805A Pending JP2016009893A (ja) | 2014-06-23 | 2014-06-23 | データ不正検出装置及びデータ不正検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016009893A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110988969A (zh) * | 2019-11-07 | 2020-04-10 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 大气中子辐射试验方法、系统和装置 |
CN115297071A (zh) * | 2022-07-15 | 2022-11-04 | 中国航空无线电电子研究所 | 一种arinc664交换机交换引擎对seu和mbu容错设计方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5185340A (ja) * | 1975-01-23 | 1976-07-26 | Mitsubishi Electric Corp | |
JPS62226238A (ja) * | 1986-03-14 | 1987-10-05 | ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | コンピユ−タシステム |
JPH07283835A (ja) * | 1994-04-13 | 1995-10-27 | Nec Commun Syst Ltd | データ交換機におけるデータチェック方式 |
JP2000124879A (ja) * | 1998-10-13 | 2000-04-28 | Toshiba Corp | データ送受信装置 |
WO2004105241A1 (ja) * | 2003-05-21 | 2004-12-02 | Fujitsu Limited | 多数決論理回路を有するフリップフロップ回路 |
US20080052569A1 (en) * | 2001-10-11 | 2008-02-28 | Altera Corporation | Error detection on programmable logic resources |
JP2010129018A (ja) * | 2008-12-01 | 2010-06-10 | Fujitsu Ltd | 送信装置、および受信装置 |
JP2014099777A (ja) * | 2012-11-15 | 2014-05-29 | Hitachi Ltd | ネットワーク異常検知システム、および、計測装置、分析装置 |
-
2014
- 2014-06-23 JP JP2014127805A patent/JP2016009893A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5185340A (ja) * | 1975-01-23 | 1976-07-26 | Mitsubishi Electric Corp | |
JPS62226238A (ja) * | 1986-03-14 | 1987-10-05 | ロ−ベルト・ボツシユ・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング | コンピユ−タシステム |
JPH07283835A (ja) * | 1994-04-13 | 1995-10-27 | Nec Commun Syst Ltd | データ交換機におけるデータチェック方式 |
JP2000124879A (ja) * | 1998-10-13 | 2000-04-28 | Toshiba Corp | データ送受信装置 |
US20080052569A1 (en) * | 2001-10-11 | 2008-02-28 | Altera Corporation | Error detection on programmable logic resources |
WO2004105241A1 (ja) * | 2003-05-21 | 2004-12-02 | Fujitsu Limited | 多数決論理回路を有するフリップフロップ回路 |
JP2010129018A (ja) * | 2008-12-01 | 2010-06-10 | Fujitsu Ltd | 送信装置、および受信装置 |
JP2014099777A (ja) * | 2012-11-15 | 2014-05-29 | Hitachi Ltd | ネットワーク異常検知システム、および、計測装置、分析装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110988969A (zh) * | 2019-11-07 | 2020-04-10 | 中国电子产品可靠性与环境试验研究所((工业和信息化部电子第五研究所)(中国赛宝实验室)) | 大气中子辐射试验方法、系统和装置 |
CN115297071A (zh) * | 2022-07-15 | 2022-11-04 | 中国航空无线电电子研究所 | 一种arinc664交换机交换引擎对seu和mbu容错设计方法 |
CN115297071B (zh) * | 2022-07-15 | 2023-10-27 | 中国航空无线电电子研究所 | 一种arinc664交换机交换引擎对seu和mbu容错设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI610312B (zh) | 具有錯誤修正碼的記憶體架構以及其操作方法 | |
US7712010B2 (en) | Systems, methods and computer program products for utilizing a spare lane for additional checkbits | |
TWI524355B (zh) | 用於8位元記憶體裝置之錯誤校正機制 | |
KR102267860B1 (ko) | 결함 탐지를 가진 오류 정정 하드웨어 | |
US7480847B2 (en) | Error correction code transformation technique | |
JP2018533254A (ja) | 低電力ダブルエラー訂正−トリプルエラー検出(dec−ted)デコーダ | |
Dutta et al. | Reliable network-on-chip using a low cost unequal error protection code | |
US10270471B2 (en) | Memory system having ECC self-checking function and associated method | |
US7721178B2 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code | |
Dang et al. | Parity-based ECC and mechanism for detecting and correcting soft errors in on-chip communication | |
US20040098654A1 (en) | FIFO memory with ECC function | |
JP2016009893A (ja) | データ不正検出装置及びデータ不正検出方法 | |
JP5724408B2 (ja) | 半導体装置 | |
US20180131394A1 (en) | Data processing system and data processing apparatus | |
US20170005672A1 (en) | Partial parity ecc checking mechanism with multi-bit hard and soft error correction capability | |
Fu et al. | Burst error detection hybrid ARQ with crosstalk-delay reduction for reliable on-chip interconnects | |
Dang et al. | An adaptive and high coding rate soft error correction method in Network-on-Chips | |
Farheen et al. | Error Detection and Correction Using RP SEC-DED | |
US20070283208A1 (en) | Systems, methods, and computer program products for providing a two-bit symbol bus error correcting code with bus diagnostic features | |
Taube et al. | Fault tolerant implementation of a SpaceWire interface | |
Anitha et al. | Low overhead decimal matrix code with dynamic network on chip against multiple cell upsets | |
US11288120B2 (en) | Circuit and method for soft-error protection in operation of ECC and register | |
US8656259B2 (en) | Data transmission | |
Sannakki et al. | Fault tolerance in network-on-chip by using single error correction and double error detection | |
Singh et al. | DESIGN AND DEVELOPMENT OF ENHANCED MEMORY RELIABILITY AGAINST MULTIPLE CELL UPSETS USING DMC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170511 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180807 |