DE2906789B2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Speicherprüfsy- -'" stern nach dem Oberbegriff des Anspruchs. Der Festwertspeicher kann auch programmierbar sein.

In einer Vorrichtung, die hohe Zuverlässigkeit aufweisen muß, ist es üblich, eine Ausleseinformation durch eine Paritätsprüfung od. dgl. zu prüfen, um zu -^r' verhindern, daß eine fehlerhafte Information aus einem Speicher durch einen eine Fehlfunktion verursachenden Fehler eines Speicherelements od. dgl. ausgelesen wird. Beispielsweise ist gemäß Fig. 1 ein Parilätsbit in einem Paritätsbitbereich PB für jedes Wort gespeichert, das in «' einem Speicher MEM gespeichert ist. Einem Prozessor CPUsind ein Paritätsprüfkreis PC und ein Paritätsgenerator PC zugeordnet. Wenn Daten in den Speicher MEM von dem Prozessor CPU eingeschrieben werden, erzeugt der Paritätsbitgenorator PG ein Paritätsbit in »^r> Übereinstimmung mit einer ungeraden oder geraden Parität, wobei das Bit in den Paritälsbilbercich PB in derselben Adresse wie die Daten geschrieben wird. Wenn der Prozessor CPU eine Adresse des Speichers MEM zuweist, um von dem Speicher das Parilätsbil ⁴" derselben Adresse wie die Daten auszulesen, wird das Paritälsbit durch den Paritätsprüfkrcis PC geprüft. Wenn ein Fehler festgestellt wird, wird Alarm gegeben und der Prozessor CPL/wird unterbrochen.

Im allgemeinen ist ein Programm od. dgl. in einem *^r> Festwertspeicher gespeichert und ein solcher Speicher ha*, üblicherweise eine 8-Bit-Konfiguration. Für diese Paritätsprüfung wird ein Bit als Parilätsbit verwendet und die übrigen sieben Bits werden für die Daten verwendet. In einem System mit relativ kleinen ^r> <> Abmessungen ist die Hardware für die Paritätsprüfung vergleichsweise nicht klein und der Parilätsprülkrcis ist unter Berücksichtigung der gesamten verwendeten Hardware nicht vernachlässigbar.

Die Aufgabe der Erfindung besteht darin, ein ^r>^r> Spcicherprüfsyslcm zu schaffen, das den relativen Speicherbereich für ein Prüfhit für eine Datenprüfung od. dgl. verringert und eine einfache Prüfung der gespeicherten Daten unter Verwendung der l.ecrzeit der Verarbeitung eines Prozessors ermöglicht. ^h|)

Diese Aufgabe wird durch die Merkmale des Kennzeichens des Patentanspruchs gelöst.

Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind

Fig. 1 ein Blockschaltbild des Hauptteils eines bekannten Speicherprüfsystems und

Fig.2 ein Blockschaltbild des Hauptteils einer Ausführungsform der Erfindung.

Gemäß Fig. 2 ist ein Speicher MEM, beispielsweise ein Festwertspeicher, ein programmierbarer Festwertspeicher od. dgl. in Blöcke BL 1 bis BLn aufgeteilt, in denen jeweils mehrere Worte und Prüfworte A i bis An für die Blöcke BL1 bis BLn gespeichert sind. Die Prüfworie A I bis An sind beispielsweise wortorientierte Paritätsbits für jeweilig·: Bits der Blöcke BL 1 bis BLn. In dem Block BLI sind beispielsweise m 8-Bit-Worte gespeichert und das Prüfwort A I entsprechend dem Block BL I hat 8 Bits. |edes Bit ist »0« oder »1« in Abhängigkeit davon, ob die Zahl der 1 -Bits jedes Worts gerade oder ungerade ist. Dieses Prüfwort entspricht einer geraden Parität für mehrere Worte, kann aber auch als Prüfwort entsprechend einer ungeraden Parität vorgesehen sein.

Ein Prozessor CPU enthält ein Pufferregister BF, eine arithmetische Einheit ALLJ und eine Steuereinheit CONT. Im Falle der Prüfung des Speicheis M werden die in den: Block BL 1 gespeicherten Worte aufeinanderfolgend ausgelesen und die exklusiven logischen Summen der entsprechenden Bits der ausgelesenen Worte werden nacheinander erhalten und der Inhalt der 8 Bits aller dieser ausgelesenen Worte des Blocks BL 1 wird mit dem Prüfwort A I für den Block BL1 verglichen. Wenn eine Übereinstimmung besieht, wird der Block BL1 als normal festgestellt. Wenn die Übereinstimmung nicht besteht, wird der Block als anormal festgestellt und ein Alarmsignal wird gegeben. Die obige Operation und der Vergleich werden durch die arithmetische Einheit ALU und die Konirollcinhcit rO/Vrausgeföhrt.

Wenn die Leerzeit des Prozessors CPU klein ist, wird eine Speicherprüfung durch die oben erwähnte I landhabung für jeden Block unter Verwendung der l.eer/cit des Prozessors ausgeführt. Wenn die l.eerzeil groß ist, wird die Prüfung für alle Blöcke gleich/eilig ausgeführt. Vorzugsweise wird die normale Funktion des Speichers M sichergestellt, indem eine solche Spe'.cherprüfung nach Anschluß der Spannungsquelle durchgeführt wird. Gemäß der Erfindung wird ein Prüfwori für jeden Block, der aus mehreren Worten besteht, gespeichert, so daß der Speicherbereich für das Prüfwort sehr klein sein kann. Im Falle eines Speichers mil einer 8-Bii-Wori-Konfiguralion kann, obwohl der Speicher Dalcn in der Form von 8-Bit-Worten Speichen,die normale Funktion des Speichers geprüfl werden. Da die Speicherprüfling des weiteren unter Verwendung der l.eerzeit lies Prozessors ausgeführt werden kann, wird kein Einfluß auf die normale Verarbeitung des Prozessors ausgeübt. Darüber hinaus ist kein Parilätsprülkicis erforderlich. Das System der Erfindung ist deshalb im Hinblick auf die verwendete 1 lardwarc wirtschaftlich.

Hierzu 1 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Speicherprüfsystem mit einem Festwertspeicher, der mehrere Blöcke aufweist, in denen jeweils mehrere Worte gespeichert sind, und in dem Prüfworte jeweils entsprechend den Blöcken gespeichert sind, und mit einem Prozessor, der Zugriff zu dem Speicher hat, um von diesem den gespeicherten Inhalt auszulesen, dadurch gekennzeichnet, daß der Prozessor aus dem Speicher die für jeden Block gespeicherten Worte ausliest, eine vorbestimmte arithmetische Operation für jedes Wort des Blocks ausführt und das Ergebnis der Operation mit dem Prüfwort entsprechend dem Block vergleicht.