DE2625183A1 - Datenverarbeitungseinrichtung - Google Patents

Datenverarbeitungseinrichtung

Info

Publication number
DE2625183A1
DE2625183A1 DE19762625183 DE2625183A DE2625183A1 DE 2625183 A1 DE2625183 A1 DE 2625183A1 DE 19762625183 DE19762625183 DE 19762625183 DE 2625183 A DE2625183 A DE 2625183A DE 2625183 A1 DE2625183 A1 DE 2625183A1
Authority
DE
Germany
Prior art keywords
register
loop
processing device
data processing
components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762625183
Other languages
English (en)
Other versions
DE2625183B2 (de
DE2625183C3 (de
Inventor
Joan Lennon
Brian John Procter
David John Warner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Services Ltd
Original Assignee
Fujitsu Services Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Services Ltd filed Critical Fujitsu Services Ltd
Publication of DE2625183A1 publication Critical patent/DE2625183A1/de
Publication of DE2625183B2 publication Critical patent/DE2625183B2/de
Application granted granted Critical
Publication of DE2625183C3 publication Critical patent/DE2625183C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3185Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558Addressing or selecting of subparts of the device under test

Description

Anmelder: INTERNATIONAL COMPUTERS LIMITED,
a British Company of ICL House, Putney, London. S.W. 15, Großbritannien
Datenverarbeitungseinrichtung
Die Erfindung bezieht sich auf Datenverarbeitungseinrichtungen und insbesondere auf Anordnungen, die einen Zugang zu den internen Registern derartiger Einrichtungen ermöglichen, z.B. für diagnostische Zwecke.
Datenverarbeitungseinrichtungen enthalten üblicherweise viele interne Register, die verschiedenen Funktionen dienen. Beispielsweise können solche Register arithjische Register sein, um Operanden oder die Resultate von Berechnungen zu speichern, oder sie können Steuerregister sein, um bestimmte Steuer- oder Zustandsinformationen zu halten, die beim Betreiben der Einrichtung erforderlich sind. Es ist häufig notwendig, Tests an derartigen Einrichtungen durchzuführen, beispielsweise, um die einwandfreie Arbeitsweise der Einrichtung zu prüfen, oder
609882/0736
Konto: Bayerische Vereinsbank (BLZ 750 200 73) 5 804 248 Postscheckkonto München 893 69 - 801
Gerichtsstand Regensburg
um Fehlerdiagnosen zu stellen. Derartige Tests erfordern die Möglichkeit, Zugang zu wenigstens einigen der internen Register zu haben, um ihren Inhalt zu prüfen oder Testbilder in sie einzuschreiben. Zu diesem Zweck wurde bereits vorgeschlagen, zu ermöglichen, daß die Register individuell adressiert werden, sodaß der Inhalt eines ausgewählten Registers zur Anzeige gebracht oder geändert werden kann. Derartige Anordnungen schließen jedoch die Verwendung einer großen Anzahl von Adressierpfaden ein und sind deshalb schwierig auszuführen.
Gemäß der Erfindung sind bei einer Datenverarbeitungseinrichtung, die Verarbeitungsschaltungen und eine Vielzahl von internen Registern besitzt, wenigstens einige der Register durch Schieberegisterkomponenten dargestellt, die individuell mit den Verarbeitungsschaltungen und auch miteinander in Serie zur Bildung einer geschlossenen Schleife verbunden sind, und es ist eine Einrichtung vorgesehen, um Schiebesignale den Schieberegisterkomponenten aufzugeben, so daß der Inhalt der Komponenten in der Schleife über eine Testposition in Umlauf gesetzt wird, wobei der Inhalt durchgeprüft oder geändert werden kann, bevor er in die Ausgangsposition zurückgeführt wird.
Bei einer bevorzugten Ausführungsform der Erfindung ist eine Vielzahl solcher geschlossener Schleifen vorgesehen, deren jede eine getrennte Vielzahl von Schieberegisterkomponenten aufweist, die jedoch alle eine gemeinsame Testposition teilen, und es ist eine Einrichtung vorgesehen, um eine beliebige geschlossene Schleife auszuwählen, damit deren Inhalt über die Testposition in Umlauf gesetzt wird.
Zweckmäßigerweise unterdrückt jede Schieberegisterkomponente normalerweise die Schiebewirkung, und nur bei solchen Komponenten in der ausgewählten Schaltung werden ihre Schiebevorgänge wirksam gemacht.
B 0 9 Π B 2 / 0 7 3 6
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild einer Datenverarbeitungseinrichtung, Fig. 2 ein logisches Schaltbild, bei dem dargestellt ist, wie der Zugang zum Inhalt der internen Register der Einrichtung erfolgt und
Fig. 3 eine schematische Darstellung einer Möglichkeit für die Verteilung der Inhalte eines bestimmten Registers.
Nach Fig. 1 weist die Verarbeitungseinrichtung eine zentrale Verarbeitungseinheit 1 mit einer Anzahl von internen Registern 2 auf, die mit den verschiedenen Verarbeitungsschaltungen 3 der zentralen Verarbeitungseinheit 1 verbunden sind. Einige der Register 2 können beispielsweise Steuerregister sein, während andere arithmetische Register sein können. Der detaillierte Aufbau der Verarbeitungsschaltungen 3 und die speziellen Funktionen der Register 2 werden nicht im einzelnen beschrieben, da sie nicht Gegenstand vorliegender Erfindung sind. Die erfindungsgemäße Einrichtung weist ferner einen Hilfsprocessor auf, der als der Ingenieursteuerprocessor (ECP) bezeichnet wird, welcher zur Durchführung von diagnostischen Tests an der zentralen Verarbeitungseinheit 1 verwendet werden kann. Der ECP kann ein konventioneller kleiner Processor sein, er wird hier nicht im einzelnen beschrieben.
Jedes der internen Register besteht aus einer oder mehreren herkömmlichen Schieberegisterkomponenten mit integrierter Schaltung, wobei jede Komponente vier Bits hält. Somit wird ein internes Register mit 32 Bits aus acht dieser Komponenten gebildet. Normalerweise wird die Verschiebeaktion jeder Komponente unterdrückt, so daß sie einfach als eine Nicht-Schieberegisterkomponente wirkt; die Verschiebeaktion kann jedoch durch entsprechende, aufgegebene Steuersignale wirksam gemacht werden.
β C- ci β 8 2 / 0 7 3 6
Diese Schieberegisterkomponenten sind miteinander in Serie geschaltet und bilden eine Vielzahl von Schleifen. Im Falle vorliegender Erfindung sind 32 solcher Schleifen mit bis zu 128 Bits (d.h. bis zu 32 Komponenten) in jeder Schleife vorhanden. Es ist nicht erforderlich, daß die Bits eines bestimmten Registers vollständig in einer einzigen Schleife vorhanden sind, oder daß diese Bits eine fortlaufende Folge von Positionen innerhalb einer Schleife einnehmen. Beispielsweise kann, wie nachstehend noch ausgeführt wird, ein bestimmtes 32-Bit-Register in vier Abschnitte zu acht Bits unterteilt sein, die in unterschiedlichen Positionen in verschiedenen Schleifen angeordnet sein können.
Fig. 2 zeigt eine der Schleifen, die eine Folge von Schieberegisterkomponenten SRO-SR31 enthalten, Wie der Zeichnung zu entnehmen ist, sind diese Komponenten individuell mit den Verarbeitungsschaltungen 3 (Fig. 1) verbunden, damit die Verarbeitungsschaltungen parallel Zugriff zu den Registern erhalten können, wie dies während des normalen Betriebs der Einrichtung erforderlich ist. Die Schleife wird durch einen Multiplexer 5, ein Testregister mit 32 Bits, und einen weiteren Multiplexer 7, der entweder den Ausgang des Registers oder eines Nebenschlußpfades 8 auswählt, um eine Rickführung zum Anfang der Schleife zu erzielen, vervollständigt. Die anderen Schleifen der Schieberegisterkomponenten (nicht dargestellt) sind in .ähnlicher Weise mit anderen Eingängen des Multiplexers 5 und mit dem Ausgang des Multiplexers 7 verbunden. Auf diese Weise sind die Multiplexer 5 und 7 und das Register 6 allen Schleifen gemeinsam.
Während der diagnostischen Aktion füllt der ECP ein Register mit/funf-Bit-Adresse·. Der Inhalt dieses Registers steuert den Multiplexer 5 und bewirkt, daß eine der Schleifen ausgewählt wird. Der Inhalt des Registers 9 wird ebenfalls einer Decodiereinrichtung 10 aufgegeben, die eine der Ausgangsleitungen
609882/0736
entsprechend der ausgewählten Schleife aktiviert. Diese Ausgangsleitung 11 ist mit den Steuereingängen der Komponenten in der ausgewählten Schleife verbunden und macht die Verschiebeaktion dieser Komponenten wirksam.
Der ECP kann Verschiebeimpulse einer Eingangsleitung 12 aufgeben, die mit den Verschiebesteuereingängen aller Verschieberegisterkomponenten verbunden ist. Dies bewirkt, daß der Inhalt der Komponenten in der ausgewählten Schleife nach links (in der Zeichnung) um eine ein-Bit-Position für jeden Verschiebeimpuls verschoben wird. In ähnlicher Weise können Verschiebeimpulse aus dem ECP dem Testregister 6 über die Leitung 13 aufgegeben werden, damit sein Inhalt nach rechts verschoben wird. Der ECP steuert auch die Arbeitsweise des Multiplexers 7 und kann den Inhalt des Testregisters zu jedem beliebigen Zeitpunkt ein- und auslesen.
Die Anordnung nach Fig. 2 besitzt vier Betriebsarten. In der ersten Betriebsart wird der Multiplexer 7 so eingestellt, daß er das Register 6 in Nebenschluß legt, und Verschiebeimpulse werden nur der Leitung 12 aufgegeben. Dies bewirkt, daß der Inhalt der ausgewählten Schleife über den Nebenschlußpfad 8 in der Schleife in Umlauf gesetzt wird. Bei der zweiten Betriebsart wird der Multiplexer 7 so eingestellt, daß er den Ausgang des Registers 6 auswählt, und Verschiebeimpulse werden beiden Leitern 12 und 13 aufgegeben. Dies bewirkt einen Umlauf der ausgewählten Schleife, wobei Bits der Schleife durch Bits des Registers 6 ersetzt werden. Bei der dritten Betriebsart wird der Multiplexer 7 so eingestellt, daß er das Register 6 in Nebenschluß legt, und es werden Verschiebeimpulse beiden Leitern 12 und 13 aufgegeben. Dies bewirkt, daß der Inhalt der ausgewählten Schleife über den Nebenschlußpfad 8 in der Schleife in Umlauf gesetzt wird und gleichzeitig in das Register 6 eingeführt wird. Bei der vierten Betriebsart werden Verschiebeimpulse nur dem Leiter 13 aufgegeben, wodurch der Inhalt im Testregister 6 verschoben wird.
60 9 882/0736
Um die Arbeitsweise der Einrichtung noch anschaulicher zu machen, sei angenommen, daß es erwünscht sei, den Inhalt eines bestimmten internen Registers mit 32 Bits in der Einrichtung durchzuprüfen. Eine Instruktion, die einen LESi-Befehl und die Identität des gewünschten Registers enthält, wird dem ECP aufgegeben. Die erste Aktion des ECP bei Empfang dieser Instruktion besteht darin, eine gespeicherte Tabelle abzufragen, die zeigt, wo der Inhalt aller internen Register in Bezug auf die Schleifen positioniert ist. Beispielsweise kann festgestellt werden, daß das in Frage kommende Register vier Teile mit acht Bits (Bits 0-7, 8-15, 16-23 und 24-31) aufweist, die an Positionen innerhalb der Schleifen 1 und 2 angeordnet sind, wie schematisch in Fig. 3 angedeutet ist.
Der ECP wählt nun die Schleife 1, in^dem die Adresse dieser ■ Schleife in das Register 9 eingeführt wird, und der Inhalt dieser Schleife wird dann in Umlauf gesetzt (in der durch Pfeil in Fig. 3 angedeuteten Richtung), wobei die erste der oben angegebenen Betriebsarten verwendet wird, bis das Bit 0 des gewünschten Registers gerade am Eingang des Testregisters erscheint. Dann wird der Umlauf fortgesetzt, wobei die dritte Betriebsart angewandt wird, bis die Bits 0-7 in das Testregister eingeschrieben worden sind.
Bei einer Rückkehr in die erste Betriebsart wird der Umlauf fortgesetzt, bis Bit 8 gerade in das Testregister eingeführt wird. Dann wird die dritte Betriebsart wieder angewandt, so daß Bits 8-15 in das Testregister eingeführt werden (wobei zur gleichen Zeit die vorher eingeführten Bits 0-7 verschoben werden). Daraufhin wird die erste Betriebsart angewandt und die Schleife zurück in die ursprüngliche Position in Umlauf gebracht. Schließlich wird der Inhalt des Testregisters an das Ende dieses Registers verschoben, wobei die vierte Betriebsart angewandt wird, so daß er in rechtsbündiger Form vorliegt. Der Inhalt des Testregisters kann nun durch den ECP ausgelesen werden.
609882/0736
Dann wird ein ähnlicher Vorgang durchgeführt, um die Bits 16-31 des Registers aus der Schleife 2 auszulesen.
Es sei nun angenommen, daß es erwünscht ist, ein vorbestimmtes Testbild in dieses Register einzuschreiben. Das Testbild wird zuerst in das Testregister (in rechtsbündiger Form) eingeführt. Der gleiche Vorgang, wie vorstehend für das Auslesen des Registers beschrieben, schließt sich dann an, mit der Ausnahme, daß in diesem Fall die zweite Betriebsart anstelle der dritten Betriebsart angewandt wird. Diese Methode hat zur Folge, daß der Inhalt des Testregisters in das interne Register eingeführt wird, und daß gleichzeitig der ursprüngliche Inhalt des internen Registers in das Testregister eingeschrieben ist, wo er von dem ECP durchgeprüft werden kann.
Hieraus ergibt sich, daß die vorbeschriebene Einrichtung eine wirksame Methode zur Erzielung eines Zugriffes zu den Registern der Verarbeitungseinrichtung ergibt, ohne daß ein getrennter Adressierpfad für jedes Register erforderlich wird. Da die Daten in Serie zwischen den Registern und dem Testregister übertragen werden, und da mehrere Register in jeder Schleife vorhanden sind, wird ferner die Anzahl von speziellen Datenleitungen, die zur übertragung dieser Daten erforderlich sind, auf einem Minimum gehalten.
609882/0736

Claims (6)

  1. - 8 Patentansprüche
    "Lj Datenverarbeitungseinrichtung mit Verarbeitungsschaltungen und einer Vielzahl von internen Registern, die individuell mit den Verarbeitungsschaltungen verbunden sind, dadurch gekennzeichnet, daß wenigstens einige der Register aus Schieberegisterkomponenten (SR) aufgebaut sind, die nicht nur mit den Verarbeitungsschaltungen (3), sondern auch miteinander in Serie zur Ausbildung einer geschlossenen Schleife verbunden sind, und daß der Dateninhalt der Komponenten (SR) in Serie durch die Schleife über eine Testposition (6), an der er durchgeprüft oder geändert werden kann, in Umlauf gesetzt wird.
  2. 2. Datenverarbeitungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Nebenschlußroute (7, 8) zum selektiven Nebenschließen der Testposition (6) vorgesehen ist.
  3. 3. Datenverarbeitungseinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schieberegisterkomponenten (SR) miteinander so verbunden sind, daß sie eine Vielzahl von Schleifen bilden, deren jede eine getrennte Vielzahl von Schieberegisterkomponenten (SR) besitzt, jedoch eine gemeinsame Testposition (6) teilen, und daß eine beliebige Schleife so ausgewählt werden kann, daß ihr Inhalt in der Schleife in Umlauf gesetzt wird.
  4. 4. Datenverarbeitungseinrichtung nach Anspruch 3, dadurch gekennzeichnet, daß in jeder Schieberegisterkomponente (SR) die Verschiebeaktion normalerweise unterdrückt wird, und daß nur die Verschiebeaktionen dieser Komponenten in der ausgewählten Schleife wirksam gemacht werden.
  5. 5. Datenverarbeitungseinrichtung nach den Ansprüchen 3 oder 4, dadurch gekennzeichnet, daß wenigstens eines der internen
    609882/0736
    Register eine Vielzahl von Teilen aufweist, die zwischen wenigstens zwei Schleifen verteilt sind.
  6. 6. Datenverarbeitungseinrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß ein Diagnostikprozessor (4) vorgesehen ist, der Schiebesignale an die Schieberegisterkomponenten (SR) legt und Daten auf die Testposition (6) und von der Testposition (6) überträgt.
    609882/0736
    • ΠΙ/ *
    no
    Leerseite
DE2625183A 1975-07-02 1976-06-04 Datenverarbeitungseinrichtung Expired DE2625183C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB27875/75A GB1536147A (en) 1975-07-02 1975-07-02 Data processing systems

Publications (3)

Publication Number Publication Date
DE2625183A1 true DE2625183A1 (de) 1977-01-13
DE2625183B2 DE2625183B2 (de) 1978-11-16
DE2625183C3 DE2625183C3 (de) 1979-07-19

Family

ID=10266707

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2625183A Expired DE2625183C3 (de) 1975-07-02 1976-06-04 Datenverarbeitungseinrichtung

Country Status (5)

Country Link
CH (1) CH612279A5 (de)
DE (1) DE2625183C3 (de)
GB (1) GB1536147A (de)
IN (1) IN146000B (de)
ZA (1) ZA763850B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031501A2 (de) * 1979-12-28 1981-07-08 International Business Machines Corporation Diagnostische und fehlerbeseitigende Anordnung für ein Datenverarbeitungssystem
EP0146645A1 (de) * 1983-12-08 1985-07-03 Ibm Deutschland Gmbh Prüf- und Diagnoseeinrichtung für Digitalrechner
EP0151653A1 (de) * 1983-12-15 1985-08-21 International Business Machines Corporation Vorrichtung zur Parallel-Serien/Serien-Parallelwandlung von aus variabler Länge bestehenden Bitkonfigurationen

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2121997B (en) * 1982-06-11 1985-10-09 Int Computers Ltd Testing modular data processing systems
EP0109770B1 (de) * 1982-11-20 1986-12-30 International Computers Limited Prüfen von digitalen elektronischen Schaltungen
US4692897A (en) * 1984-09-04 1987-09-08 Gte Communication Systems Corporation Arrangement for dynamic range checking or matching for digital values in a software system
KR920009635B1 (ko) * 1988-06-22 1992-10-22 가부시키가이샤 도시바 논리회로블럭의 자기진단회로
TW200708750A (en) * 2005-07-22 2007-03-01 Koninkl Philips Electronics Nv Testable integrated circuit, system in package and test instruction set

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0031501A2 (de) * 1979-12-28 1981-07-08 International Business Machines Corporation Diagnostische und fehlerbeseitigende Anordnung für ein Datenverarbeitungssystem
EP0031501A3 (en) * 1979-12-28 1981-08-19 International Business Machines Corporation Diagnostic and debugging arrangement for a data processing system
EP0146645A1 (de) * 1983-12-08 1985-07-03 Ibm Deutschland Gmbh Prüf- und Diagnoseeinrichtung für Digitalrechner
EP0151653A1 (de) * 1983-12-15 1985-08-21 International Business Machines Corporation Vorrichtung zur Parallel-Serien/Serien-Parallelwandlung von aus variabler Länge bestehenden Bitkonfigurationen

Also Published As

Publication number Publication date
ZA763850B (en) 1977-05-25
DE2625183B2 (de) 1978-11-16
DE2625183C3 (de) 1979-07-19
GB1536147A (en) 1978-12-20
AU1484776A (en) 1977-12-15
IN146000B (de) 1979-02-03
CH612279A5 (en) 1979-07-13

Similar Documents

Publication Publication Date Title
DE2934971C2 (de) Nach dem Fließbandprinzip arbeitender Zentralprozessor
DE2328869C2 (de) Verfahren und Schaltungsanordnung zum Betreiben eines digitalen Speichersystems
DE2542751C2 (de) Datenverarbeitungsanlage
DE2023354A1 (de) Programmierbare Einheit und Verfahren zum Betreiben einer programmierbaren Einheit
DE3900248C2 (de) Verfahren zur schnellen Ablaufsteuerung digitaler Testmuster und Vorrichtung zur Durchführung des Verfahrens
DE4031136C2 (de)
DE2718110A1 (de) Datenverarbeitungseinheit
DE3710813A1 (de) Datenverarbeitungssystem sowie verfahren dafuer
DE2247534B2 (de) Additions- und Subtraktionsvorrichtung
DE2364253A1 (de) Schaltungsanordnung fuer mikroprogrammierte geraete der datenverarbeitung
DE2506671C3 (de) Binärdaten-Handhabungsnetzwerk
DE2625183A1 (de) Datenverarbeitungseinrichtung
DE2617485C3 (de) Schaltungsanordnung für Datenverarbeitungsanlagen zur Abarbeitung von Mikrobefehlsfolgen
DE19628039B4 (de) Speicheradressen-Steuerschaltung
DE2233193A1 (de) Stapel-speichersystem
DE2235883C3 (de) Datenverarbeitungseinrichtung
DE2809341C2 (de)
DE2233164A1 (de) Schaltungsanordnung zur ausblendung eines beliebig waehlbaren bereichs einer bitfolge bei deren uebertragung zwischen zwei registern
DE1499286A1 (de) Datenbearbeitungsanlage
DE3016738C2 (de) Verfahren zur Übertragung eines Bitmusterfeldes in einen Speicher und Schaltungsanordnung zur Ausübung des Verfahrens
DE2527236C3 (de) Anordnung zum Einsetzen von Daten in ein Register
DE2601379C3 (de) Schaltungsanordnung zum Umwandeln virtueller Adressen in reelle Adressen
DE1474024B2 (de) Anordnung zur willkuerlichen umordnung von zeichen innerhalb eines informationswortes
DE1424756B2 (de) Schaltungsanordnung zum fehlergesicherten Einführen oder Wiedereinführer, von Programmen in den Hauptspeicher einer datenverarbeitenden Anlage
DE3513916C2 (de) Pseudo-Zufallsgenerator

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)