KR960008254Y1 - 단일프로세서 보드에 접속된 다중 콘트롤러 보드의 어드레스 디코딩장치 - Google Patents

단일프로세서 보드에 접속된 다중 콘트롤러 보드의 어드레스 디코딩장치 Download PDF

Info

Publication number
KR960008254Y1
KR960008254Y1 KR92016488U KR920016488U KR960008254Y1 KR 960008254 Y1 KR960008254 Y1 KR 960008254Y1 KR 92016488 U KR92016488 U KR 92016488U KR 920016488 U KR920016488 U KR 920016488U KR 960008254 Y1 KR960008254 Y1 KR 960008254Y1
Authority
KR
South Korea
Prior art keywords
address
board
controller
controller board
character string
Prior art date
Application number
KR92016488U
Other languages
English (en)
Other versions
KR940006235U (ko
Inventor
이혁
Original Assignee
정장호
금성정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, 금성정보통신 주식회사 filed Critical 정장호
Priority to KR92016488U priority Critical patent/KR960008254Y1/ko
Publication of KR940006235U publication Critical patent/KR940006235U/ko
Application granted granted Critical
Publication of KR960008254Y1 publication Critical patent/KR960008254Y1/ko

Links

Landscapes

  • Multi Processors (AREA)

Abstract

요약 없음.

Description

단일프로세서 보드에 접속된 다중 콘트롤러 보드의 어드레스 디코딩장치
제1도는 종래의 어드레스 디코딩 장치의 블록구성도.
제2도는 본 고안에 의한 어드레스 디코딩 장치의 블록구성도.
* 도면의 주요부분에 대한 부호의 설명
11 : 어드레스 비교기12 : 어드레스, 데이타 버퍼
13 : 코트롤러20 : 16진 스위치
본 고안은 어드레스 디코딩장치에 관한 것으로 특히, 단일 프로 세서 보드에 다수개의 콘트롤러 보드가 접속되어 있고 각 콘트롤러 보드는 특정 문자열로 구분될때에 콘트롤러 보드의 어드레스 디코딩에 적합하도록 한 것이다.
종래의 콘트롤러 보드의 어드레스 디코딩장치는 제1도에 도시한 바와 같이 콘트롤러 보드의 베이스 메모리 어드레스값을 가지고 있는 점퍼(10)와, 점퍼(10)에서 지정된 값과 프로세서 보드에서 출력되는 어드레스를 비교하는 어드레스 비교기(11)와, 어드레스 비교기(11)의 출력으로 인에이블 되는 어드레스, 데이타 버퍼(12)와, 각 콘트롤러 보드가 다른 콘트롤러 보드와 구분되도록 특정 문자열값을 저장하고 있는 저장장치(14)와 콘트롤러 보드의 초기화때 각 콘트롤러 보드의 특정 문자열을 기억하였다가 프로세서 보드와의 통신을 행할때 이 특정 문자열로 자신을 구분하는 콘트롤러(13)로 구성되어져 있다.
이와 같이 구성된 종래의 장치는 프로세서 보드가 특정 콘트롤러 보드에 억세스를 하기 위해서 어드레스를 어드레스 버스(ADD)에 실어 보내면 각 프로세서 보드에 있는 어드레스 비교기(11)는 입력되는 어드레스값과 점퍼(10)에 설치되어 있는 콘트롤러 보드의 베이스 메모리 어드레스와 비교를 한다.
이때, 베이스 메모리 어드레스와 입력된 어드레스가 상호일치하지 않을 경우에는 더 이상의 동작이 일어나지 않는다.
만일 입력된 어드레스와 컨트롤러 보드의 베이스 메모리 어드레스가 일치하였을 경우에는 보드내의 억세스된 어드레스에 대한 인에이블 신호가 발생한다.
한편, 콘트롤러(13)는 저장장치(14)에 저장되어 있는 특정 문자열값으로 초기화되어야 하고 이 초기화 값은 프로세서 보드와 콘트롤러보드가 통신할때 콘트롤러 보드의 구분을 위해서 사용된다.
콘트롤러(13)의 초기화 저장장치(14)에 저장되어 있으므로 콘트롤러 보드의 초기화때 프로세서 보드는 먼저 저장장치(14)의 저장값을 읽어 들인 다음 이 값으로 콘트롤러(13)의 동작을 초기화한다.
그러나, 종래의 장치는 첫째, 베이스 메모리 어드레스가 저장장치에 들어 있는 특정 문자열과 아무런 상관관계가 없으므로 각 콘트롤러 보드의 베이스 메모리 어드레스를 알고자 하려면 소프트웨어를 보아야 한다.
둘째, 메모리 영역이 확실하게 보이지 않으므로 콘트롤러 보드의 베이스 메모리 어드레스를 변경하고자 할 경우에는 메모리 영역이 중첩될 수가 있다.
세째, 특정 문자열을 보관하기 위해서는 저장장치(14)를 필연적으로 사용해야하는 등 제반 문제점이 있었다.
본 고안은 이러한 종래기술의 문제점을 감안하여 별도의 저장장치를 설치할 필요없이 콘트롤 보드를 구분하는 특정문자열을 나타내는 16진 스위치를 사용하여 콘트롤러 보드의 베이크 메모리 어드레스를 16진 스위치 값에 의해 알수 있도록 하므로서 콘트롤러 보드의 베이스 메모리 어드레스의 변경이 용이할 뿐만 아니라 다른 콘트롤러 보드와 중첩되는 등의 문제점을 개선코자 함을 목적으로 한다.
이하, 본 고안을 첨부된 도면에 의하여 상세히 설명한다.
제2도는 본 고안에 의한 어드레스 디코딩 장치의 블록구성도로서, 콘트롤러 보드를 구분하는 특정문자열을 나타내는 16진 스위치(20)와, 16진 스위치(20)에서 지정된 값과 프로세서 보드에서 출력되는 어드레스를 비교하는 어드레스 비교기(11)와, 어드레스 비교기(11)의 출력으로 인에이블 되는 어드레스, 데이타 버퍼(12)와, 콘트롤러 보드의 초기화때 각 콘트롤 보드의 특정 문자열을 기억하였다가 프로세서 보드와의 통신을 행할때 이 특정 문자열로 자신을 구분하는 콘트롤러(13)로 구성되어져 있다.
이와 같이 구성된 본 고안의 동작 및 작용효과를 설명하면 다음과 같다.
우선, 프로세서가 특정 콘트롤러 보드에 엑세서를 하기 위해서 어드레스를 어드레스 버스(ADD)에 실어 보내면 각 콘트롤러 보드에 있어 어드레스 비교기(11)는 입력되는 어드레스값과 16진 스위치(20)가 나타내는 콘트롤러 보드의 특정 문자열을 상호 비교한다.
이때 콘트롤러 보드의 특정 문자열과 입력된 어드레스가 일치하지 않을 경우에는 더 이상의 동작이 일어나지 않는다.
만일 입력된 어드레스와 콘트롤러 보드의 특정 문자열이 일치하였을 경우에는 콘트롤러 보드내의 각 엑세스된 어드레스에 대한 인에이블 신호가 발생한다.
한편, 콘트롤러(13)의 특정문자열 초기화 값은 16진 스위ㅊ(20)에 지정되어 있고 이 값은 콘트롤러 보드에 입력되는 어드레스 라인의 1비트씩과 대응이 되어 있으므로 콘트롤러, 보드의 베이스 메모리는 16진 스위치(20)의 값에서 알수 있고 콘트롤러 보드의 초기화때 프로세서 보드는 따로 콘트롤러 보드의 특정 문자열 값을 읽을 필요없이 곧 바로 콘트롤러(13)와 동작을 초기화시킬 수 있다.
이상에서와 같이 본 고안은 콘트롤 보드를 구분하는 특정 문자열을 나타내는 16진 스위치를 사용하므로서 첫째, 콘트롤러 보드의 초기화시 콘트롤러 보드의 특정 문자열을 읽는 싸이클이 필요없다.
둘째, 콘트롤러 보드의 베이스 메모리 어드레스를 16진 스위치 값에서 알수 있으므로 콘트롤러 보드의 베이스 메모리 어드레스의 변경이 용이하고 다른 콘트롤러 보드와 중첩될 가능성이 없다.
셋째, 콘트롤러 보드의 특정 문자열을 변경하면 동시에 콘트롤러 보드의 베이스 메모리 어드레스까지 변경되므로 소프트 웨어의 변경이 필요없는 등의 효과를 제공할 수가 있다.

Claims (1)

  1. 콘트롤러 보드를 구분하는 특정 문자열을 나타는 16진 스위치(20)와, 상기 16진 스위치(20)에서 지정된 값과 프로세서 보드에서 출력되는 어드레스를 비교하는 어드레스 비교기(11)와, 상기 어드레스 비교기(11)의 출력으로 인에이블되는 어드레스, 데이타 버퍼(12)와, 콘트롤보드의 초기화때 각 콘트롤 보드의 특정 문자열을 기억하였다가 프로세서 보드와의 통신을 행할때 이 특정 문자열로 자신을 구분하는 콘트롤러(13)로 구성되어 상기 콘트롤러(13)가 특정문자열을 사용하여 베이스 메모리 어드레스를 디코딩함을 특징으로 하는 단일 프로세서 보드에 접속된 다중 콘트롤러 보드의 어드레스 디코딩장치.
KR92016488U 1992-08-31 1992-08-31 단일프로세서 보드에 접속된 다중 콘트롤러 보드의 어드레스 디코딩장치 KR960008254Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92016488U KR960008254Y1 (ko) 1992-08-31 1992-08-31 단일프로세서 보드에 접속된 다중 콘트롤러 보드의 어드레스 디코딩장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92016488U KR960008254Y1 (ko) 1992-08-31 1992-08-31 단일프로세서 보드에 접속된 다중 콘트롤러 보드의 어드레스 디코딩장치

Publications (2)

Publication Number Publication Date
KR940006235U KR940006235U (ko) 1994-03-22
KR960008254Y1 true KR960008254Y1 (ko) 1996-09-25

Family

ID=19339339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92016488U KR960008254Y1 (ko) 1992-08-31 1992-08-31 단일프로세서 보드에 접속된 다중 콘트롤러 보드의 어드레스 디코딩장치

Country Status (1)

Country Link
KR (1) KR960008254Y1 (ko)

Also Published As

Publication number Publication date
KR940006235U (ko) 1994-03-22

Similar Documents

Publication Publication Date Title
US5483646A (en) Memory access control method and system for realizing the same
US5335331A (en) Microcomputer using specific instruction bit and mode switch signal for distinguishing and executing different groups of instructions in plural operating modes
CA1217873A (en) Program assignable i/o addresses for a computer
JP2547654B2 (ja) データ処理装置
US4982378A (en) Memory capacity detecting device for memory cards
KR840008849A (ko) 버퍼 기억장치 제어 시스템
KR960018907A (ko) 가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법
US5179686A (en) Method for automatically detecting the size of a memory by performing a memory warp operation
US3986169A (en) Device protection method and apparatus
KR910014816A (ko) 대규모의 직접 맵핑된 데이타 캐시를 통해 효율적으로 지원하는 i/o 장치의 액세스를 위한 시스템 및 방법
US5463760A (en) Break function in-circuit emulator for a microprocessor with a cache memory
JPH0731626B2 (ja) プロセツサ−を高容量記憶装置に接続するための電子回路
KR960008254Y1 (ko) 단일프로세서 보드에 접속된 다중 콘트롤러 보드의 어드레스 디코딩장치
KR910014819A (ko) 듀얼-포트 캐쉬 태그 메모리
KR890000977A (ko) 어드레스 변환 장치
US20020069352A1 (en) System and method for efficient BIOS initialization
US4747039A (en) Apparatus and method for utilizing an auxiliary data memory unit in a data processing system having separate program and data memory units
KR100198670B1 (ko) 플러그 앤 플레이 시스템의 자동 제어 회로
KR970004521B1 (ko) 컴퓨터 입출력(i/o)보드 제어장치
KR0181592B1 (ko) 피엘씨의 아이오 모듈과 특수모듈의 슬롯 선택장치
JPH0115900B2 (ko)
JPH0293841A (ja) メモリ制御方式
KR930005840B1 (ko) 프로세서 구별방법
KR920008447B1 (ko) 메모리 액세스 제어 시스템 및 방법
KR900010565A (ko) 정보처리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee