KR910001542A - 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 - Google Patents
정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 Download PDFInfo
- Publication number
- KR910001542A KR910001542A KR1019900008518A KR900008518A KR910001542A KR 910001542 A KR910001542 A KR 910001542A KR 1019900008518 A KR1019900008518 A KR 1019900008518A KR 900008518 A KR900008518 A KR 900008518A KR 910001542 A KR910001542 A KR 910001542A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- microprocessors
- check
- address
- microprocessor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2215—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test error correction or detection circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Hardware Redundancy (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Debugging And Monitoring (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도는 본 발명에 따라 체크 시스템의 동작 원리를 설명하기 위한 시스템 블록도,
제 3도는 본 발명에 따라 체크 시스템의 실시예를 보여주는 시스템 블록도,
제 6도는 제 3도에 도시된 비교부의 실시예를 보여주는 시스템 블록도.
Claims (6)
- 첫 번째와 두 번째 마이크로 프로세서(111,211;113,213)를 포함하는 정보처리 장치(210)의 비교체크 기능을 검사하기 위한 체크 시스템에 있어서, 이 체크 시스템이 비교체크 기능을 검사할때에 첫 번째와 두 번째 마이크로프로세서(111,211;113,213)에 서로 다른 데이터를 공급하기 위한 체크 수단과 상기 첫 번째와 두 번째 마이크로프로세서에 공급된 데이터에 응답하여 상기 첫 번째와 두 번째 마이크로프로세서로부터 출력되는 데이터를 비교하기 위한 비교수단(117,223)을 구성하고, 상기 비교수단이 비교 체크 기능을 검사할때에 경고로 정확한 비교체크 기능을 지시하기 위하여 첫 번째와 두 번째 마이크로 프로세서로부터 출력된 데이터가 서로 다를 때 경고를 발생하는 것을 특징으로 하는 체크 시스템.
- 청구범위 제 1항에 있어서, 상기 체크 수단(115,225)이 라이트 액센스가 첫 번째 마이크로 프로세서(111,211)로부터 이루어질 때 첫 번째 어드레스(a)에 첫 번째 진단 데이터(A)를 쓰고, 라이트 액세스가 두 번째 마이크로 프로세서(113,213)로부터 이루어질 때 두 번째 어드레스(b)에 첫 번째 진단 데이터와 다른 두 번째 진단 데이터(B)를 쓰는 레지스터 맵을 갖는 레지스터 수단(227,229,231,34,35)를 포함하고, 리드 액세스가 첫 번째와 두 번째 마이크로 프로세서로부터 세 번째 어드레스(C)에 이루어질 때 첫 번째와 두 번째 마이크로 프로세서에 공급되어지는 첫 번째와 두 번째 진단 데이터를 각각 읽어내는 것을 특징으로 하는 체크 시스템.
- 청구범위 제 2항에 있어서, 상기 체크수단(115,225)이 비교체크 기능을 검사할 때 두 번째 마이크로 프로세서(113,23)에 레지스터 수단(B)로부터 상기 첫 번째 마이크로 프로세서(111,211)와 두 번째 진단 데이터에 레지스터 수단(227,29,231,34,35)으로부터 첫 번째 진단 데이터를 (A)를 선택적으로 공급하기 위한 시렉터 수단(235,237)를 포함하는 것을 특징으로 하는 체크 시스템.
- 청구범위 제 3항에 있어서, 상기 시렉터 수단(235,237)이 상기 첫 번째와 두 번째 마이크로 프로세서(111,211;113,213)가 상기 레지스터 수단(227,229,231,34,35)의 세 번째 어드레스(C)에 리드 액세스할 때 시간을 배제하는 첫 번째와 두 번째 마이크로 프로세서에 동일한 데이터를 선택적으로 공급하는 것을 특징으로 하는 체크 시스템.
- 청구범위 제 2항 내지 제 4항의 어느 한 항에 있어서, 상기 비교수단(117,223)에 상기 첫 번째와 두 번째 마이크로 프로세서(111,211,113,213)의 어드레스를 비교하기 위한 어드레스 비교 수단(21)과 첫 번째와 두 번째 마이크로 프로세서의 데이터를 비교하기 위한 데이터 비교 수단(22)를 포함하고, 상기 어드레스 비교 수단이 어드레스로서 레지스터 수단(227,229,231,34,35)의 세번째 어드레스에 리드 액세스에 의하여 상기 첫 번째와 두 번째 마이크로 프로세서로 읽게되는 데이터로 액세스할 때 경고를 출력하고, 상기 데이터 비교수단이 레지스터 수단의 세 번째 어드레스에 리드 액세스에 의하여 상기 첫 번째와 두 번째 마이크로 프로세서로 일게 되는 데이터를 쓰기 위하여 상기 첫 번째와 두 번째 마이크로 프로세서로 라이트 액세스할 때 경고를 출력하는 것을 특징으로 하는 체크 시스템.
- 청구범위 제 1항 내지 제 5항의 어느 한 항에 있어서, 상기 체크수단(115,225)의 상기 첫 번째와 두 번째 마이크로 프로세서(111,211;113,213)에 서로 다르게 고정된 데이터를 공급하는 것을 특징으로 하는 체크 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1149143A JPH0314033A (ja) | 1989-06-12 | 1989-06-12 | マイクロプロセッサ比較チェック機能の検査方式 |
JP1-149143 | 1989-06-12 | ||
JP89-149143 | 1989-06-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910001542A true KR910001542A (ko) | 1991-01-31 |
KR940001146B1 KR940001146B1 (ko) | 1994-02-14 |
Family
ID=15468705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900008518A KR940001146B1 (ko) | 1989-06-12 | 1990-06-11 | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5428768A (ko) |
EP (1) | EP0403168B1 (ko) |
JP (1) | JPH0314033A (ko) |
KR (1) | KR940001146B1 (ko) |
AU (1) | AU615146B2 (ko) |
DE (1) | DE69028449T2 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150145007A (ko) | 2014-06-18 | 2015-12-29 | 이영 | 연삭 공구 및 가공 장치 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5581713A (en) * | 1994-10-25 | 1996-12-03 | Pyramid Technology Corporation | Multiprocessor computer backplane bus in which bus transactions are classified into different classes for arbitration |
US5918006A (en) * | 1994-12-20 | 1999-06-29 | Canon Kabushiki Kaisha | Communication device provided with a storage medium for storing a control program |
JP3247043B2 (ja) * | 1996-01-12 | 2002-01-15 | 株式会社日立製作所 | 内部信号で障害検出を行う情報処理システムおよび論理lsi |
DE19861088A1 (de) * | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
DE19951541C1 (de) * | 1999-10-26 | 2000-10-26 | Siemens Ag | Integrierter elektronischer Baustein mit duplizierter Kernlogik und Hardware-Fehlereinspeisung für Prüfzwecke |
US7003691B2 (en) * | 2002-06-28 | 2006-02-21 | Hewlett-Packard Development Company, L.P. | Method and apparatus for seeding differences in lock-stepped processors |
JP4155088B2 (ja) * | 2003-04-18 | 2008-09-24 | 日本電気株式会社 | 情報処理装置 |
US7392432B2 (en) * | 2004-10-07 | 2008-06-24 | International Business Machines Corporation | Synchronizing cross checked processors during initialization by miscompare |
JP4461135B2 (ja) * | 2006-12-25 | 2010-05-12 | 富士通株式会社 | 演算回路及び演算方法並びに情報処理装置 |
JP5730173B2 (ja) * | 2011-11-10 | 2015-06-03 | 株式会社日立製作所 | 自己診断機能付き装置 |
JP2019066983A (ja) * | 2017-09-29 | 2019-04-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58109944A (ja) * | 1981-12-23 | 1983-06-30 | Kyosan Electric Mfg Co Ltd | 不一致検出回路の故障検知方法 |
AU568977B2 (en) * | 1985-05-10 | 1988-01-14 | Tandem Computers Inc. | Dual processor error detection system |
IT1213344B (it) * | 1986-09-17 | 1989-12-20 | Honoywell Information Systems | Architettura di calcolatore a tolleranza di guasto. |
AU5202690A (en) * | 1990-03-20 | 1991-12-19 | Tandem Computers Incorporated | High-performance computer system with fault-tolerant capability |
-
1989
- 1989-06-12 JP JP1149143A patent/JPH0314033A/ja active Pending
-
1990
- 1990-06-08 AU AU57015/90A patent/AU615146B2/en not_active Ceased
- 1990-06-08 EP EP90306253A patent/EP0403168B1/en not_active Expired - Lifetime
- 1990-06-08 DE DE69028449T patent/DE69028449T2/de not_active Expired - Fee Related
- 1990-06-11 KR KR1019900008518A patent/KR940001146B1/ko not_active IP Right Cessation
-
1993
- 1993-07-23 US US08/096,005 patent/US5428768A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150145007A (ko) | 2014-06-18 | 2015-12-29 | 이영 | 연삭 공구 및 가공 장치 |
Also Published As
Publication number | Publication date |
---|---|
DE69028449D1 (de) | 1996-10-17 |
EP0403168B1 (en) | 1996-09-11 |
US5428768A (en) | 1995-06-27 |
AU5701590A (en) | 1991-05-23 |
DE69028449T2 (de) | 1997-02-06 |
EP0403168A1 (en) | 1990-12-19 |
KR940001146B1 (ko) | 1994-02-14 |
JPH0314033A (ja) | 1991-01-22 |
AU615146B2 (en) | 1991-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870006471A (ko) | 고속 캐쉬 시스템 | |
KR920001332A (ko) | 고성능 프로세서의 브랜치 예상 동작 방법 및 장치 | |
DE69228380T2 (de) | Verfahren zur erhöhung der datenverarbeitungsgeschwindigkeit in einem rechnersystem | |
KR910012924A (ko) | 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터 | |
KR890017609A (ko) | 멀티프로세서 데이타 처리시스템 및 그것에 사용되는 캐시장치 | |
KR920008746A (ko) | 내장캐시메모리를 갖는 마이크로프로세서에서의 시험 가능한 램구조 | |
KR910001542A (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
KR910017286A (ko) | 캐쉬 및 프리페치 버퍼를 갖는 데이타 처리 시스템 및 방법 | |
KR880013073A (ko) | 메모리 시스템 | |
KR910014819A (ko) | 듀얼-포트 캐쉬 태그 메모리 | |
US6917991B2 (en) | Method of and system for efficiently tracking memory access by direct memory access controller | |
KR940007689A (ko) | 데이터 프로세서 | |
KR960025210A (ko) | 에뮬레이션 장치 | |
KR910006855A (ko) | 인터럽트 제어회로 | |
US5960456A (en) | Method and apparatus for providing a readable and writable cache tag memory | |
KR910008568A (ko) | 퍼스널 컴퓨터 패리티 체크 시스템 | |
DE69323111D1 (de) | Auflösung der Mehrdeutigkeit für Kontrolle eines elastischen Speichers für Untersystemeinheit | |
KR910010340A (ko) | 확장 어드레싱 회로 및 접합기 카드 | |
KR960011730A (ko) | 정보 처리 장치 | |
KR940015822A (ko) | 다중 프로세서 시스템에서 메모리 모듈의 상태변화 시험방법 | |
KR970044989A (ko) | MIL(Malfunction Information Lamp) 디스플레이 장치 | |
JPS6129070Y2 (ko) | ||
KR930003166A (ko) | 메모리 테스트 방법 | |
KR960002006A (ko) | 다중프로세서의 캐시메모리 필터링장치 | |
JPH0548498B2 (ko) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050204 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |