KR970049498A - 논 캐셔블 반복 연산 명령을 갖는 중앙 처리 장치 - Google Patents

논 캐셔블 반복 연산 명령을 갖는 중앙 처리 장치 Download PDF

Info

Publication number
KR970049498A
KR970049498A KR1019960044102A KR19960044102A KR970049498A KR 970049498 A KR970049498 A KR 970049498A KR 1019960044102 A KR1019960044102 A KR 1019960044102A KR 19960044102 A KR19960044102 A KR 19960044102A KR 970049498 A KR970049498 A KR 970049498A
Authority
KR
South Korea
Prior art keywords
instruction
processing unit
computer system
type
central processing
Prior art date
Application number
KR1019960044102A
Other languages
English (en)
Other versions
KR100266886B1 (ko
Inventor
토마스 바실리오 젠두소
에드워드 로버트 반더슬라이스
Original Assignee
제프리 엘. 포맨
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제프리 엘. 포맨, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 제프리 엘. 포맨
Publication of KR970049498A publication Critical patent/KR970049498A/ko
Application granted granted Critical
Publication of KR100266886B1 publication Critical patent/KR100266886B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3005—Arrangements for executing specific machine instructions to perform operations for flow control
    • G06F9/30065—Loop control instructions; iterative instructions, e.g. LOOP, REPEAT
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0888—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using selective caching, e.g. bypass
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018—Bit or string instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30021—Compare instructions, e.g. Greater-Than, Equal-To, MINMAX
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032—Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3824—Operand accessing
    • G06F9/383—Operand prefetching

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Advance Control (AREA)

Abstract

CPU 명령어 형태들을 결정하기 위한 명령어 처리기를 구비한 중앙 처리 장치가 제공된다. CPU내에는 어떤 결정된 명령어가 논 캐셔블(non-cacheable) 반복 연산 명령어인지 여부를 결정하기 위한 명령어 검출기가 포함되어 있다. CPU는 명령어를 실행하여 명령어에 관련된 데이타가 캐셔블한지 여부를 나타내는 CPU 신호를 출력하는 실행 장치를 구비하고 있다.

Description

논 캐셔블 반복 연산 명령을 갖는 중앙 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 CPU를 구비한 예시적 컴퓨터 시스템의 블록도.

Claims (15)

  1. 소정의 데이타 버스폭을 갖는 데이타 버스를 통해 CPU에 결합된 캐시 기억 장치(cache storage device)를 갖는 컴퓨터 시스템용 중앙 처리 장치(CPU)에 있어서, 명령어 형태를 결정하기 위해 명령어들을 디코딩하는 명령어 디코더 (instruction decorder)를 포함하는 CUP 명령어들을 처리하기 위한 명령에 처리 장치(instruction processing unit); 캐셔블(cacheable) 또는 논 캐셔블(non-cacheable) 명령어 형태를 검출하기 위한 명령어 형태 검출기(instruction type detector); 상기 명령어들을 실행하기 위한 실행 장치를 포함하되, 상기 실행 장치는 상기 명령어 형태 검출기에 응답하여 검출된 명령어 형태에 관련된 데이타가 캐셔블한지 여부를 나타내는 캐셔빌리티 표시기 신호(cachability indicator signal)를 출력하는 것을 특징으로 하는 캐시 기억 장치를 갖는 컴퓨터 시스템용 중앙 처리 장치.
  2. 제1항에 있어서, 상기 명령어 형태 검출기가 반복 형태 명령어들을 검출하고, 상기 실행 장치가 상기 반복 형태 명령어의 검출에 응답하여 캐셔블 상태에 있지 않는 반복 형태 명령어에 관련된 데이타를 나타내는 상기 캐셔빌리티 표시기 신호를 출력하는 것을 특징으로 하는 캐시 기억 장치를 갖는 컴퓨터 시스템용 중앙 처리 장치.
  3. 제2항에 있어서, 상기 반복 명령어 형태에 관련된 데이타를 기억하기 위한 기억 버퍼를 더 포함하는 것을 특징으로 하는 캐시 기억 장치를 갖는 컴퓨터 시스템용 중앙 처리 장치.
  4. 제3항에 있어서, 상기 기억 버퍼가 2개의 레지스터를 포함하는 것을 특징으로 하는 캐시 기억 장치를 갖는 컴퓨터 시스템용 중앙 처리 장치.
  5. 제4항에 있어서, 상기 레지스터가 데이타 버스폭의 정수배와 거의 같은 레지스터폭을 갖는 것을 특징으로 하는 캐시 기억 장치를 갖는 컴퓨터 시스템용 중앙 처리 장치.
  6. 제5항에 있어서, 상기 레지스터폭이 거의 상기 데이타 버스폭의 2배인 것을 특징으로 하는 캐시 기억 장치를 갖는 컴퓨터 시스템용 중앙 처리 장치.
  7. 제1항에 있어서, 상기 캐셔빌리티 표시가 신호에 응답하는 내부 캐시 제어기를 더 포함하며, 상기 내부캐시 제어기는 상기 내부 캐시 내의 명령어 형태에 관련된 데이타의 캐셔빌리티를 결정하는 것을 특징으로 하는 캐시 기억 장치를 갖는 컴퓨터 시스템용 중앙 처리 장치.
  8. 시스템 메모리; 선택적 외부 캐시; 상기 시스템 메모리를 제어하기 위한 메모리 제어기; 및 프로그램된 명령어들을 처리할 수 있는 중앙 처리 장치를 포함하되, 상기 중앙 처리 장치가, 명령어 형태를 결정하기 위해 상기 명령어들을 디코딩하기 위한 명령어 디코더, 캐셔블 또는 논 캐셔블 명령어 형태를 검출하기 위한 명령어 형태 검출기, 및 상기 명령어들을 실행하기 위한 실행 장치를 포함하며, 상기 실행 장치는 상기 명령어 형태 검출기에 응답하여 검출된 명령어 형태에 관련된 데이타가 캐셔블한지 여부를 나타내는 캐셔빌리티 표시기 신호를 출력하는 것을 특징으로 하는 컴퓨터 시스템.
  9. 제8항에 있어서, 상기 명령어 형태 검출기가 반복 형태 명령어들을 검출하고, 상기 실행 장치가 상기 반복 형태 명령어의 검출에 응답하여 캐셔블 상태에 있지 않은 반복 형태 명령어에 관련된 데이타를 나타내는 상기 캐셔빌리티 표시기 신호를 출력하는 것을 특징으로 하는 컴퓨터 시스템.
  10. 제9항에 있어서, 상기 반복 명령어 형태에 관련된 데이타를 기억하기 위한 기억 버퍼를 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  11. 제10항에 있어서, 상기 기억 버퍼가 2개의 레지스터를 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  12. 제11항에 있어서, 상기 레지스터가 데이타 버스폭의 정수배와 거의 같은 레지스터폭을 갖는 것을 특징으로 하는 컴퓨터 시스템.
  13. 제12항에 있어서, 상기 레지스터폭이 거의 상기 데이타 버스폭의 2배인 것을 특징으로 하는 컴퓨터 시스템.
  14. 제8항에 있어서, 상기 캐셔빌리티 표시기 신호에 응답하는 내부 캐시 제어기를 더 포함하며, 상기 내부캐시 제어기는 상기 내부 캐시 내의 명령어 형태에 관련된 데이타의 캐셔빌리티를 결정하는 것을 특징으로 하는 캐시 기억 장치를 갖는 컴퓨터 시스템용 중앙 처리 장치.
  15. 제8항에 있어서, 상기 메모리 제어기가 상기 캐셔빌리티 표시기 신호에 응답하여 상기 내부 캐시 내의 명령어 형태에 관련된 데이타의 캐셔빌리티를 결정하는 것을 특징으로 하는 컴퓨터 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960044102A 1995-12-13 1996-10-05 논캐셔블반복연산명령을갖는중앙처리장치 KR100266886B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/572,233 US5745728A (en) 1995-12-13 1995-12-13 Process or renders repeat operation instructions non-cacheable
US8/572,233 1995-12-13
US08/572,233 1995-12-13

Publications (2)

Publication Number Publication Date
KR970049498A true KR970049498A (ko) 1997-07-29
KR100266886B1 KR100266886B1 (ko) 2000-09-15

Family

ID=24286921

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960044102A KR100266886B1 (ko) 1995-12-13 1996-10-05 논캐셔블반복연산명령을갖는중앙처리장치

Country Status (5)

Country Link
US (1) US5745728A (ko)
EP (1) EP0779581B1 (ko)
JP (1) JP3609552B2 (ko)
KR (1) KR100266886B1 (ko)
DE (1) DE69611510T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6173368B1 (en) * 1995-12-18 2001-01-09 Texas Instruments Incorporated Class categorized storage circuit for storing non-cacheable data until receipt of a corresponding terminate signal
US5905857A (en) * 1996-12-03 1999-05-18 Bull Hn Information Systems Inc. Safestore procedure for efficient recovery following a fault during execution of an iterative execution instruction
US6041351A (en) * 1997-04-17 2000-03-21 Newmoon.Com Network traffic by instruction packet size reduction
US6151662A (en) * 1997-12-02 2000-11-21 Advanced Micro Devices, Inc. Data transaction typing for improved caching and prefetching characteristics
US6275904B1 (en) 1998-03-31 2001-08-14 Intel Corporation Cache pollution avoidance instructions
US6272599B1 (en) * 1998-10-30 2001-08-07 Lucent Technologies Inc. Cache structure and method for improving worst case execution time
US6807606B2 (en) 2000-12-18 2004-10-19 International Business Machines Corp. Distributed execution coordination for web caching with dynamic content
US6823360B2 (en) * 2000-12-18 2004-11-23 International Business Machines Corp. Cofetching in a command cache
US7702800B2 (en) 2000-12-18 2010-04-20 International Business Machines Corporation Detecting and handling affinity breaks in web applications
US6877025B2 (en) * 2000-12-18 2005-04-05 International Business Machines Corp. Integrated JSP and command cache for web applications with dynamic content
US20020111992A1 (en) * 2000-12-18 2002-08-15 Copeland George P. JSP composition in a cache for web applications with dynamic content
JP4822598B2 (ja) * 2001-03-21 2011-11-24 ルネサスエレクトロニクス株式会社 キャッシュメモリ装置およびそれを含むデータ処理装置
US6954826B2 (en) * 2003-05-21 2005-10-11 Freescale Semiconductor, Inc. Read access and storage circuitry read allocation applicable to a cache
US7930484B2 (en) * 2005-02-07 2011-04-19 Advanced Micro Devices, Inc. System for restricted cache access during data transfers and method thereof
US8230175B1 (en) * 2005-08-09 2012-07-24 Hewlett-Packard Development Company, L.P. Data throughput optimization of a storage device having sequential data access
US9259336B2 (en) 2006-06-06 2016-02-16 Cook Medical Technologies Llc Stent with a crush-resistant zone
US8606998B2 (en) 2006-08-24 2013-12-10 Advanced Micro Devices, Inc. System and method for instruction-based cache allocation policies
WO2008057557A2 (en) * 2006-11-06 2008-05-15 Rambus Inc. Memory system supporting nonvolatile physical memory
JP2009093559A (ja) * 2007-10-11 2009-04-30 Nec Corp プロセッサ、情報処理装置、プロセッサのキャッシュ制御方法
CN103502959B (zh) * 2011-04-07 2016-01-27 富士通株式会社 信息处理装置以及并行计算机系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437149A (en) * 1980-11-17 1984-03-13 International Business Machines Corporation Cache memory architecture with decoding
JPH0630075B2 (ja) * 1984-08-31 1994-04-20 株式会社日立製作所 キャッシュメモリを有するデータ処理装置
US5058006A (en) * 1988-06-27 1991-10-15 Digital Equipment Corporation Method and apparatus for filtering invalidate requests
JP2679363B2 (ja) * 1989-06-20 1997-11-19 日本電気株式会社 マイクロプロセッサ
DE69130495T2 (de) * 1990-06-29 1999-06-24 Digital Equipment Corp Umwandlung der Befehle von internen Prozessorregistern in I/O-Adressraum
CA2045756C (en) * 1990-06-29 1996-08-20 Gregg Bouchard Combined queue for invalidates and return data in multiprocessor system
US5226138A (en) * 1990-11-27 1993-07-06 Sun Microsystems, Inc. Method for selectively transferring data instructions to a cache memory
US5301295A (en) * 1991-05-22 1994-04-05 Analog Devices, Inc. Data processor apparatus and method with selective caching of instructions

Also Published As

Publication number Publication date
KR100266886B1 (ko) 2000-09-15
US5745728A (en) 1998-04-28
DE69611510D1 (de) 2001-02-15
JP3609552B2 (ja) 2005-01-12
EP0779581A3 (en) 1997-07-02
JPH09179782A (ja) 1997-07-11
DE69611510T2 (de) 2001-06-13
EP0779581B1 (en) 2001-01-10
EP0779581A2 (en) 1997-06-18

Similar Documents

Publication Publication Date Title
KR970049498A (ko) 논 캐셔블 반복 연산 명령을 갖는 중앙 처리 장치
KR890007162A (ko) 데이타 처리장치
ES2169319T3 (es) Sistema de computador con capacidad de busqueda previa en antememoria basada en tipos de peticion a la cpu.
US6219720B1 (en) Core logic unit with internal register for peripheral status
KR960700478A (ko) 멀티프로세서 데이터 메모리 공용 장치(Multiprocessor Data Memory Sharing)
KR890017604A (ko) 마이크로 컴퓨터 시스템
US7899992B2 (en) Cache circuit and control circuits of a cache memory
SE9101325D0 (sv) Foerfarande foer att oeka databehandlingshastigheten i datasystem
KR920001332A (ko) 고성능 프로세서의 브랜치 예상 동작 방법 및 장치
KR890010709A (ko) 정보처리장치
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
KR920008746A (ko) 내장캐시메모리를 갖는 마이크로프로세서에서의 시험 가능한 램구조
EP1298532A3 (en) Processor and method of arithmetic processing thereof
US7577791B2 (en) Virtualized load buffers
KR900015003A (ko) 데이타 프로세서
KR900003738A (ko) 가변단어길이명령의 병렬해독 및 병렬실행을 하는 데이터처리장치
KR970067364A (ko) 멀티모드 캐시 메모리
KR900015014A (ko) 데이타 프로세서
KR950012226A (ko) 정보 처리 시스템 및 그 동작 방법
KR970705086A (ko) 같은 클락 사이클 동안에 캐쉬 메모리와 외부 메모리 제어기로 메모리 요청을 하는 파이프라인 마이크로프로세서(A Pipelined Microprocessor that Makes Memory Requests to a Cache Memory and an external Memory Controller During the Same Clock Cycle)
KR960011669A (ko) 중앙처리장치
US6233627B1 (en) Processor with internal register for peripheral status
KR910014812A (ko) 내부 메모리 맵 레지스터를 관측하는 방법 및 장치
KR910005152A (ko) 정보처리 장치
KR100318341B1 (ko) 캐시코히리언스프포토콜을이용한다중프로세서시스템성능측정방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee