KR960700478A - 멀티프로세서 데이터 메모리 공용 장치(Multiprocessor Data Memory Sharing) - Google Patents

멀티프로세서 데이터 메모리 공용 장치(Multiprocessor Data Memory Sharing)

Info

Publication number
KR960700478A
KR960700478A KR1019950702717A KR19950702717A KR960700478A KR 960700478 A KR960700478 A KR 960700478A KR 1019950702717 A KR1019950702717 A KR 1019950702717A KR 19950702717 A KR19950702717 A KR 19950702717A KR 960700478 A KR960700478 A KR 960700478A
Authority
KR
South Korea
Prior art keywords
memory
signal
control processor
control
access
Prior art date
Application number
KR1019950702717A
Other languages
English (en)
Other versions
KR100324885B1 (ko
Inventor
파울 더블유. 덴트
알프 조르겐 피터 라슨
Original Assignee
만스 에케뢰프
에릭슨 지이 모빌 커뮤니케이션즈 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 만스 에케뢰프, 에릭슨 지이 모빌 커뮤니케이션즈 인크 filed Critical 만스 에케뢰프
Publication of KR960700478A publication Critical patent/KR960700478A/ko
Application granted granted Critical
Publication of KR100324885B1 publication Critical patent/KR100324885B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/72—Mobile telephones; Cordless telephones, i.e. devices for establishing wireless links to base stations without route selection
    • H04M1/725—Cordless telephones

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Memory System (AREA)
  • Multi Processors (AREA)

Abstract

제어 프로세서(5), 코프로세서(19), 프로그램 메모리(7), 및 데이터 메모리(8)를 포함하고, 제어 프로세서는 인스트럭션 페치 사이클 동안 프로그램 메모리를 어세스하고, 인스트럭션 실행 사이클 동안 데이타 메모리를 어세싱하며, 상기 데이타 메모리에 제어 어세스하는 장치는 콘트롤 프로세서에 커플링하기 위한 콘트롤프로세서 인터페이스, 코프로세서에 커플링하기 위한 코프로세서 인터페이스, 및 콘트롤 프로세서 요구가 프로그램 메모리에 어세스할때 감지하고 이에 응답하는 제1어세스 시그날을 생성하기 위한 제어 프로세서 인터페이스 수단에 커플링된 인스트럭션 펫치 감지 로직을 포함한다. 그 장치는 또한 코프로세서의 요구가 데이터 메모리에 액세스할때 감지하기 위해 또한 그에 응답하여 제2액세스 제어 신호를 발생하기 위한, 코프로세서 인터페이스에 연결된, 스켸쥴링 로직(25)을 포함한다. 본 장치의 절환기(23)는 메모리 어드레스, 메모리 데이타, 및 메모리 제어 신호를 제어 프로세서(5)나 코프로세서(19)로부터 선택적으로 데이터 메모리(8)에 커플링한다. 제1과 제2액세스 제어 신호를 발생하기 위해서 절환을 위한 절환 제어 신호는 산술 로직(24)에 의해 생성되고, 인스트럭션 페치 감지 로직과 스케줄링 로직(25), 및 절환기(23)과 커플링되어 있다. 제어 프로세서에 의한 인스트럭션 페치의 감지는 제어 프로세서에 의해 제기된 인스트럭션 페치의 감지는 제어 프로세서에 의해 제기된 인스트럭션 페치 신호에 기준이 되거나 데이타 메모리(8)과 연관된 범위에 있지 않은 제어 프로세서에 의해 생성된 어드레스 감지에 의해 기준이 된다.

Description

멀티프로세서 데이터 메모리 공용 장치(Multiprocessor Data Memory Sharing)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 DMA 제어기의 블럭도.

Claims (25)

  1. 제어 프로세서, 코프로세서, 프로그램 메모리 및 데이터 메모리를 내포하고, 상기 제어 프로세서가 명령페치 사이클 동안에는 상기 프로그램 메모리를, 명령 수행 사이클 동안에는 상기 데이터 메모리를 액세스하는 시스템 내의, 상기 데이터 메모리로의 액세스를 제어하기 위한 장치에 있어서, 상기 제어 프로세서에 결합하기위한 제어 프로세서 인터페이스 수단; 상기 코프로세서에 결합하기 위한 코프로세서 인터페이스 수단; 상기 제어 프로세서 인터페이스 수단에 결합되어, 상기 제어 프로세서가 상기 프로그램 메모리로의 액세스를 요청할때를 검출하고 이에 응답하여 제1액세스 제어 신호를 발생시키기 위한 검출 수단; 상기 코프로세서 인터페이스수단에 결합되어, 상기 코프로세서가 상기 데이터 메모리로의 액세스를 요청할 때를 검출하고 이에 응답하여 제2액세스 제어 신호를 발생시키기 위한 스케줄링 수단; 스위치 제어 입력 수단, 상기 제어 프로세서와 관련된 메모리 어드레스, 메모리 데이터 및 메모리 제어 신호들에 결합하기 위한 제1인터페이스 수단, 상기 코프로세서와 관련된 메모리 어드레스, 메모리 데이터 및 메모리 제어 신호들에 결합하기 위한 제2인터페이스 수단, 및 상기 데이터 메모리에 결합하기 위한 데이터 메모리 인터페이스 수단을 갖고 있으며, 상기 제어 입력으로부터 수신된 스위치 제어 신호에 응답하여 상기 제1인터폐이스 수단과 상기 제2인터페이스 수단을 상기 데이터 메모리 인터페이스 수단에 교대로 결합시키는 스위치; 및 상기 검출 수단, 상기 스케줄링 수단 및 상기 스위치에 결합되고, 상기 제1 및 제2액세스 제어 신호에 응답하여 스위치 제어 신호를 발생시키기 위한 중재 수단을 포함하는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  2. 제1항에 있어서, 상기 제어 프로세서 인터페이스 수단이 상기 제어 프로세서에 의해 발생된 메모리 어드레스 신호를 위한 인터페이스를 포함하고, 상기 검출 수단이 상기 데이터 메모리와 관련된 메모리 어드레스들의 범위 내에 있지 않는 메모리 어드레스를 표시하는 상기 메모리 어드레스 신호에 응답하여 상기 제1액세스 신호를 발생시키는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  3. 제1항에 있어서, 상기 제어 프로세서 인터페이스 수단이 상기 제어 프로세서에 의해 발생된 제어 프로세서 상태 신호를 위한 인터페이스를 포함하고, 상기 검출 수단이 상기 제어 프로세서에 의한 명령 페치 동작을 표시하는 상기 제어 프로세서 상태 신호에 응답하여 상기 제1액세스 신호를 발생시키는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  4. 제어 프로세서, 코프로세서, 프로그램 메모리 및 데이터 메모리를 내포하고, 상기 제어 프로세서가 명령페치 사이클 동안에는 상기 프로그램 메모리를, 명령 수행 사이클 동안에는 상기 데이터 메모리를 액세스하는 시스템 내의, 상기 데이터 메모리로의 액세스를 제어하기 위한 장치에 있어서, 상기 제어 프로세서에 결합하기 위한 제어 프로세서 인터페이스 수단; 상기 코프로세서에 결합하기 위한 코프로세서 인터페이스 수단; 상기 코프로세서 인터페이스 수단에 결합되고, 선입선출 (FIFO) 메모리 수단을 포함하며, 상기 데이터 메모리로의 액세스에 대한 코프로세서 요청과 관연된 데이터를 상기 FIFO 메모리 수단 내에 저장하고 상기 FIFO 메모리수단이 충만함(full)에 응답하여 FIFO 충만 신호를 어써팅(asserting)하는 채널 제어 수단; 상기 제어 프로세서 인터페이스 수단에 결합되어, 상기 제어 프로세서가 상기 프로그램 메모리로의 액세스를 요청할 때를 검출하고 이에 응답하여 제1액세스 제어 신호를 발생시키기 위한 검출 수단; 상기 채널 제어 수단에 결합되어, 상기 데이터 메모리로의 액세스를 위한 코프로세서 요청에 응답하여 제2액세스 제어 신호를 발생시키고 상기 FIFO 충만 신호가 어써트됨에 응답하여 우선순위 신호를 발생시키기 위한 스케줄링 수단; 스위치 제어 입력수단, 상기 제어 프로세서와 관련된 메모리 어드레스, 메모리 데이터 및 메모리 제어 신호들에 결합하기 위한 제1인터페이스 수단, 상기 코프로세서와 관련된 메모리 어드레스, 메모리 데이터 및 메모리 제어 신호들에 결합하기 위한 제2인터페이스 수단, 및 상기 데이터 메모리에 결합하기 위한 데이터 메모리 인터페이스 수단을 갖고 있으며, 상기 제어 입력으로부터 수신된 스위치 제어 신호에 응답하여 상기 제1인더폐이스 수단과 상기 제2인터페이스 수단을 상기 데이터 메모리 인터페이스 수단에 교대로 결합시키는 스위치; 및 상기 검출 수단, 상기 스케줄링 수단 및 상기 스위치에 결합되고, 상기 제1 및 제2액세스 제어 신호 및 상기 우선순위 신호에 응답하여 스위치 제어 신호를 발생시키기 위한 중재 수단을 포함하는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  5. 제4항에 있어서, 상기 제어 프로세서 인터페이스 수단이 상기 제어 프로세서에 의해 발생된 메모리 어드레스 신호를 위한 인터페이스를 포함하고, 상기 검출 수단이 상기 데이터 메모리와 관련된 메모리 어드레스들의 범위 내에 있지 않는 메모리 어드레스를 표시하는 상기 메모리 어드레스 신호에 응답하여 상기 제1액세스신호를 발생시키는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  6. 제4항에 있어서, 상기 제어 프로세서 인터페이스 수단이 상기 제어 프로세서에 의해 발생된 제어 프로세서 상태 신호를 위한 인터페이스를 포함하고, 상기 검출 수단이 상기 제어 프로세서에 의한 명령 페치 동작을 표시하는 상기 제어 프로세서 상태 신호에 응답하여 상기 제1액세스 신호를 발생시키는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  7. 제4항에 있어서, 상기 스케줄링 수단이 상기 FIFO 메모리 수단이 공백이 아님을 표시하는 신호에 응답하여 상기 제2액세스 제어 신호를 발생시키는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한장치.
  8. 제4항에 있어서, 상기 우선순위 신호는 높은 우선순위 레벨을 포함하는 다수의 우선순워 레벨들 중 하나를 표시하고, 상기 스케줄링 수단은 상기 FIFO 충만 신호가 어써트됨에 응답하여 상기 높은 우선순위 레벨을 표시하는 우선순위 신호를 발생시키는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  9. 제8항에 있어서. 상기 우선순위 신호가 높은 우선순위 신호임에 응답하여, 상기 발생된 스위치 제어 신호는 상기 제1액세스 제어 신호가 어써트되는 지의 여부에 관계없이 상기 스위치로 하여금 상기 데이터 메모리 인터페이스 수단에 상기 제2인터페이스 수단을 결합시키도록 하는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  10. 제8항에 있어서, 상기 중재 수단은 상기 우선순위 신호가 높은 우선순위 신호임에 응답하여, 상기 제1액세스 제어 신호가 어써트되는 지의 여부에 관계없이 상기 스위치로 하여금 상기 데이터 메모리 인터페이스수단에 상기 제2인터페이스 수단을 결합시키도록 하는 조프로세서 선택 스위치 제어 신호를 발생시킨 다음, 상기 FIFO 메모리 수단이 공백임을 표시하는 신호가 검출될 때까지 상기 코프로세서 선택 스위치 제어 신호를 계속 발생시키는 것을 특징으로 하는 상기 데이터 메모리로의 액세스를 제어하기 위한 장치.
  11. 제어 프로세서, 코프로세서, 프로그램 메모리 및 데이터 메모리를 내포하고, 상기 제어 프로세서가 명령페치 사이클 동안에는 상기 프로그램 메모리를, 명령 수행 사이클 동안에는 상기 데이터 메모리를 액세스하는 시스템 내의, 상기 데이터 메모리로의 액세스를 제어하기 위한 장치에 있어서, 상기 제어 프로세서에 결합하기 위한 제어 프로세서 인터페이스 수단; 상기 코프로세서에 결합하기 위한 코프로세서 인터페이스 수단; 상기 코프로세서 인터페이스 수단에 결합되고, 선입선출 (FIFO) 메모리 수단을 포함하며, 상기 데이터 메모리로의 액세스에 대한 코프로세서 요청과 관련된 데이터를 상기 FIFO 메모리 수단 내에 저장하고 상기 FIFO 메모리수단이 충만됨(ful1)에 응답하여 FIFO 충만 신호를 어써팅하는 채널 제어수단; 상기 제어 프로세서 인터페이스수단에 결합되어, 상기 제어 프로세서가 상기 프로그램 메모리에 액세스를 요청할 때를 검출하고 이에 응답하여 제1액세스 제어 신호를 발생시키기 위한 검출 수단; 상기 채널 제어 수단에 결합되고, 상기 FIFO 충만 신호가 어써트됨에 응답하여 우선순위 신호를 발생시키기 위한 스케줄링 수단; 스위치 제어 입력 수단, 상기 제어프로세서와 관련된 메모리 어드레스, 메모리 데이터 및 메모리 제어 신호들에 결합하기 위한 제1인터페이스수단, 상기 코프로세서와 관견된 메모리 어드레스, 몌모리 데이터 및 메모리 제어 신호들에 결합하기 위한 제2인터페이스 수단, 및 상기 데이터 메모리에 결합하기 위한 데이터 메모리 인터폐이스 수단을 갖고 있으며, 상기 제어 입력으로부터 수신된 스위치 제어 신호에 응답하여 상기 제1인터페이스 수단과 상기 제2인터페이스 수단을 상기 데이터 메모리 인터페이스 수단에 교대로 결합시키는 스위치; 및 상기 검출 수단, 상기 스케줄링수단 및 상기 스위치에 결합되고, 상기 제1액세스 제어 신호 및 상기 우선순위 신호에 응답하여 스위치 제어신호를 발생시키기 위한 중재 수단을 포함하는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  12. 제11항에 있어서, 상기 제어 프로세서 인터페이스 수단이 상기 제어 프로세서에 의해 발생된 메모리어드레스 신호를 위한 인터페이스를 포함하고, 상기 검출 수단이 상기 데이터 메모리와 관련된 메모리 어드레스들의 범위 내에 있는 메모리 어드레스를 표시하는 상기 메모리 어드레스 신호에 응답하여 상기 제1액세스신호를 발생시키는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  13. 제11항에 있어서, 상기 제어 프로세서 인터페이스 수단이 상기 제어 프로세서에 의해 발생된 제어 프로세서 상태 신호를 위한 인터페이스를 포함하고, 상기 검출 수단이 상기 제어 프로세서에 의한 명령 페치 동작을 표시하는 상기 제어 프로세서 상태 신호에 응답하여 상기 제1액세스 신호를 발생시키는 것을 특징으로 하는데이터 메모리로의 액세스를 제어하기 위한 장치.
  14. 제11항에 있어서, 상기 스케줄링 수단이 상기 FIFO 메모리 수단이 공백이 아님을 표시하는 신호에 응답하여 상기 우선순위 신호를 발생시키는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  15. 제11항에 있어서, 상기 우선순위 신호는 높은 우선순위 레벨을 포함하는 다수의 우선순위 레벨들 중하나를 표시하고, 상기 우선순위 레벨들이 상기 스케줄링 수단은 상기 FIFO 충만 신호가 어써트됨에 응답하여 상기 높은 우선순위 레벨을 표시하는 우선순위 신호를 발생시키는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  16. 제15항에 있어서, 상기 우선순위 신호가 높은 우선순위 신호임에 응답하여, 상기 발생된 스위치 제어신호는 상기 제1액세스 제어 신호가 어써트되는 지의 여부에 관계없이 상기 스위치로 하여금 상기 데이터 메모리 인터페이스 수단에 상기 제2인터페이스 수단을 결합시키도록 하는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  17. 제15항에 있어서, 상기 중재 수단은 상기 우선순위 신호가 높은 우선순위 신호임에 응답하여, 상기 제1액세스 제어 신호가 어써트되는 지의 여부에 관계없이 상기 스위치로 하여금 상기 데이터 메모리 인터페이스수단에 상기 제2인터폐이스 수단을 결합시키도록 하는 코프로세서 선택 스위치 제어 신호를 발생시킨 다음, 상기 FIFO 메모리 수단이 공백임을 표시하는 신호가 검출될 때까지 상기 코프로세서 선택 스위치 제어 신호를 계속 발생시키는 것을 특징으로 하는 상기 데이터 메모리로의 액세스를 제어하기 위한 장치.
  18. 제어 프로세서, 제1 코프로세서, 제2 코프로세스, 프로그램 메모리 및 데이터 메모리룰 내포하고, 상기 제어 프로세서가 명령 페치 사이클 동안에는 상기 프로그램 메모리를, 명령 수행 사이클 동안에는 상기 데이터메모리를 액세스하는 시스템 내의, 상기 데이터 메모리로의 액세스를 제어하기 위한 장치에 있어서, 상기 제어프로세서에 결합하기 위한 제어 프로세서 인터페이스 수단; 상기 제1코프로세서에 결합하기 위한 제1코프로세서 인터페이스 수단; 상기 제2코프로세서에 결합하기 위한 제2코프로세서 인터페이스 수단; 상기 제1 및 제2코프로세서 인터페이스 수단에 각각 결합되고, 각각이 선입선출 (FIFO) 메모리 수단을 포함하며, 각각이 상기 데이터 메모리로의 액세스에 대한 대응 코프로세서로부터의 요청과 관련된 데이터를 상기 FIFO 메모리 수단내에 저장하고 상기 FIFO 메모리 수단이 충만됨(full)에 응답하여 FIFO 층만 신호를 어써팅하는 제1 및 제2채널 제어 수단; 상기 제어 프로세서 인터페이스 수단에 결합되어, 상기 제어 프로세서가 상기 프로그램 메모리로의 액세스를 요청할 때를 검출하고 이에 응답하여 제1액세스 제어 신호를 발생시키기 위한 검출 수단; 상기 각각의 제1 및 제2코프로세서들과 관련된 메모리 어드레스, 메모리 데이터 및 메모리 제어 신호들에 결합된 제1 및 제2입력들을 갖는 멀티플렉서 수단; 상기 제1 및 제2채널 제어 수단 및 상기 멀티플렉서에 결합되고, 상기 제1 및 제2채널 제어 수단들 중 최소한 하나에 의해 상기 FIFO 충만 신호가 어써트됨에 응답하여 우선순위신호를 발생시키며, 멀티플렉서 제어 신호를 발생시키기 위한 스케줄링 수단; 스위치 제어 입력 수단, 상기 제어 프로세서와 관련된 메모리 어드레스, 메모리 데이터 및 메모리 제어 신호들에 결합하기 위한 제1인터페이스 수단, 상기 멀티플렉서의 출력과 관련된 메모리 어드레스, 메모리 데이터 및 메모리 제어 신호들에 결합하기 위한 제2인터폐이스 수단, 및 상기 데이터 메모리에 결합하기 의한 데이터 메모리 인터페이스 수단을 갖고 있으며, 상기 제어 입력으로부터 수신된 스위치 제어 신호에 응답하여 상기 제1인터페이스 수단과 상기 제2인터페이스 수단을 상기 데이터 메모리 인터페이스 수단에 교대로 결합시키는 스위치; 및 상기 검출 수단, 상기 스케줄링 수단 및 상기 스위치에 결합되고, 상기 제1액세스제어 신호 및 상기 우선순위 신호에 응답하여 스위치 제어 신호를 발생시키기 위한 중재 수단을 포함하는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  19. 제18항에 있어서, 상기 스케줄링 수단은 상기 FIFO 충만 신호가 상기 제1채널 제어 수단에 의해 어써트됨에 응답하여 제1값을 갖는 우선순위 신호, 및 상기 FIFO 충만 신호가 상기 제2채널 제어 수단에 의해 어써트됨에 응답하여 제2값을 갖는 우선순위 신호를 발생시키고, 상기 우선순위 신호는 상기 FIFO 충만 신호가 상기 제1 및 제2채널 제어 수단 모두에 의해 어써트됨에 응답하여 상기 제1값을 갖는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  20. 제19항에 있어서, 상기 스케줄링 수단은 상기 FIFO 충만 신호가 상기 제1 및 제2채널 제어 수단 모두에 의해 어써트됨에 응답하여 상기 제1멀티플렉서 입력을 선택하는 멀티플렉서 제어 신호를 발생시키는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  21. 제20항에 있어서. 상기 우선순위 신호는 높은 우선순위 레벨을 포함하는 다수의 우선순위 레벨들 중의 하나를 표시하고, 상기 우선순위 레벨이 상기 스케줄링 수단은 상기 FIFO 충만 신호들 중 어느 하나가 어써트됨에 응답하여 상기 높은 우선순위 레벨을 표시하는 우선순위 신호를 발생시키는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  22. 제21항에 있어서, 상기 우선순위 신호가 높은 우선순위 신호임에 응답하여, 상기 발생된 스위치 제어신호는 상기 제1액세스 제어 신호가 어써트되는 지의 여부에 관계없이 상기 스위치로 하여금 상기 데이터 메모리 인터페이스 수단에 상기 제2인터페이스 수단을 결합시키도록 하는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  23. 제19항애 있어서, 상기 우선순위 신호가 상기 제2값인 것에 응답하여, 상기 발생된 스위치 제어 신호는상기 스위치로 하여금 데이터 에모리 액세스들을 상기 제어 프로세서와 상기 멀티플렉서 사이에서 인터리브하도록 하는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  24. 제18항에 있어서, 상기 제1 및 제2코프로세서들과 대응하는 저장 위치를 갖는 랜덤 액세스 메모리: 상기 제1 및 제2채널 제어 수단에 결합되어, 상기 제1 및 제2코프로세서들중 어느 것이 데이터 메모리 액세스에 대해 최상위 우선순위 요청을 갖는지를 결정하고 버스 요청 신호를 발생시키기 위한 제1수단; 상기 제1수단 및 상기 제어 프로세서 인터페이스 수단에 결합되어, 상기 제어 프로세서로부터의 명령 페치 및 어드레스 신호들에 따라 상기 버스 요청 신호에 응답하여 어스 허가(grant) 신호를 발생시키기 위한 제2수단; 상기 제1수단, 상기 제2수단 및 상기 랜덤 액세스 메모리 결합되고, 상기 버스 허가 신호에 응답하여 상기 랜덤 액세스 메모리로부터 값을 판독하되, 상기 최상의 우선순위 요청을 갖는 것으로 결정되었던 상기 코프로세서에 대응하는 저장 위치로부터 판독하기 위한 제3수단; 및 상기 데이터 메모리를 어드레싱하는데 사용되는 상기 메모리 어드레스 신호들의 최소한 일부로서 상기 값을 제공하며, 그 후에 상기 값을 변조하고, 이 변조된 값을 상기 랜덤액세스 메모리 내에서 상기 최상의 우선순위 요청을 갖는 것으로 결정되었던 상기 코프로세서에 대응하는 상기 저장 위치에 저장하기 위한 제4수단을 포함하는 직접 메모리 액세스 (DMA) 계수기 수단을 더 포함하는 것을 특징으로 하는 데이터 메모리로의 액세스를 제어하기 위한 장치.
  25. 제어 프로세서, 다수의 코프로세서들 및 데이터 메모리를 포함하는 시스템 내의 직접 메모리 액세스(DMA) 계수기에 있어서, 상기 제어 프로세서에 결합하기 위한 제어 프로세서 인터페이스 수단; 상기 다수의 코프로세서들 중 대응하는 코프로세서들에 결합하기 위한 다수의 코프로세서 입력 수단; 상기 다수의 코프로세서들과 대응하는 저장 위치를 갖는 랜덤 액세스 메모리; 상기 다수의 입력 다수들에 결합되어, 상기 다수의 코프로세서들 중 어느 겻이 데이터 메모리 액세스에 대해 최상위 우선순위 요청을 갖는지를 결정하고 버스요청 신호를 발생시키기 위한 제1수단; 상기 제1수단 및 상기 제어 프로세서 인터페이스 수단에 결합되고, 상기 제어 프로세서로부터의 명령 페치 및 어드레스 신호들에 따라 상기 버스 요청 신호에 응답하여 버스 허가신호를 발생시키기 위한 제2수단; 상기 제1수단, 상기 제2수단 및 상기 랜덤 액세스 메모리에 결합되고, 상기 버스 허가 신호에 응답하여 상기 랜덤 액세스 메모리로부터 값을 판독하되, 상기 최상위 우선순위 요청을 갖는것으로 결정되었던 상기 코프로세서에 대응하는 저장 위치로부터 판독하기 위한 제3수단; 및 메모리 액세스동안 상기 데이터 메모리에 제공되는 상기 제공되는 상기 메모리 액세스 신호들의 최소한 일부로서 상기 값을 제공하며, 그 후에 상기 값을 변조하고, 이 변조된 값을 상기 랜덤 액세스 메모리 내에서 상기 최상위 우선순위요청을 갖는 것으로 결정되었던 상기 코프로세서에 대응하는 상기 저장 위치에 저장하기 위한 제4수단을 포함하는 것을 특징으로 하는 직접 메모리 액세스 (DMA) 계수기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950702717A 1993-11-01 1994-11-01 멀티프로세서데이터메모리공용장치 KR100324885B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14364093A 1993-11-01 1993-11-01
US08/143,640 1993-11-01
PCT/US1994/012634 WO1995012854A1 (en) 1993-11-01 1994-11-01 Multiprocessor data memory sharing

Publications (2)

Publication Number Publication Date
KR960700478A true KR960700478A (ko) 1996-01-20
KR100324885B1 KR100324885B1 (ko) 2002-07-03

Family

ID=22504949

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950702717A KR100324885B1 (ko) 1993-11-01 1994-11-01 멀티프로세서데이터메모리공용장치

Country Status (10)

Country Link
US (1) US5598575A (ko)
JP (1) JP3877231B2 (ko)
KR (1) KR100324885B1 (ko)
CN (1) CN1038160C (ko)
AU (1) AU675169B2 (ko)
DE (1) DE4438975A1 (ko)
FI (1) FI112709B (ko)
FR (1) FR2714747B1 (ko)
GB (1) GB2283596B (ko)
WO (1) WO1995012854A1 (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3308386B2 (ja) * 1994-04-25 2002-07-29 ファナック株式会社 制御システム
DE69535573T2 (de) 1994-09-14 2008-05-15 Ericsson Inc., Plano Satellitenkommunikationsadapter für zellulares fernsprechhandgerät
US5734867A (en) * 1995-07-28 1998-03-31 Motorola, Inc. Method, device, microprocessor and microprocessor memory for instantaneous preemption of packet data
US5983327A (en) * 1995-12-01 1999-11-09 Nortel Networks Corporation Data path architecture and arbitration scheme for providing access to a shared system resource
KR100376056B1 (ko) * 1995-12-29 2003-07-22 엘지엔시스(주) 멀티 프로세서 인터럽트 처리장치
US5809538A (en) * 1996-02-07 1998-09-15 General Instrument Corporation DRAM arbiter for video decoder
US5892934A (en) * 1996-04-02 1999-04-06 Advanced Micro Devices, Inc. Microprocessor configured to detect a branch to a DSP routine and to direct a DSP to execute said routine
US5901293A (en) * 1996-06-25 1999-05-04 Claxton; Daniel Dean Bus interface controller for serially-accessed variable-access-time memory device
US5815674A (en) * 1996-07-15 1998-09-29 Micron Electronics, Inc. Method and system for interfacing a plurality of bus requesters with a computer bus
DE69919992T2 (de) * 1999-06-09 2005-01-20 Texas Instruments Inc., Dallas Verteilter Speicher mit programmierbarer Grösse
EP1059588A1 (en) * 1999-06-09 2000-12-13 Texas Instruments Incorporated Multi-channel dma with request scheduling
US6378051B1 (en) 1999-06-14 2002-04-23 Maxtor Corporation Interrupt signal prioritized shared buffer memory access system and method
US6754509B1 (en) * 1999-12-30 2004-06-22 Qualcomm, Incorporated Mobile communication device having dual micro processor architecture with shared digital signal processor and shared memory
JP3520032B2 (ja) * 2000-06-14 2004-04-19 松下電器産業株式会社 データ処理装置
IT1320466B1 (it) * 2000-06-29 2003-11-26 Cselt Centro Studi Lab Telecom Procedimento e apparecchiuatura per l'arbitrio di processi concorrenti in sistemi multiprocessore.
US6785284B1 (en) * 2000-08-10 2004-08-31 Infineon Technologies North America Corp. Interleavement for transport of frames and cells
EP1317712A1 (en) * 2000-09-06 2003-06-11 Koninklijke Philips Electronics N.V. Inter-processor communication system
FR2824650A1 (fr) 2001-05-10 2002-11-15 Koninkl Philips Electronics Nv Systeme de traitement de donnees et procede de distribution d'acces a des memoires
JP2002342104A (ja) * 2001-05-18 2002-11-29 Hitachi Ltd 制御装置及びそれを用いた光ディスク装置
US7024511B2 (en) * 2001-06-22 2006-04-04 Intel Corporation Method and apparatus for active memory bus peripheral control utilizing address call sequencing
KR100761473B1 (ko) * 2001-07-19 2007-09-27 삼성전자주식회사 휴대용 기기의 파일관리장치 및 파일관리방법
US20030095447A1 (en) * 2001-11-20 2003-05-22 Koninklijke Philips Electronics N.V. Shared memory controller for display processor
JP2004096534A (ja) * 2002-09-02 2004-03-25 Nec Corp 携帯電話器およびその制御方法
US7139881B2 (en) * 2003-09-25 2006-11-21 International Business Machines Corporation Semiconductor device comprising a plurality of memory structures
US20050132145A1 (en) * 2003-12-15 2005-06-16 Finisar Corporation Contingent processor time division multiple access of memory in a multi-processor system to allow supplemental memory consumer access
EP1550953A1 (en) * 2003-12-29 2005-07-06 CNX S.p.A. Method and device implementing a time multiplexed access to a single dual port RAM from several data source with independent clocks
JP3949674B2 (ja) * 2004-05-11 2007-07-25 株式会社コナミデジタルエンタテインメント 表示装置、表示方法、ならびに、プログラム
US7660916B2 (en) * 2005-06-16 2010-02-09 Agere Systems Inc. Emulation of independent active DMA channels with a single DMA capable bus master hardware and firmware
JP2010003067A (ja) * 2008-06-19 2010-01-07 Sony Corp メモリシステムおよびそのアクセス制御方法、並びにプログラム
CN102112972B (zh) * 2008-08-07 2014-05-07 日本电气株式会社 多处理器系统及其控制方法
WO2010076600A1 (en) * 2008-12-30 2010-07-08 Poorna Kale Enhanced addressability for serial non-volatile memory
CN101763484B (zh) * 2009-10-10 2012-05-23 北京派瑞根科技开发有限公司 高安全信息网络系统
US20110321052A1 (en) * 2010-06-23 2011-12-29 International Business Machines Corporation Mutli-priority command processing among microcontrollers
FR2961923B1 (fr) * 2010-06-25 2013-12-20 Commissariat Energie Atomique Dispositif, chaine et procede de traitement de donnees, et programme d'ordinateur correspondant
FR2961922B1 (fr) 2010-06-29 2013-12-13 Flexycore Procede de compilation selective, dispositif et produit programme d'ordinateur correspondant.
CN102567238B (zh) 2010-12-13 2015-12-16 联想(北京)有限公司 接口切换控制方法、便携终端、便携移动设备及输入设备
GB2495959A (en) * 2011-10-26 2013-05-01 Imagination Tech Ltd Multi-threaded memory access processor
US9373182B2 (en) 2012-08-17 2016-06-21 Intel Corporation Memory sharing via a unified memory architecture
CN103200131B (zh) * 2013-04-03 2015-08-19 清华大学深圳研究生院 一种数据收发装置
CN106294233B (zh) * 2015-06-29 2019-05-03 华为技术有限公司 一种直接内存访问的传输控制方法及装置
US9921986B2 (en) 2015-10-27 2018-03-20 International Business Machines Corporation Suspend and resume in a time shared coprocessor
CN110162122B (zh) * 2019-04-29 2021-02-12 贵州贵谷农业股份有限公司 一种双中控的大棚控制系统
CN113778040B (zh) * 2021-11-11 2022-02-15 西安热工研究院有限公司 一种基于火电厂嵌入式智能控制的装置及方法
CN116155290B (zh) * 2023-04-18 2023-07-21 青岛本原微电子有限公司 一种模数转换单元的控制装置及控制方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3276916D1 (en) * 1981-09-18 1987-09-10 Rovsing As Christian Multiprocessor computer system
NO173304C (no) * 1984-12-20 1993-11-24 Honeywell Inc Dobbelt buss-system
US5179689A (en) * 1987-03-13 1993-01-12 Texas Instruments Incorporated Dataprocessing device with instruction cache
US5175841A (en) * 1987-03-13 1992-12-29 Texas Instruments Incorporated Data processing device with multiple on-chip memory buses
US4912636A (en) * 1987-03-13 1990-03-27 Magar Surendar S Data processing device with multiple on chip memory buses
US5099417A (en) * 1987-03-13 1992-03-24 Texas Instruments Incorporated Data processing device with improved direct memory access
FR2625340B1 (fr) * 1987-12-23 1990-05-04 Labo Electronique Physique Systeme graphique avec controleur graphique et controleur de dram
US5214769A (en) * 1987-12-24 1993-05-25 Fujitsu Limited Multiprocessor control system
EP0346917A3 (en) * 1988-06-17 1990-11-07 Modular Computer Systems Inc. Bus stealing method for concurrent cpu and i/o processing
US5121487A (en) * 1989-02-21 1992-06-09 Sun Microsystems, Inc. High speed bus with virtual memory data transfer capability using virtual address/data lines
US5210848A (en) * 1989-02-22 1993-05-11 International Business Machines Corporation Multi-processor caches with large granularity exclusivity locking
US5151997A (en) * 1989-08-10 1992-09-29 Apple Computer, Inc. Computer with adaptable video circuitry
US5218686A (en) * 1989-11-03 1993-06-08 Compaq Computer Corporation Combined synchronous and asynchronous memory controller
FR2656710A1 (fr) * 1989-12-29 1991-07-05 Radiotechnique Compelec Microcontroleur pour l'execution rapide d'un grand nombre d'operations decomposable en sequence d'operations de meme nature.
US5197143A (en) * 1990-10-01 1993-03-23 Digital Equipment Corporation Device and method for distributing information in a computer system
CA2086386C (en) * 1991-12-31 1997-04-29 Daniel F. Daly Interface chip for a voice processing system
FR2687487B1 (fr) * 1992-02-19 1996-12-20 Alcatel Business Systems Systeme de partage de temps d'acces a une memoire partagee entre un processeur et d'autres applications.
JPH06509896A (ja) * 1992-05-12 1994-11-02 セイコーエプソン株式会社 スケーラブル・コプロセッサ
SE9203016L (sv) * 1992-10-14 1994-04-15 Ericsson Telefon Ab L M Signalbehandlingssystem med delat dataminne

Also Published As

Publication number Publication date
KR100324885B1 (ko) 2002-07-03
GB2283596B (en) 1998-07-01
US5598575A (en) 1997-01-28
FI953204A (fi) 1995-08-28
GB9421100D0 (en) 1994-12-07
AU675169B2 (en) 1997-01-23
CN1038160C (zh) 1998-04-22
AU7741494A (en) 1995-05-18
DE4438975A1 (de) 1995-06-29
FR2714747A1 (fr) 1995-07-07
FI112709B (fi) 2003-12-31
FI953204A0 (fi) 1995-06-28
CN1117318A (zh) 1996-02-21
FR2714747B1 (fr) 1997-06-13
JP3877231B2 (ja) 2007-02-07
JPH07281946A (ja) 1995-10-27
GB2283596A (en) 1995-05-10
WO1995012854A1 (en) 1995-05-11

Similar Documents

Publication Publication Date Title
KR960700478A (ko) 멀티프로세서 데이터 메모리 공용 장치(Multiprocessor Data Memory Sharing)
US4881170A (en) Instruction prefetch control apparatus
EP0306702B1 (en) Virtual input/output commands
US4214305A (en) Multi-processor data processing system
KR920004291B1 (ko) 이중 연산처리장치 구비형 데이터 처리시스템
KR100327854B1 (ko) 캐시메모리시스템
US6742065B1 (en) Interrupt controller and method of accessing interrupts
KR100382215B1 (ko) 발견적버스억세스중재기
KR890007162A (ko) 데이타 처리장치
KR840003370A (ko) 데이타 처리 시스템의 공통버스 이용검출 논리회로
JPH0345407B2 (ko)
EP0443557B1 (en) Interrupt controller capable of realizing interrupt nesting function
KR970049655A (ko) 직접메모리접근(dma) 제어장치
KR970049498A (ko) 논 캐셔블 반복 연산 명령을 갖는 중앙 처리 장치
KR860000595A (ko) 정보처리장치를 위한 메모리액세스 제어방식
US4035779A (en) Supervisor address key control system
US4042913A (en) Address key register load/store instruction system
JPS62120574A (ja) ベクトル処理装置
US6374334B1 (en) Data processing apparatus with a cache controlling device
KR100223096B1 (ko) 내부 메모리 맵 레지스터를 관측하는 방법 및 장치
KR100964154B1 (ko) 듀얼 포트 메모리 및 듀얼 포트 메모리의 공유 뱅크 접근제어방법
JPS6074059A (ja) 記憶装置アクセス制御方式
JPS59117658A (ja) マルチマイクロプロセツサシステムにおける共通バスアクセス管理装置
JPS5897770A (ja) ベクトル命令アクセス制御方式
JP2966038B2 (ja) ディジタルデータ処理ユニット調停装置及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee