CN116155290B - 一种模数转换单元的控制装置及控制方法 - Google Patents

一种模数转换单元的控制装置及控制方法 Download PDF

Info

Publication number
CN116155290B
CN116155290B CN202310408714.5A CN202310408714A CN116155290B CN 116155290 B CN116155290 B CN 116155290B CN 202310408714 A CN202310408714 A CN 202310408714A CN 116155290 B CN116155290 B CN 116155290B
Authority
CN
China
Prior art keywords
interface
conversion unit
analog
register
digital conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310408714.5A
Other languages
English (en)
Other versions
CN116155290A (zh
Inventor
苏诚
李阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Benyuan Microelectronics Co ltd
Original Assignee
Qingdao Benyuan Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Benyuan Microelectronics Co ltd filed Critical Qingdao Benyuan Microelectronics Co ltd
Priority to CN202310408714.5A priority Critical patent/CN116155290B/zh
Publication of CN116155290A publication Critical patent/CN116155290A/zh
Application granted granted Critical
Publication of CN116155290B publication Critical patent/CN116155290B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及模数转换单元控制领域，公开了一种模数转换单元的控制装置及控制方法，控制装置包括接口转换单元、物理寄存器和影子寄存器，物理寄存器包括控制寄存器、结果寄存器和状态寄存器，接口转换单元上设置接口A和接口B，接口转换单元用于完成协议转换，将接口A上的请求转换为对物理寄存器的读写操作，将接口B上的请求转换为对影子寄存器的读操作；控制寄存器用于产生控制信号，对模数转换单元的采样过程进行控制，采样完成后，将转换后的返回值同时写入结果寄存器和影子寄存器，且写入的数据相同。本发明所公开的装置及方法既能保留现有技术的操作途径，又通过增加接口提高访问效率和采样效率，并且能够实现连续采集，提升转换效率。

Description

一种模数转换单元的控制装置及控制方法
技术领域
本发明涉及模数转换单元控制领域，特别涉及一种模数转换单元的控制装置及控制方法。
背景技术
模数转换单元是一种将模拟量转换为数字量的特殊电路。模数转换单元控制器是一种对模数转换单元的采样率、采样间隔、采样方式进行控制，接收模数转换单元转换后数字量，并产生中断的特殊电路。
系统将模数转换单元控制器接入总线，中央处理单元（即CPU）通过系统总线对模数转换单元控制器的寄存器进行配置。其后模数转换单元控制器开始工作，完成对模数转换单元的采样调度，并将模数转换单元返回的数字量写入结果寄存器。最后中央处理单元通过中断方式对结果寄存器进行读取，并进行相关处理。
现有技术通常在模数转换单元控制器中设计一组接口，中央处理单元通过该接口对模数转换单元控制器进行配置并读回数据。某些场景下，需要不断更改控制器的配置并对采集到的大量数据进行处理。此时，一组接口将不能满足更改配置、读取数据两种操作同时进行，从而降低了访问效率和采样效率。
发明内容
为解决上述技术问题，本发明提供了一种模数转换单元的控制装置及控制方法，以达到既能保留现有技术的操作途径，又通过增加接口提高访问效率和采样效率，并且能够实现连续采集，提升转换效率的目的。
为达到上述目的，本发明的技术方案如下：
一种模数转换单元的控制装置，包括接口转换单元、物理寄存器和影子寄存器，所述物理寄存器包括控制寄存器、结果寄存器和状态寄存器，所述接口转换单元上设置接口A和接口B，CPU通过接口A访问物理寄存器，DMA通过接口A访问结果寄存器或者通过接口B访问影子寄存器；所述接口转换单元用于完成协议转换，将接口A上的请求转换为对物理寄存器的读写操作，将接口B上的请求转换为对影子寄存器的读操作；所述控制寄存器用于产生控制信号，对模数转换单元的采样过程进行控制，模数转换单元采样完成后，将转换后的返回值同时写入结果寄存器和影子寄存器，且写入的数据相同；状态寄存器用于接收模数转换单元返回的转换完成标志，并产生中断。
进一步的技术方案中，所述控制寄存器和模数转换单元之间还依次连接有组包单元和采集队列，所述组包单元用于将采集配置打包，以集合的形式输出到采集队列；所述采集队列用于缓存打包的采集配置，与模数转换单元和接口转换单元进行通信。
一种模数转换单元的控制方法，采用如上所述的一种模数转换单元的控制装置，包括两种处理过程，处理过程一是采用接口A进行模数转换单元的写操作，通过接口B进行模数转换单元的读操作；处理过程二是只采用接口A进行模数转换单元的读和写操作。
进一步的技术方案中，所述处理过程一包括如下步骤：
步骤1，CPU通过接口A发出写总线请求，同时DMA通过接口B发出读总线请求；
步骤2，接口转换单元将接口A的写总线请求转换成物理寄存器的写信号，同时将接口B的读总线请求转换成对影子寄存器的读信号；
步骤3，物理寄存器下的控制寄存器完成配置后向模数转换单元发出控制信号；
步骤4，模数转换单元在控制信号的调度下，完成采样和数据转换；
步骤5，模数转换单元将数据同时返回结果寄存器和影子寄存器；
步骤6，状态寄存器收到模数转换单元返回的转换完成标志后产生中断，DMA将获取到的转换值写入存储，清除中断，返回步骤1。
进一步的技术方案中，所述处理过程二包括如下步骤：
步骤1，CPU通过接口A发出写总线请求；
步骤2，接口转换单元将接口A的写总线请求转换成物理寄存器的写信号；
步骤3，控制寄存器完成配置后向模数转换单元发出控制信号；
步骤4，模数转换单元在控制信号的调度下，完成采样和数据转换；
步骤5，模数转换单元将数据返回结果寄存器；
步骤6，状态寄存器收到模数转换单元返回的转换完成标志后产生中断；
步骤7，DMA通过接口A发出读结果寄存器的请求；
步骤8，接口转换单元将接口A的读请求转换成对物理寄存器中结果寄存器的读信号；
步骤9，DMA将获取到的转换值写入存储，清除中断，返回步骤1。
更进一步的技术方案中，步骤3中，当采集队列的可用深度减少到0时，将发出表示忙碌的信号到接口转换单元，暂停接口转换单元对接口A请求的响应，此时CPU无法再次通过接口A进行新的采集配置；采集队列缓存的采集配置依次发送给模数转换单元，当采集队列的可用深度达到设定的阈值时，表示忙碌的信号将无效，接口转换单元恢复对接口A的响应，CPU可再次进行新的采集配置。
优选地，所述设定的阈值为采集队列总深度的一半。
通过上述技术方案，本发明提供的一种模数转换单元的控制装置及控制方法具有如下有益效果：
1、本发明的控制装置可以只使用接口A进行读写操作，处理流程和现有技术的处理流程一致，这保证了本设计兼容现有技术的操作途径。
2、本发明的控制装置由于包含两个接口，可以使用接口A接收写总线请求，接口B接收读总线请求，这保证了CPU的写总线请求和DMA的读总线请求可并行工作；能以较少增加硬件资源的代价，提高访问效率和采样效率。
3、本发明的控制装置内部设置了组包单元和采集队列，通过采集队列的忙碌信号反馈机制将提升采样效率和访问效率。
4、本发明将设定的阈值为采集队列总深度的一半，这样为CPU留出了缓存余量，将提升转换的效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
图1为本发明实施例1所公开的一种模数转换单元的控制装置示意图。
图2为本发明实施例2所公开的一种模数转换单元的控制装置示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。
实施例1
本发明提供了一种模数转换单元的控制装置，如图1所示，包括接口转换单元、物理寄存器和影子寄存器。
接口转换单元上设置接口A和接口B，接口A与接口B用于连接系统总线和接口转换单元。其中，接口A只能访问物理寄存器，接口B只能访问影子寄存器。
CPU（中央处理单元）通过接口A访问物理寄存器，DMA（直接存储访问单元）通过接口A访问结果寄存器或者通过接口B访问影子寄存器。
接口转换单元用于完成协议转换，将接口A上的请求转换为对物理寄存器的读写操作，将接口B上的请求转换为对影子寄存器的读操作。
物理寄存器包括控制寄存器、结果寄存器和状态寄存器。其中，控制寄存器接受接口A上的写请求，完成采集配置；控制寄存器用于产生控制信号，对模数转换单元的采样过程进行控制；结果寄存器接受接口A上的读请求返回转换结果到接口转换单元；状态寄存器用于接收模数转换单元返回的转换完成标志，并产生中断。
模数转换单元采样完成后，将转换后的返回值同时写入结果寄存器和影子寄存器，且保证写入的数据相同。此时，通过接口A可以获取结果寄存器内的转换值，也可通过接口B获取影子寄存器内的转换值。如果使用接口B持续获取转换值，则通过接口A可不断地更改配置，完成不同形式的采样。
一种模数转换单元的控制方法，采用如实施例1的一种模数转换单元的控制装置，包括两种处理过程，处理过程一是采用接口A进行模数转换单元的写操作，通过接口B进行模数转换单元的读操作；处理过程二是只采用接口A进行模数转换单元的读和写操作。
处理过程一步骤如下：
步骤1，CPU通过接口A发出写总线请求，同时DMA通过接口B发出读总线请求；
步骤2，接口转换单元将接口A的写总线请求转换成物理寄存器的写信号，同时将接口B的读总线请求转换成对影子寄存器的读信号；
步骤3，物理寄存器下的控制寄存器完成配置后向模数转换单元发出控制信号；
步骤4，模数转换单元在控制信号的调度下，完成采样和数据转换；
步骤5，模数转换单元将数据同时返回结果寄存器和影子寄存器；
步骤6，状态寄存器收到模数转换单元返回的转换完成标志后产生中断，DMA将获取到的转换值写入存储，清除中断，返回步骤1。
处理过程二步骤如下：
步骤1，CPU通过接口A发出写总线请求；
步骤2，接口转换单元将接口A的写总线请求转换成物理寄存器的写信号；
步骤3，控制寄存器完成配置后向模数转换单元发出控制信号；
步骤4，模数转换单元在控制信号的调度下，完成采样和数据转换；
步骤5，模数转换单元将数据返回结果寄存器；
步骤6，状态寄存器收到模数转换单元返回的转换完成标志后产生中断；
步骤7，DMA通过接口A发出读结果寄存器的请求；
步骤8，接口转换单元将接口A的读请求转换成对物理寄存器中结果寄存器的读信号；
步骤9，DMA将获取到的转换值写入存储，清除中断，返回步骤1。
实施例2
为了实现通过接口A不断更改配置，接口B持续获取转换值的应用场景，需对整体的流程进行调度，才能达到连续采集的效果。如图2所示，本实施例2中，控制寄存器和模数转换单元之间还依次连接有组包单元和采集队列，此时组包单元和采集队列将发挥作用。
控制寄存器的采集配置将发送给组包单元，组包单元将采集配置打包，以集合的形式输出到采集队列。这将简化组包单元和采集队列接口的复杂性。
采集队列用于缓存打包的采集配置，与模数转换单元和接口转换单元进行通信。
根据实际将采集队列的深度设置为8-16，每收到一组采集配置采集队列的可用深度减少1，每发出一组采集配置采集队列的可用深度增加1。当采集队列可用深度减少到0，发出表示忙碌的控制信号到接口转换单元，暂停接口转换单元对接口A请求的响应。由于CPU无法通过总线收到接口A的完成响应，此时CPU无法再次通过接口A进行新的采集配置。这也保证了采集队列不会因为再次收到新数据而丢失已有数据。
此时，缓存的采集配置依次发送给模数转换单元。为减少系统的暂停时间，当采集队列的可用深度为设定阈值时（设定的阈值一般为采集队列总深度的一半），表示忙碌的控制信号将无效，接口转换单元恢复对接口A的响应，CPU可再次进行新的采集配置。
如果采集队列的可用深度为1就将表示忙碌的控制信号置为无效，CPU可能再次发送新的采集配置，导致采集队列的深度减少为0，将再次引起CPU的停顿。而可用深度为4时无效表示忙碌的控制信号，为CPU留出了缓存余量，将提升转换的效率。
因此，上述双接口的结构可以提升访问效率和采样效率。另外，由于逻辑简单，上述结构不会增加系统的复杂度。
一种模数转换单元的控制方法，采用如上的一种模数转换单元控制装置，同样包括两种处理过程，处理过程一是采用接口A进行模数转换单元的写操作，通过接口B进行模数转换单元的读操作；处理过程二是只采用接口A进行模数转换单元的读和写操作。
处理过程一步骤如下：
步骤1，CPU通过接口A发出写总线请求，同时DMA通过接口B发出读总线请求；
步骤2，接口转换单元将接口A的写总线请求转换成物理寄存器的写信号，同时将接口B的读总线请求转换成对影子寄存器的读信号；
步骤3，物理寄存器下的控制寄存器完成配置后通过组包单元和采集队列向模数转换单元发出控制信号；
当采集队列的可用深度减少到0时，将发出表示忙碌的信号到接口转换单元，暂停接口转换单元对接口A请求的响应，此时CPU无法再次通过接口A进行新的采集配置；
采集队列缓存的采集配置依次发送给模数转换单元，当采集队列的可用深度达到设定的阈值时，表示忙碌的信号将无效，接口转换单元恢复对接口A的响应，CPU可再次进行新的采集配置；
步骤4，模数转换单元在控制信号的调度下，完成采样和数据转换；
步骤5，模数转换单元将数据同时返回结果寄存器和影子寄存器；
步骤6，状态寄存器收到模数转换单元返回的转换完成标志后产生中断，DMA将获取到的转换值写入存储，清除中断，返回步骤1。
处理过程二步骤如下：
步骤1，CPU通过接口A发出写总线请求；
步骤2，接口转换单元将接口A的写总线请求转换成物理寄存器的写信号；
步骤3，控制寄存器完成配置后通过组包单元和采集队列向模数转换单元发出控制信号；
当采集队列的可用深度减少到0时，将发出表示忙碌的信号到接口转换单元，暂停接口转换单元对接口A请求的响应，此时CPU无法再次通过接口A进行新的采集配置；
采集队列缓存的采集配置依次发送给模数转换单元，当采集队列的可用深度达到设定的阈值时，表示忙碌的信号将无效，接口转换单元恢复对接口A的响应，CPU可再次进行新的采集配置；
步骤4，模数转换单元在控制信号的调度下，完成采样和数据转换；
步骤5，模数转换单元将数据返回结果寄存器；
步骤6，状态寄存器收到模数转换单元返回的转换完成标志后产生中断；
步骤7，DMA通过接口A发出读结果寄存器的请求；
步骤8，接口转换单元将接口A的读请求转换成对物理寄存器中结果寄存器的读信号；
步骤9，DMA将获取到的转换值写入存储，清除中断，返回步骤1。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (7)

1.一种模数转换单元的控制装置，其特征在于，包括接口转换单元、物理寄存器和影子寄存器，所述物理寄存器包括控制寄存器、结果寄存器和状态寄存器，所述接口转换单元上设置接口A和接口B，CPU通过接口A访问物理寄存器，DMA通过接口A访问结果寄存器或者通过接口B访问影子寄存器；所述接口转换单元用于完成协议转换，将接口A上的请求转换为对物理寄存器的读写操作，将接口B上的请求转换为对影子寄存器的读操作；所述控制寄存器用于产生控制信号，对模数转换单元的采样过程进行控制，模数转换单元采样完成后，将转换后的返回值同时写入结果寄存器和影子寄存器，且写入的数据相同；状态寄存器用于接收模数转换单元返回的转换完成标志，并产生中断。
2.根据权利要求1所述的一种模数转换单元的控制装置，其特征在于，所述控制寄存器和模数转换单元之间还依次连接有组包单元和采集队列，所述组包单元用于将采集配置打包，以集合的形式输出到采集队列；所述采集队列用于缓存打包的采集配置，与模数转换单元和接口转换单元进行通信。
3.一种模数转换单元的控制方法，采用如权利要求1或2所述的一种模数转换单元的控制装置，其特征在于，包括两种处理过程，处理过程一是采用接口A进行模数转换单元的写操作，通过接口B进行模数转换单元的读操作；处理过程二是只采用接口A进行模数转换单元的读和写操作。
4.根据权利要求3所述的一种模数转换单元的控制方法，其特征在于，所述处理过程一包括如下步骤：
步骤1，CPU通过接口A发出写总线请求，同时DMA通过接口B发出读总线请求；
步骤2，接口转换单元将接口A的写总线请求转换成物理寄存器的写信号，同时将接口B的读总线请求转换成对影子寄存器的读信号；
步骤3，物理寄存器下的控制寄存器完成配置后向模数转换单元发出控制信号；
步骤4，模数转换单元在控制信号的调度下，完成采样和数据转换；
步骤5，模数转换单元将数据同时返回结果寄存器和影子寄存器；
步骤6，状态寄存器收到模数转换单元返回的转换完成标志后产生中断，DMA将获取到的转换值写入存储，清除中断，返回步骤1。
5.根据权利要求3所述的一种模数转换单元的控制方法，其特征在于，所述处理过程二包括如下步骤：
步骤1，CPU通过接口A发出写总线请求；
步骤2，接口转换单元将接口A的写总线请求转换成物理寄存器的写信号；
步骤3，控制寄存器完成配置后向模数转换单元发出控制信号；
步骤4，模数转换单元在控制信号的调度下，完成采样和数据转换；
步骤5，模数转换单元将数据返回结果寄存器；
步骤6，状态寄存器收到模数转换单元返回的转换完成标志后产生中断；
步骤7，DMA通过接口A发出读结果寄存器的请求；
步骤8，接口转换单元将接口A的读请求转换成对物理寄存器中结果寄存器的读信号；
步骤9，DMA将获取到的转换值写入存储，清除中断，返回步骤1。
6.根据权利要求4或5所述的一种模数转换单元的控制方法，其特征在于，步骤3中，当采集队列的可用深度减少到0时，将发出表示忙碌的信号到接口转换单元，暂停接口转换单元对接口A请求的响应，此时CPU无法再次通过接口A进行新的采集配置；采集队列缓存的采集配置依次发送给模数转换单元，当采集队列的可用深度达到设定的阈值时，表示忙碌的信号将无效，接口转换单元恢复对接口A的响应，CPU可再次进行新的采集配置。
7.根据权利要求6所述的一种模数转换单元的控制方法，其特征在于，所述设定的阈值为采集队列总深度的一半。
CN202310408714.5A 2023-04-18 2023-04-18 一种模数转换单元的控制装置及控制方法 Active CN116155290B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310408714.5A CN116155290B (zh) 2023-04-18 2023-04-18 一种模数转换单元的控制装置及控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310408714.5A CN116155290B (zh) 2023-04-18 2023-04-18 一种模数转换单元的控制装置及控制方法

Publications (2)

Publication Number Publication Date
CN116155290A CN116155290A (zh) 2023-05-23
CN116155290B true CN116155290B (zh) 2023-07-21

Family

ID=86362117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310408714.5A Active CN116155290B (zh) 2023-04-18 2023-04-18 一种模数转换单元的控制装置及控制方法

Country Status (1)

Country Link
CN (1) CN116155290B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1117318A (zh) * 1993-11-01 1996-02-21 艾利森.Ge.流动通讯有限公司 多处理器数据存储器共享
JP2003256354A (ja) * 2002-02-28 2003-09-12 Hitachi Ltd 半導体集積回路装置
CN201583944U (zh) * 2009-12-24 2010-09-15 北京航天长征飞行器研究所 一种采用fpga实现基于pci总线的实时采集卡
CN104571463A (zh) * 2014-12-31 2015-04-29 北京长城电子装备有限责任公司 适用于信号处理单元的低功耗能源管理方法
CN108897264A (zh) * 2018-09-27 2018-11-27 浙江大学 用于通用系统芯片的适用范围广的模数转换器控制装置
CN112650049A (zh) * 2019-10-11 2021-04-13 博世华域转向系统有限公司 电动助力转向电机的信号采集和控制输出的系统及方法
CN113688075A (zh) * 2021-07-08 2021-11-23 深圳市奋达智能技术有限公司 基于dma的高速ad采样数据传输方法、设备、介质、产品及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6128728A (en) * 1997-08-01 2000-10-03 Micron Technology, Inc. Virtual shadow registers and virtual register windows
JP4502686B2 (ja) * 2004-04-02 2010-07-14 Ｏｋｉセミコンダクタ株式会社 通信方法及びプロセッサ
CN101839974B (zh) * 2010-05-05 2012-11-14 北京航空航天大学 一种双接口雷达数据记录仪
US10089224B2 (en) * 2013-03-15 2018-10-02 The Boeing Company Write caching using volatile shadow memory
CN104568114A (zh) * 2014-12-31 2015-04-29 北京长城电子装备有限责任公司 低功耗水下数据记录仪系统
US10740267B1 (en) * 2019-07-03 2020-08-11 Stmicroelectronics International N.V. Digital interface circuit for analog-to-digital converter
US11399149B2 (en) * 2019-07-25 2022-07-26 Cirrus Logic, Inc. Flexible latency-minimized delivery and management of disparate-rate data streams and sub-streams for processing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1117318A (zh) * 1993-11-01 1996-02-21 艾利森.Ge.流动通讯有限公司 多处理器数据存储器共享
JP2003256354A (ja) * 2002-02-28 2003-09-12 Hitachi Ltd 半導体集積回路装置
CN201583944U (zh) * 2009-12-24 2010-09-15 北京航天长征飞行器研究所 一种采用fpga实现基于pci总线的实时采集卡
CN104571463A (zh) * 2014-12-31 2015-04-29 北京长城电子装备有限责任公司 适用于信号处理单元的低功耗能源管理方法
CN108897264A (zh) * 2018-09-27 2018-11-27 浙江大学 用于通用系统芯片的适用范围广的模数转换器控制装置
CN112650049A (zh) * 2019-10-11 2021-04-13 博世华域转向系统有限公司 电动助力转向电机的信号采集和控制输出的系统及方法
CN113688075A (zh) * 2021-07-08 2021-11-23 深圳市奋达智能技术有限公司 基于dma的高速ad采样数据传输方法、设备、介质、产品及装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DfT for full accessibility of multi-step analog to digital converters;A. Zjajo,J. P. de Gyvez;《2008 IEEE International Symposium on VLSI Design》;73-76 *
DMA方式的A/D转换器接口电路设计;周熠;《自动化技术与应用》;3 *
基于FPGA的多路A/D转换控制接口设计;何永泰;;电子测量技术(第02期);84-86 *

Also Published As

Publication number Publication date
CN116155290A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
CN109271335B (zh) 一种多通道数据源ddr缓存的fpga实现方法
CN103914424B (zh) 基于gpio接口的lpc外设扩展方法及装置
CN104520932B (zh) 闪存存储器控制器
TWI421680B (zh) Parallel flash memory controller
CN109446125B (zh) Ddr读写仲裁器及方法
CN109412914A (zh) 流数据与axi接口通信装置
CN105573951B (zh) 一种针对数据流传输的ahb总线接口系统
CN102169470B (zh) 一种ahb总线到bvci总线的转换桥
CN108932207A (zh) 带有缓存区的sdio-wifi数据传输方法及系统
CN104714907B (zh) 一种pci总线转换为isa和apb总线设计方法
CN209842608U (zh) 一种基于fpga fifo模块的ddr3存储器控制
US20240143392A1 (en) Task scheduling method, chip, and electronic device
CN102841871A (zh) 基于高速串行总线的DMA结构的pipeline读写方法
CN116155290B (zh) 一种模数转换单元的控制装置及控制方法
CN109062857B (zh) 一种能高速实现多处理器间通信的新型消息控制器及其通信方法
CN116893991B (zh) 一种axi协议下的存储模块转换接口及其转换方法
CN101901278A (zh) 一种高速数据采集卡及数据采集方法
WO2024037076A1 (zh) 数据交互方法、装置、系统、电子设备和存储介质
EP4070204A1 (en) Data transfers between a memory and a distributed compute array
CN107168710B (zh) 一种基于阻塞接收机制的嵌入式Linux串口驱动开发方法
CN111831227A (zh) 一种nvme协议命令加速处理系统
CN114168503A (zh) 一种接口ip核控制方法、接口ip核、装置及介质
CN207835492U (zh) 一种双缓存载波解调系统
CN202720637U (zh) 一种片上系统的串行通信接口
CN112231261A (zh) 一种用于axi总线的id号压缩装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant