TWI421680B

TWI421680B - Parallel flash memory controller

Info

Publication number: TWI421680B
Application number: TW096136198A
Authority: TW
Original assignee: Memoright Memoritech Corp
Priority date: 2007-05-10
Filing date: 2007-09-28
Publication date: 2014-01-01
Also published as: TW200915066A; US20100325346A1; JP2010527059A; CN101082891A; WO2008138249A1; CN100458751C; US8661188B2

Description

並行快閃記憶體控制器

本發明是有關於一種並行快閃記憶體控制器(parallel Flash Controller，大陸稱並行閃存控制器)，特別是指一種快閃記憶體通道和快閃記憶體行進行陣列組織的二維並行快閃記憶體控制器。

隨著PC技術的逐漸發展，用戶對儲存(Storage，大陸稱存儲)設備的要求也越來越高，其中不僅僅包括對容量、性能、速度，還包括功率消耗，外形體積，對外界綜合環境的要求，以及很多特殊環境的要求等等。現在使用範圍最廣泛的儲存設備，按照儲存介質的類型大致可以分為快閃記憶體設備和硬碟設備兩種。對於這兩種儲存設備來講，硬碟設備由於其目前低廉的價格，因此是使用範圍最廣泛，市場佔有率遠遠大於快閃記憶體設備，但是，硬碟設備自身存在的很多缺點限制了廣泛的應用，而快閃記憶體則根據其自身存在的一些優勢，逐漸佔領原屬於硬碟設備的一部分應用領域。對於快閃記憶體設備來講，其優點首先在於隨機讀寫速度快；同時由於快閃記憶體是晶片(chip，大陸稱蕊片)操作不存在機械控制，因此資料穩定，同時功率消耗很低；還有，由於其資料儲存單元為快閃記憶體晶片，因此對環境的適應性很強，無論溫度、壓力，還是濕度、空氣純淨度，對其影響都不大，因此適用領域比較廣泛。對於硬碟來講，由於其內部的機械結構決定了它比較大的功率消耗，龐大的外形體積，工作過程中會産生雜訊，以及對外界環境的要求比較高；同時，由於其機械結構，決定其隨機讀寫的速率很低。因此，在相當一部分使用領域，越來越不能滿足市場要求，例如在便攜的筆記型電腦中，由於硬碟設備比較大的功率消耗，抗震性能不好，相對比較龐大的外形，使得其越來越不能匹配要求日益提高的此類電腦。此外，在一些性能要求比較高的特殊環境下，硬碟設備由於其機械構造，也大大限制了它的使用；而在此類環境下，快閃記憶體則表現了其優勢所在。另一方面，由於快閃記憶體晶片自身的一些特性，限制了快閃記憶體的使用範圍的逐漸擴大，這類限制主要集中在快閃記憶體儲存設備的介面帶寬(Bandwidth)一直不能得到顯著的提高，所以，在大容量的儲存設備領域特別是對設備讀寫速率要求比較高的環境一直受到限制，因此，如何提高其快閃記憶體儲存設備的帶寬是擴大快閃記憶體設備使用範圍的關鍵所在。

目前常用的快閃記憶體晶片介面帶寬在一般情況下平均可以達到10MBps或者幾十MBps左右，而作為記憶體常用介面的PATA和SATA遠遠大於這個值，一般平均可以達到100MBps以上，因此快閃記憶體晶片的介面帶寬遠小於設備介面的帶寬，儲存設備的瓶頸主要集中在快閃記憶體晶片的介面帶寬上，所以，如何有效地提高快閃記憶體晶片與內部控制器之間的介面帶寬成為快閃記憶體儲存設備研發至關重要的因素。

此外，市場上出現了多通道快閃記憶體處理器，中國專利“多通道閃存傳輸控制器、蕊片及存儲設備”(公開號CN 1790308A)中提出了多通道的控制思想，但其沒有實現真正的多通道並行工作，即各通道的控制信號線是多工(Multiple)的，這樣一旦有一個快閃記憶體晶片沒有完成操作任務，所有其他快閃記憶體晶片就不可以開始新的操作。因此，這種做法雖然可以一定程度的提高快閃記憶體晶片的介面時序，但是，其做法工作效率比較低，同時還是遠遠小於PATA和SATA的介面時序。

為了解決現有快閃記憶體晶片在讀寫等操作過程中出現的瓶頸問題，本發明提出了一種並行快閃記憶體控制器，通過快閃記憶體通道並行和快閃記憶體行並行的二維並行控制方式，有效地提高了記憶體的讀寫速度。

因此，本發明之一目的，即在提供一種可以提高記憶體的讀寫速度的並行快閃記憶體控制器。

本發明提出的並行快閃記憶體控制器，用於控制多個快閃記憶體通道的快閃記憶體晶片組，快閃記憶體控制器包括：傳輸控制器、多個快閃記憶體控制單元、多個指令仲裁單元、多個指令佇列(queue)單元。每個快閃記憶體通道的快閃記憶體晶片組分別對應一個快閃記憶體控制單元、一個指令仲裁單元以及一個指令佇列單元。傳輸控制器通過並行快閃記憶體控制器內資料匯流排與各快閃記憶體晶片進行資料交互。快閃記憶體通道內的快閃記憶體晶片劃分成多個快閃記憶體行。快閃記憶體控制指令按通道並行下發到指令佇列單元，指令佇列單元解析並儲存對應快閃記憶體通道的快閃記憶體控制指令以下發至對應快閃記憶體通道的指令仲裁單元，指令仲裁單元根據設定的仲裁規則確定快閃記憶體控制指令的發送順序。快閃記憶體控制單元接收指令仲裁單元下發的快閃記憶體控制指令，對通道內的快閃記憶體行按行進行分時多工方式的讀寫控制。

優選的，快閃記憶體控制單元對通道內的快閃記憶體行按行進行分時多工方式具體為：快閃記憶體控制單元選定通道內的一快閃記憶體行並下發讀寫控制指令後，立即再選定狀態空閒的另一快閃記憶體行並下發讀寫控制指令；通道內接收到讀寫控制指令的快閃記憶體行並行執行讀寫操作。

優選的，所述指令佇列單元中包括多個指令佇列，每個指令佇列儲存的快閃記憶體控制指令對應為該快閃記憶體通道中的一個快閃記憶體行。

優選的，所述指令仲裁單元按照分時多工的方式確定快閃記憶體控制指令的發送順序。

優選的，所述指令仲裁單元根據分時多工以及對應快閃記憶體控制單元的快閃記憶體晶片狀態反饋資訊確定下一個要發送的快閃記憶體控制指令。

優選的，所述快閃記憶體行中的快閃記憶體晶片劃分成多個快閃記憶體層；快閃記憶體控制單元對於同一快閃記憶體行中不同層的快閃記憶體晶片串列發送快閃記憶體控制指令，同一快閃記憶體行中不同層的快閃記憶體晶片進行串列讀寫操作。

本發明並行快閃記憶體控制器的主要優勢在於：實現了兩個層次的並行處理，即實現了在多通道並行作業基礎上，每個通道內的多行也可以並行處理。每個快閃記憶體控制單元對於每個通道內的不同行的快閃記憶體晶片發送管線(Pipeline)控制指令，即每個通道的不同行的快閃記憶體晶片在接收到管線指令後也可以實現並行作業。這樣做的好處在於，快閃記憶體晶片指令的解析以及發送在整個操作過程中佔用時間非常小，操作時間最主要集中在快閃記憶體內部資料的拷貝以及擦除等操作上，這種管線操作使得通道內各個收到指令的不同的快閃記憶體晶片同時執行這些操作，每個通道的快閃記憶體晶片資料匯流排的帶寬就可以有效地得到提高。此外由於本發明還可以在各快閃記憶體的各行上進行快閃記憶體層的劃分，同一快閃記憶體行下不同層的快閃記憶體晶片進行串列處理，可以進一步增加快閃記憶體的儲存空間。以4個通道4行即16個快閃記憶體晶片為例，採用本發明理論上此儲存設備資料傳輸可以達到160MBps左右，經過測試設備介面資料傳輸速率讀操作也可以達到80MBps以上，寫操作60MBps以上，與現有快閃記憶體記憶體相比成倍的提高了讀寫速率。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之一個較佳實施例的詳細說明中，將可清楚的呈現。

如圖1所示的具有本發明並行快閃記憶體控制器的快閃記憶體儲存設備的基本結構示意圖，圖中標號1為設備介面，本發明以PATA介面為例。圖中標號2為介面控制器，本發明中可以為PATA介面控制器，介面控制器2通過一組資料匯流排與SDRAM7相連，通過一組控制信號匯流排與MCU3相連。圖中標號3為儲存設備的主控MCU，圖中標號4為ROM(唯讀記憶體)，是Firmware(韌體)的載體，主要用來儲存Firmware的程式碼。圖中標號5所示為本發明並行快閃記憶體控制器，並行快閃記憶體控制器5係一晶片。圖中標號6所示為本發明涉及儲存設備的快閃記憶體晶片陣列。圖中標號7所示為一個SDRAM(同步動態隨機記憶體)晶片，其主要作用是作為資料傳輸的緩衝以及存放映射表。圖中標號8所示為ECC即錯誤糾正模組，其主要作用是對寫入快閃記憶體晶片陣列6內的快閃記憶體晶片的資料産生錯誤糾正碼，同時，在讀取資料過程中，根據錯誤糾正碼對資料進行錯誤糾正。

如圖2所示為本發明的並行快閃記憶體控制器5內部結構示意圖，圖中標號11所示為MCU3向並行快閃記憶體控制器5發送的指令。圖中標號12所示為並行快閃記憶體控制器5內的控制匯流排，MCU3通過其向傳輸控制器16及多組指令佇列單元21發送控制指令。圖中標號13為MCU3與傳輸控制器16的信號交互，包括MCU3對傳輸控制器16的控制信號以及傳輸控制的狀態與錯誤中斷反饋；圖中標號14所示為並行快閃記憶體控制器5與SDRAM7之間的信號交互，包括傳輸控制器16對SDRAM7的控制以及SDRAM7的狀態信號。圖中標號15所示為傳輸控制器16與SDRAM7的資料傳輸，在儲存設備讀操作過程中，傳輸控制器2將資料傳給外部的SDRAM7，在儲存設備寫操作過程中，傳輸控制器16將資料從外部SDRAM7讀入。圖中標號16所示為傳輸控制器，其主要作用是控制資料在SDRAM7和快閃記憶體晶片陣列6的操作目的快閃記憶體晶片之間的傳輸。圖中標號18為並行快閃記憶體控制器5資料匯流排。圖中標號17所示為傳輸控制器16到資料匯流排18的傳輸資料流程。圖中標號19所示為快閃記憶體晶片陣列6中的快閃記憶體晶片陣列單元(指快閃記憶體晶片組)，快閃記憶體晶片陣列6具有多數個快閃記憶體晶片陣列單元19，本實施例快閃記憶體晶片陣列6具有4個快閃記憶體晶片陣列單元19，每一個快閃記憶體晶片陣列單元19具有多數個快閃記憶體晶片，快閃記憶體晶片陣列單元19是儲存設備資料儲存的中心，是並行快閃記憶體控制器5的控制終端。圖中標號20所示為MCU3向各指令佇列單元21的發送的控制信號以及各指令佇列單元21對MCU3的應答與反饋信號。圖中標號21為指令佇列單元，本實施例並行快閃記憶體控制器5有4個指令佇列單元21，其中每個指令佇列單元21包含4個指令佇列，其主要作用是將MCU5發來的指令解析成快閃記憶體行的基本操作並儲存以下發至對應快閃記憶體通道的指令仲裁單元23。圖中標號22為指令佇列發給指令仲裁單元23的解析控制指令以及指令仲裁單元23反饋給指令佇列的狀態信號以及應答信號，共有四個通道(channel)，每個通道包含四個行的快閃記憶體晶片的操作信號。圖中標號23所示為指令仲裁單元，每個通道22對應一個指令仲裁單元23，其主要作用是對每個通道22多個行的指令進行仲裁判斷，決定指令佇列發來的指令的操作順序，同時根據指令操作情況産生反饋信號給指令佇列。圖中標號24所示為經過指令仲裁單元23産生的對快閃記憶體控制單元25的指令以及快閃記憶體控制單元25的狀態中斷等反饋信號。圖中標號25所示為快閃記憶體控制單元，其主要作用是將經過仲裁的快閃記憶體基本指令解析成快閃記憶體晶片操作信號發給對應位置的快閃記憶體晶片，同時，將快閃記憶體控制單元25自身及快閃記憶體晶片陣列6的狀態以及中斷等信號反饋給指令仲裁器23。圖中標號26為快閃記憶體控制單元25對快閃記憶體晶片的控制信號以及快閃記憶體晶片的狀態以及中斷等反饋信號，圖中標號27所示為每個通道的資料傳輸匯流排。指令佇列單元21中的每個指令佇列儲存的快閃記憶體控制指令對應為該快閃記憶體通道中的一行快閃記憶體晶片。指令仲裁單元23按照指令佇列分時多工的方式確定快閃記憶體控制指令的發送順序。或者指令仲裁單元23根據對應快閃記憶體通道的這些指令佇列分時多工以及對應快閃記憶體控制單元25的快閃記憶體晶片狀態反饋資訊確定下一個要發送的快閃記憶體控制指令。

如圖3所示為快閃記憶體通道Cn(n＝0、1、2、3)在執行擦除操作的時序圖，如圖所示，tc為並行快閃記憶體控制器5向快閃記憶體晶片發送指令所需時間，td為快閃記憶體晶片執行擦除指令所需時間，th為匯流排執行該擦除操作所需時間，從圖中可以看到，指令佇列單元21分時多工，指令仲裁單元23及快閃記憶體控制單元25向通道內快閃記憶體晶片發送管線指令，而對於快閃記憶體晶片操作來講，無論擦除還是寫入讀出等指令，指令交互佔用時間非常小，大部分的時間集中在快閃記憶體晶片內部操作上，因此，在MCU3看來，在同一的時間裏Cn通道內四個快閃記憶體晶片同時進行擦除操作，這種管線操作的效果是並行的。

圖4所示為快閃記憶體晶片陣列6可以分為：通道(Channel)，行(Row)，層(Layer)三個層次，本例為一個4通道4行4層的快閃記憶體晶片陣列6。每一個快閃記憶體控制器25對應一個通道下的多個快閃記憶體晶片(指快閃記憶體晶片陣列單元19)的讀寫控制。快閃記憶體控制單元25對對應通道中的各快閃記憶體晶片行進行並行讀寫控制，對同一個快閃記憶體行中的不同層的快閃記憶體晶片進行串列讀寫控制。即每次操作的快閃記憶體晶片，某通道下不同行能夠同時操作，單某通道某行只能啟動唯一的對應層，即每個操作時間段都不可能有同通道同行不同層的快閃記憶體晶片同時操作。對於本實施例中綜合考慮儲存設備的介面協定帶寬以及快閃記憶體晶片陣列6的介面帶寬，介面選擇儲存設備中廣泛應用的PATA，快閃記憶體陣列選擇4個通道4行即16個快閃記憶體晶片，理論上此儲存設備資料傳輸一般可以達到160MBps左右，經過測試設備介面資料傳輸速率讀操作也可以達到80MBps以上，寫操作60MBps以上，成倍的提高了現有快閃記憶體記憶體的讀寫速率，有效的解決了利用快閃記憶體晶片實現高速大容量儲存設備所存在的瓶頸問題。

上例中以4通道4行的快閃記憶體陣列6為例，對本發明作了說明性的描述。此外，本發明的快閃記憶體陣列6可以被擴展為n通道m行，其中n可以為2，4，8…，m可以為1，2，4…，之類的多種快閃記憶體陣列組合，同時，每行又可以增加若干層，以擴大快閃記憶體設備的容量，這些類似的變化都是在本發明主導思想之下，這些對於技術人員來說都是顯然的。此外，本發明提出的二維並行快閃記憶體控制器可以通過ASIC、CPLD或者FPGA等來實現。因此，文中描述的本發明可以有多種變化，這些變化都不能認為是脫離本發明的主題思想和使用範圍，對於以上這些對技術人員來說是顯然的改變，都包含在本發明的範圍內。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

1．．．設備介面

2．．．介面控制器

3．．．MCU

4．．．ROM

5．．．並行快閃記憶體控制器

6．．．快閃記憶體晶片陣列

7．．．SDRAM

8．．．ECC

11．．．MCU向並行快閃記憶體控制器發送的指令

12．．．控制匯流排

13．．．MCU與傳輸控制器的信號交互

14．．．並行快閃記憶體控制器與SDRAM之間的信號交互

15．．．傳輸控制器與SDRAM的資料傳輸

16．．．傳輸控制器

18．．．資料匯流排

17．．．傳輸控制器到資料匯流排的傳輸資料流程

19．．．快閃記憶體晶片陣列單元

20．．．MCU向指令佇列單元發送的控制信號以及指令佇列單元對MCU的應答與反饋信號

21．．．指令佇列單元

22．．．指令佇列發給指令仲裁單元的解析控制指令以及指令仲裁單元反饋給指令佇列的狀態信號以及應答信號

23．．．指令仲裁單元

24．．．對快閃記憶體控制單元的指令以及快閃記憶體控制單元的狀態中斷等反饋信號

25．．．快閃記憶體控制單元

26．．．對快閃記憶體晶片的控制信號以及快閃記憶體晶片的狀態以及中斷等反饋信號

27．．．資料傳輸匯流排

C₀ 、C₁ 、C₂ 、C₃ ．．．快閃記憶體通道

tc．．．發送指令至快閃記憶體晶片的時間

td．．．快閃記憶體晶片執行擦除指令的時間

th．．．匯流排執行擦除操作的時間

圖1為採用本發明並行快閃記憶體控制器的記憶體裝置基本結構示意圖；圖2本發明優選實施例的並行快閃記憶體控制器結構框圖；圖3為本發明快閃記憶體通道Cn中各快閃記憶體行的擦除操作時序圖；及圖4為本發明快閃記憶體晶片的陣列分佈優選實施例示意圖。