TWI459206B - 在一匯流排上操作快閃記憶體的方法 - Google Patents

在一匯流排上操作快閃記憶體的方法 Download PDF

Info

Publication number
TWI459206B
TWI459206B TW099142796A TW99142796A TWI459206B TW I459206 B TWI459206 B TW I459206B TW 099142796 A TW099142796 A TW 099142796A TW 99142796 A TW99142796 A TW 99142796A TW I459206 B TWI459206 B TW I459206B
Authority
TW
Taiwan
Prior art keywords
flash memory
read command
data
read
enabled
Prior art date
Application number
TW099142796A
Other languages
English (en)
Other versions
TW201224757A (en
Inventor
Ming Hung Hsieh
Original Assignee
Etron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Etron Technology Inc filed Critical Etron Technology Inc
Priority to TW099142796A priority Critical patent/TWI459206B/zh
Priority to CN2011100200659A priority patent/CN102081582A/zh
Priority to US13/087,361 priority patent/US9152583B2/en
Publication of TW201224757A publication Critical patent/TW201224757A/zh
Application granted granted Critical
Publication of TWI459206B publication Critical patent/TWI459206B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Description

在一匯流排上操作快閃記憶體的方法
本發明係有關於一種操作快閃記憶體的方法，尤指一種在一匯流排上操作二顆快閃記憶體的方法。
請參照第1圖，第1圖係在時間軸上說明當主機(host)對一顆快閃記憶體做讀取動作時，就緒/忙碌(ready/busy)訊號、讀取致能(read enable)及晶片致能(chip enable)訊號之示意圖。如第1圖所示，當主機致能的讀取指令結束時，就緒/忙碌(ready/busy)訊號R/B會進入忙碌等待時間(busy waiting time)T2。當忙碌等待時間T2結束後，主機開始切換(toggle)讀取致能訊號RE。而每切換一次讀取致能訊號RE，即可根據讀取指令內的資料儲存位置(address)，讀取一筆快閃記憶體內儲存的資料。當開始切換讀取致能訊號RE時，晶片致能訊號CE由邏輯高電位轉為邏輯低電位。另外，在快閃記憶體的操作規範中，讀取資料的時間T3係大於忙碌等待時間T2，而忙碌等待時間T2係大於讀取指令的時間T1。
請參照第2圖，第2圖係在時間軸上說明先前技術利用忙碌等待時間的時間間隔，主機同時對二顆快閃記憶體做讀取動作之示意圖。如第2圖所示，在匯流排上對應於第一顆快閃記憶體的讀取指令A結束時，因為對應於第一顆快閃記憶體的就緒/忙碌訊號ch0AR/B進入忙碌等待時間BWT1，所以主機可利用忙碌等待時間BWT1的時間間隔，致能對應於第二顆快閃記憶體的讀取指令B。當忙碌等待時間BWT1結束後，主機開始讀取第一顆快閃記憶體內儲存的資料F1Data。當主機結束讀取第一顆快閃記憶體內儲存的資料F1Data，對應於第二顆快閃記憶體的忙碌等待時間BWT2亦已結束，所以主機可立刻讀取第二顆快閃記憶體內儲存的資料F2Data。當主機結束讀取第二顆快閃記憶體內儲存的資料F2Data時，主機可再次致能讀取指令A。如此，重複上述步驟，主機即可在同一匯流排上操作二顆快閃記憶體。
雖然，主機透過上述先前技術可在同一匯流排上操作二顆快閃記憶體。但如第2圖所示，在匯流排上所傳輸的資料排得不夠緊密，亦即匯流排會有一些閒置時間。因此，先前技術的操作效率並沒有達到在同一匯流排上操作二顆快閃記憶體的最佳效率。
本發明的一實施例提供一種操作快閃記憶體的方法。該方法包含致能一第一快閃記憶體的讀取指令，以使該第一快閃記憶體的就緒/忙碌訊號進入一忙碌等待時間；於該第一快閃記憶體的讀取指令完成致能之後，致能一第二快閃記憶體的讀取指令；當該忙碌等待時間結束時，開始讀取該第一快閃記憶體的資料；當該第一快閃記憶體的資料讀取完畢時，重新致能該第一快閃記憶體的讀取指令；當該第一快閃記憶體的讀取指令完成重新致能時，開始讀取該第二快閃記憶體的資料；及當該第二快閃記憶體的資料讀取完畢時，重新致能該第二快閃記憶體的讀取指令。
本發明所提供的一種操作快閃記憶體的方法，該方法操作二快閃記憶體的順序係為一開始是致能一第一快閃記憶體的讀取指令、致能一第二快閃記憶體的讀取指令，往後都是重複讀取該第一快閃記憶體的資料、致能該第一快閃記憶體的讀取指令、讀取該第二快閃記憶體的資料及致能該第二快閃記憶體的讀取指令的步驟。因此，本發明在一匯流排上所傳輸的資料會比先前技術排列得更緊密，更有效率。
請參照第3圖及第4圖，第3圖係本發明的一實施例提供一種在一匯流排上操作二顆快閃記憶體的方法之流程圖，第4圖係第3圖方法之時序圖。第3圖之方法的詳細步驟如下：
步驟30：開始；
步驟32：主機(host)致能第一快閃記憶體的讀取指令A；
步驟34：當第一快閃記憶體的讀取指令A完成致能之後，主機致能第二快閃記憶體的讀取指令B；
步驟36：當第一快閃記憶體的就緒/忙碌訊號ch0AR/B的忙碌等待時間BWT1結束時，主機開始讀取第一快閃記憶體的資料F1Data；
步驟38：當第一快閃記憶體的資料F1Data讀取完畢時，主機重新致能第一快閃記憶體的讀取指令A；
步驟40：當第一快閃記憶體的讀取指令A完成重新致能時，主機開始讀取第二快閃記憶體的資料F2Data；
步驟42：當第二快閃記憶體的資料F2Data讀取完畢時，主機重新致能第二快閃記憶體的讀取指令B；
步驟44：當第二快閃記憶體的讀取指令B完成重新致能時，主機開始讀取第一快閃記憶體的資料F1Data，跳回步驟38。
在步驟34中，主機可在第一快閃記憶體的讀取指令A完成致能時或第一快閃記憶體的讀取指令A完成致能之後一預定時間，致能一第二快閃記憶體的讀取指令B。在此實施例中，只要就緒/忙碌訊號ch0BR/B的忙碌等待時間BWT2在主機重新致能第一快閃記憶體的讀取指令A完成之前結束即可。在步驟36中，主機係根據讀取指令A內所包含的資料儲存位置，讀取第一快閃記憶體的資料F1Data，而每切換一次第一讀取致能訊號REA，主機即可讀取一筆第一快閃記憶體的資料。在步驟40中，主機係根據讀取指令B內所包含的資料儲存位置，讀取第二快閃記憶體的資料F2Data，而每切換一次第二讀取致能訊號REB，主機即可讀取一筆第二快閃記憶體的資料。另外，當讀取第一快閃記憶體的之資料F1Data時，第一快閃記憶體的晶片致能訊號CEA由邏輯高電位轉為邏輯低電位，此時主機僅能對第一快閃記憶體做讀取的動作；當讀取第二快閃記憶體的之資料F2Data時，第二快閃記憶體的晶片致能訊號CEB由邏輯高電位轉為邏輯低電位，此時主機僅能對第二快閃記憶體做讀取的動作。
綜上所述，本發明所提供的在一匯流排上操作快閃記憶體的方法，雖然和先前技術一樣都是利用忙碌等待時間的時間間隔操作快閃記憶體，但是本發明和先前技術的不同點在於本發明的操作快閃記憶體的順序係為致能第一快閃記憶體的讀取指令、致能第二快閃記憶體的讀取指令、讀取第一快閃記憶體的資料、致能第一快閃記憶體的讀取指令、讀取第二快閃記憶體的資料、致能第二快閃記憶體的讀取指令、讀取第一快閃記憶體的資料、致能第一快閃記憶體的讀取指令。只有一開始是致能第一快閃記憶體的讀取指令及致能第二快閃記憶體的讀取指令，往後都是重複讀取第一快閃記憶體的資料、致能第一快閃記憶體的讀取指令、讀取第二快閃記憶體的資料及致能第二快閃記憶體的讀取指令的步驟。因此，本發明在匯流排上所傳輸的資料會比先前技術排得更緊密，更有效率，亦即本發明的操作快閃記憶體的週期ΔT2會小於先前技術的操作快閃記憶體的週期ΔT1。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
T1‧‧‧讀取指令時間
T2、BWT1、BWT2‧‧‧忙碌等待時間
T3‧‧‧讀取資料時間
R/B、ch0AR/B、ch0BR/B‧‧‧就緒/忙碌訊號
RE、REA、REB‧‧‧讀取致能訊號
CE、CEA、CEB‧‧‧晶片致能訊號
F1Data、F2Data‧‧‧資料
30-40‧‧‧步驟
△T1、△T2‧‧‧週期
第1圖係在時間軸上說明當主機對一顆快閃記憶體做讀取動作時，就緒/忙碌訊號、讀取致能及晶片致能訊號之示意圖。
第2圖係在時間軸上說明先前技術利用忙碌等待時間的時間間隔，主機同時對二顆快閃記憶體做讀取動作之示意圖。
第3圖係本發明的一實施例提供一種在一匯流排上操作二顆快閃記憶體的方法之流程圖。
第4圖係第3圖方法之時序圖。
30-40．．．步驟

Claims (12)

  1. 一種在一匯流排上操作快閃記憶體的方法，包含：致能一第一快閃記憶體的讀取指令，以使該第一快閃記憶體的就緒/忙碌(ready/busy)訊號進入一忙碌等待(busy waiting)時間；於該第一快閃記憶體的讀取指令完成致能之後，致能一第二快閃記憶體的讀取指令；當該忙碌等待時間結束時，開始讀取該第一快閃記憶體的資料，其中該第二快閃記憶體的讀取指令是在該第一快閃記憶體的資料被讀取前致能；當該第一快閃記憶體的資料讀取完畢時，重新直接致能該第一快閃記憶體的讀取指令，其中對應於該第二快閃記憶體的就緒/忙碌訊號的忙碌等待時間是在重新致能該第一快閃記憶體的讀取指令完成之前結束；當該第一快閃記憶體的讀取指令完成重新致能時，直接開始讀取該第二快閃記憶體的資料；及當該第二快閃記憶體的資料讀取完畢時，重新直接致能該第二快閃記憶體的讀取指令；其中在該第一快閃記憶體的讀取指令和該第二快閃記憶體的讀取指令第一次被致能後，該第一快閃記憶體的讀取指令、該第二快閃記憶體的讀取指令、該第一快閃記憶體的資料和該第二快閃記憶體的資料是根據該第一快閃記憶體的資 料、該第一快閃記憶體的讀取指令、該第二快閃記憶體的資料和該第二快閃記憶體的讀取指令的順序在該匯流排上運作。
  2. 如請求項1所述之方法，另包含當該第二快閃記憶體的讀取指令完成重新致能時，直接開始讀取該第一快閃記憶體的資料。
  3. 如請求項1所述之方法，其中於該第一快閃記憶體的讀取指令完成致能之後，致能該第二快閃記憶體的讀取指令係為於該第一快閃記憶體的讀取指令完成致能時，致能該第二快閃記憶體的讀取指令。
  4. 如請求項1所述之方法，其中於該第一快閃記憶體的讀取指令完成致能之後，致能該第二快閃記憶體的讀取指令係為於該第一快閃記憶體的讀取指令完成致能之後一預定時間，致能該第二快閃記憶體的讀取指令。
  5. 如請求項1所述之方法，其中該第一快閃記憶體的讀取指令另包含該第一快閃記憶體的資料儲存位置。
  6. 如請求項5所述之方法，其中讀取該第一快閃記憶體的資料係根據該第一快閃記憶體的資料儲存位置，讀取有關於該第一快閃記憶體的該資料儲存位置之資料。
  7. 如請求項1所述之方法，其中該第二快閃記憶體的讀取指令另包含該第二快閃記憶體的資料儲存位置。
  8. 如請求項7所述之方法，其中讀取該第二快閃記憶體的資料係根據該第二快閃記憶體的資料儲存位置，讀取有關於該第二快閃記憶體的的該資料儲存位置之資料。
  9. 如請求項1所述之方法，其中該第一快閃記憶體與該第二快閃記憶體共用一匯流排。
  10. 如請求項1所述之方法，另包含：當讀取該第一快閃記憶體的資料時，切換(toggle)該第一快閃記憶體的第一讀取致能訊號；及每切換一次該第一讀取致能訊號，讀取一筆有關於該第一快閃記憶體的該資料儲存位置之資料。
  11. 如請求項1所述之方法，另包含：當讀取該第二快閃記憶體的資料時，切換(toggle)該第二快閃記憶體的第二讀取致能訊號；及每切換一次該第二讀取致能訊號，讀取一筆有關於該第二快閃記憶體的該資料儲存位置之資料。
  12. 一種在一匯流排上操作快閃記憶體的方法，包含：致能一第一快閃記憶體的讀取指令，以使該第一快閃記憶體的就緒/忙碌(ready/busy)訊號進入一忙碌等待(busy waiting)時間；於該第一快閃記憶體的讀取指令完成致能之後，致能一第二快閃記憶體的讀取指令；當該忙碌等待時間結束時，開始讀取該第一快閃記憶體的資料，其中該第二快閃記憶體的讀取指令是在該第一快閃記憶體的資料被讀取前致能；當該第一快閃記憶體的資料讀取完畢時，重新直接致能該第一快閃記憶體的讀取指令，其中對應於該第二快閃記憶體的就緒/忙碌訊號的忙碌等待時間是在重新致能該第一快閃記憶體的讀取指令完成之前結束；當該第一快閃記憶體的讀取指令完成重新致能時，直接開始讀取該第二快閃記憶體的資料；及當該第二快閃記憶體的資料讀取完畢時，重新直接致能該第二快閃記憶體的讀取指令。
TW099142796A 2010-12-08 2010-12-08 在一匯流排上操作快閃記憶體的方法 TWI459206B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW099142796A TWI459206B (zh) 2010-12-08 2010-12-08 在一匯流排上操作快閃記憶體的方法
CN2011100200659A CN102081582A (zh) 2010-12-08 2011-01-13 在一总线上操作闪存的方法
US13/087,361 US9152583B2 (en) 2010-12-08 2011-04-14 Method for operating flash memories on a bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099142796A TWI459206B (zh) 2010-12-08 2010-12-08 在一匯流排上操作快閃記憶體的方法

Publications (2)

Publication Number Publication Date
TW201224757A TW201224757A (en) 2012-06-16
TWI459206B true TWI459206B (zh) 2014-11-01

Family

ID=44087555

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099142796A TWI459206B (zh) 2010-12-08 2010-12-08 在一匯流排上操作快閃記憶體的方法

Country Status (3)

Country Link
US (1) US9152583B2 (zh)
CN (1) CN102081582A (zh)
TW (1) TWI459206B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726541B (zh) * 2019-12-17 2021-05-01 大陸商合肥兆芯電子有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103177772A (zh) * 2011-12-20 2013-06-26 绿智慧流科技公司 闪存测试方法
EP3312883B1 (en) 2016-10-19 2021-12-29 IMEC vzw Semiconductor devices with increased charge carrier concentration
CN116661684B (zh) * 2023-05-10 2024-02-23 珠海妙存科技有限公司 一种闪存数据的读取方法、系统、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200807240A (en) * 2006-04-13 2008-02-01 Intel Corp Multiplexing a parallel bus interface and a flash memory interface
TW200921401A (en) * 2007-10-30 2009-05-16 Ibm Method and apparatus for attaching multiple slave devices to a single bus controller interface while supporting command pipelining
US7788473B1 (en) * 2006-12-26 2010-08-31 Oracle America, Inc. Prediction of data values read from memory by a microprocessor using the storage destination of a load operation
US7814242B1 (en) * 2005-03-25 2010-10-12 Tilera Corporation Managing data flows in a parallel processing environment

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5920884A (en) * 1996-09-24 1999-07-06 Hyundai Electronics America, Inc. Nonvolatile memory interface protocol which selects a memory device, transmits an address, deselects the device, subsequently reselects the device and accesses data
JP2006040497A (ja) * 2004-07-30 2006-02-09 Renesas Technology Corp 半導体記憶装置、不揮発性半導体記憶装置
US7606992B1 (en) * 2005-12-01 2009-10-20 Chris Karabatsos High performance data rate system for flash devices
CN100458751C (zh) * 2007-05-10 2009-02-04 忆正存储技术(深圳)有限公司 并行闪存控制器
US10079048B2 (en) * 2009-03-24 2018-09-18 Western Digital Technologies, Inc. Adjusting access of non-volatile semiconductor memory based on access time

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7814242B1 (en) * 2005-03-25 2010-10-12 Tilera Corporation Managing data flows in a parallel processing environment
TW200807240A (en) * 2006-04-13 2008-02-01 Intel Corp Multiplexing a parallel bus interface and a flash memory interface
US7788473B1 (en) * 2006-12-26 2010-08-31 Oracle America, Inc. Prediction of data values read from memory by a microprocessor using the storage destination of a load operation
TW200921401A (en) * 2007-10-30 2009-05-16 Ibm Method and apparatus for attaching multiple slave devices to a single bus controller interface while supporting command pipelining

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI726541B (zh) * 2019-12-17 2021-05-01 大陸商合肥兆芯電子有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元

Also Published As

Publication number Publication date
CN102081582A (zh) 2011-06-01
US20120151122A1 (en) 2012-06-14
US9152583B2 (en) 2015-10-06
TW201224757A (en) 2012-06-16

Similar Documents

Publication Publication Date Title
JP2011507140A5 (zh)
TWI459206B (zh) 在一匯流排上操作快閃記憶體的方法
US7827468B2 (en) Memory system including nonvolatile memory and volatile memory and operating method of same
US20160246514A1 (en) Memory system
US8441873B2 (en) Memory devices and methods of operating memory
TWI689931B (zh) 記憶體裝置與其讀取方法、時序信號產生電路
CN102789815B (zh) 一种用于fpga配置的prom电路架构
WO2008134481A1 (en) Nand interface
KR20150122654A (ko) 반도체 장치
TW201205596A (en) Semiconductor device
US8230138B2 (en) Memory control device, data processor, and data read method
JP2008009817A (ja) 半導体装置及びデータ転送方法
CN109087677B (zh) 存储器装置及其数据读取方法
CN104980144B (zh) 频率接口装置及其操作方法
JP2013069047A (ja) メモリシステム
KR101005125B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
CN1328646C (zh) 包括转变检测电路的半导体器件及其启动方法
US9613667B2 (en) Data storage device and operating method thereof
CN104992724A (zh) 资料存储型闪存中写操作控制方法与装置
CN112912864A (zh) 用于对闪存模块直接访问的方法和系统
CN101494090B (zh) 存储器存取控制方法
CN116504292B (zh) nor flash的读取方法、装置、存储芯片及设备
KR20140067739A (ko) 메모리 컨트롤러 및 메모리 컨트롤러의 동작 방법
CN116580739B (zh) 一种快速掩膜编程rom自定时方法、电路及电子装置
KR101155113B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees