CN1328646C - 包括转变检测电路的半导体器件及其启动方法 - Google Patents

Abstract

半导体器件(10)包含内部电源(30)，至少一个半导体电路模块(20)，延迟电路(40)和检测电路(50，60)。内部电源(30)当被初始化时输出初始化完成信号。半导体电路模块(20)根据内部电源(30)产生的电压进行操作。延迟电路(40)延迟初始化完成信号。检测电路(50，60)响应延迟电路(40)延迟的初始化完成信号和外部输入的第一输入信号命令半导体电路模块(20)开始操作。

Description

包括转变检测电路的半导体器件及其启动方法

技术领域

本发明涉及包括转变检测电路的半导体器件和启动半导体器件的方法，尤其涉及在加电之后立即从半导体存储器件读取数据的操作。

背景技术

对于常规半导体存储器件，芯片使能信号和地址信号在加电之前被输入到器件。下面会参照图1描述这种常规半导体存储器件。图1是常规LSI的模块图。

如图所示，LSI100包括半导体存储器件200和转变检测电路300。由LSI中的内部电源输出加电复位信号POR。当内部电源(未示出)被完全初始化时，信号POR被输出到半导体存储器件200和转变检测电路300。在接收到加电复位信号POR时，半导体存储器件200和转变检测电路300从初始化返回并且变成活跃状态。转变检测电路300检测外部输入的芯片使能信号CE和地址信号add的转变。当检测到这些信号中的至少一个的转变时，转变检测电路300向半导体存储器件200输出转变检测信号TDS。在接收到转变检测信号TDS时，使能半导体存储器件200。接着，半导体存储器件200开始操作并且从半导体存储器件200读取数据。

然而对于图1示出的结构，难以在加电之后立即执行读取操作。下面会参照图2描述这一点。图2是针对图1示出的半导体器件中的各种信号的时序图，其中示出了在加电之后立即观察到的状态。

如图所示，假定在时间t0启动半导体器件100。此外，如本章节开始处所描述的，假定芯片使能信号和地址信号在加电之前被输入到半导体器件100。接着在时间t1，当内部电源被完全初始化时，使能加电复位信号POR。随后，应当根据输入的地址信号add从半导体存储器件200读取数据。然而对于常规结构，在半导体存储器件100已经启动之后，芯片使能信号或地址信号没有出现转变。因此，转变检测电路不输出转变检测信号TDS。于是，半导体存储器件200不能开始操作。结果，不能从半导体存储器件200读取数据。

例如，日本专利申请KOKAI公开说明书2000-339969描述了上述问题和用于解决上述问题的手段。  对于在这个文献中描述的方法，在加电复位信号处于指定电平或更高电平时，输出使能脉冲ENP，无论地址信号是否存在转变。这允许在加电之后立即执行读取操作。

然而，上述文献中提出的方法非常难以控制半导体器件。也就是说，当加电复位信号的电压到达指定电平时，使能脉冲ENP上升，而当电压减少到低于指定电平时，使能脉冲ENP下降。当加电复位信号上升时，半导体器件中包含的多个电路模块通常从初始化返回。然而不可能从外部确定加电复位信号上升的定时和该信号处于指定电平或更高电平的时间段。因此，电路模块非常难以和加电复位信号并行地从初始化返回。尤其是，加电复位信号通常只在很短时间内保持在指定电平或更高电平上。在这种情况下，可能在其它电路模块完全从初始化返回之前产生使能脉冲。读取操作自然会失败。这是严重的问题，尤其是对于执行破坏性读取操作的半导体存储器件。

发明内容

针对上述情况提出了本发明。因此，本发明的一个目的是提供能够改进在加电之后立即执行的读取操作的可靠性的半导体器件及其启动方法。

根据本发明的一个方面的半导体器件包括：内部电源，其在电源被初始化时输出初始化完成信号；至少一个半导体电路模块，其根据内部电源产生的电压进行操作；延迟电路，其延迟初始化完成信号；和检测电路，其响应延迟电路延迟的初始化完成信号和外部输入的第一输入信号，命令半导体电路模块开始操作，

其中所述检测电路包括逻辑电路，其对第一输入信号和延迟电路延迟的初始化完成信号执行逻辑操作，和控制电路，其在检测到逻辑电路执行的逻辑操作的结果和外部输入的第二输入信号中的至少一个的转变时，命令半导体电路模块开始操作。

根据本发明的一个方面的半导体器件包括：

内部电源，其在电源被初始化时输出初始化完成信号；至少一个半导体电路模块，其在接收到输入的初始化完成信号时被启动，并且根据内部电源产生的电压进行操作；控制电路，其在接收到输入的初始化完成信号时被启动；和逻辑电路，其在半导体电路模块和控制电路中的一个被启动时对外部输入的第一输入信号，和半导体电路模块与控制电路中的至少一个所输出的使能信号执行逻辑操作，所述控制电路根据逻辑电路执行的逻辑操作的结果和外部输入的第二输入信号命令半导体电路模块开始操作。

根据本发明的一个方面用于启动半导体器件的方法包括：外部输入第一和第二输入信号到半导体器件；启动内部电源；当内部电源被完全初始化时，允许内部电源向半导体电路模块和控制电路输出第三输入信号以启动半导体电路模块和控制电路，以及输入第三输入信号到延迟电路；对第一输入信号和延迟电路延迟的第三输入信号执行逻辑操作；和允许控制电路在检测到逻辑计算结果和第二输入信号中的至少一个的转变时，命令半导体电路模块开始操作，

其中在接收输入的第三输入信号之后，半导体电路模块当控制电路命令开始操作时开始操作。

根据本发明的一个方面用于启动半导体器件的方法包括：

外部输入第一和第二输入信号到半导体器件；

启动内部电源；

当内部电源被完全初始化时，允许内部电源向半导体电路模块和控制电路输出第三输入信号以启动半导体电路模块和控制电路；

允许半导体电路模块和控制电路中的至少一个在接收第三输入信号之后输出使能信号；

对使能信号和第一输入信号执行逻辑操作；和

允许控制电路在检测到逻辑计算结果和第二输入信号中的至少一个的转变时，命令半导体电路模块开始操作。

附图说明

图1是常规半导体器件的模块图；

图2是常规半导体器件中各种信号的时序图；

图3是根据本发明第一实施例的半导体器件的模块图；

图4A是根据本发明第一实施例的半导体器件中的延迟电路的电路图；

图4B是根据本发明第一实施例的半导体器件中的转变检测电路的电路图；

图5是启动根据本发明第一实施例的半导体器件的方法的流程图；

图6是根据本发明第一实施例的半导体器件中各种信号的时序图；

图7是根据本发明第二实施例的半导体器件的模块图；

图8是根据本发明第二实施例的半导体器件中的转变检测电路的电路图；

图9是启动根据本发明第二实施例的半导体器件的方法的流程图；

图10是根据本发明第二实施例的半导体器件中各种信号的时序图；

图11A是NAND型EEPROM的存储器单元阵列的电路图；

图11B是NOR型EEPROM的存储器单元阵列的电路图；

图11C是DRAM和铁电体RAM的存储器单元阵列的电路图；

图11D是铁电体RAM的存储器单元阵列的电路图；

图11E是MRAM的存储器单元阵列的电路图；

图12是根据本发明第一实施例的变型的半导体器件的模块图；

图13是根据本发明第二实施例的变型的半导体器件的模块图；而

图14是根据本发明第二实施例的变型的半导体器件中各种信号的时序图。

具体实施方式

参照图3，将说明根据本发明第一实施例的半导体器件和启动这种半导体器件的方法。图3的模块图示出了包含半导体存储器件的系统LSI的结构的例子。

如图所示，LSI10包括半导体存储器件20，内部电源30，延迟电路40，逻辑电路50和转变检测电路60。

半导体存储器件20具有存储器单元阵列21，I/O电路22，前置解码器23，列解码器24，列选择器25，行解码器26，检测放大器27和控制电路28。存储器单元阵列21包含排列成矩阵的多个存储器单元。存储器单元是例如包含控制栅极和浮动栅极的快擦写单元。I/O电路22允许半导体器件20针对外部设备发送和接收信号。前置解码器23对I/O电路输入的地址信号add进行解码以得到列地址信号CA和行地址信号RA。列解码器24根据前置解码器23得到的列地址信号CA得到列选择信号。列选择器25根据列选择信号从存储器单元阵列21选择位线。行解码器26根据前置解码器23得到的行地址信号RA从存储器单元阵列21选择字线。控制电路28控制半导体存储器件20中包含的每个模块的操作。在如上所述配置的半导体存储器件中，为进行写入，输入到I/O电路22的数据被写入到列解码器24和行解码器26选择的存储器单元中。另一方面，为进行读取，检测放大器37放大从列解码器24和行解码器26选择的存储器单元读取的数据。I/O电路22输出放大的读取数据。

内部电源30根据外部提供的电压产生内部电压。半导体器件10中包含的诸如半导体存储器件20的电路和转变检测电路60使用这种内部电压作为电源电压来进行操作。此外，在被提供外部电压之后立即初始化内部电源。在初始化已经完成之后，内部电源变成活跃状态，即它可以稳定地提供内部电力。一旦完成初始化，内部电源输出加电复位信号POR。加电复位信号POR被提供给半导体存储器件20的控制电路28和转变检测电路60。在接收到输入的加电复位信号POR时，半导体存储器件20和转变检测电路60从初始化返回。从初始化返回意味着电路模块变成活跃状态。此外，加电复位信号通过连线被提供给逻辑电路50，此连线不同于向半导体存储器件20和转变检测电路60提供加电复位信号所使用的连线。

延迟电路40将加电复位信号POR延迟一个指定的时间，如上所述，加电复位信号POR通过不同的连线被提供给逻辑电路50。″指定时间″是至少从内部电源30向半导体存储器件20和转变检测电路60发送加电复位信号POR所需的时间。图4A的电路图示出了延迟电路40的结构的例子。如图所示，延迟电路40包括串联在一起的多个反相器41-1到41-m(m是偶数)。延迟电路延迟的加电复位信号POR被提供给逻辑电路50以作为延迟加电复位信号DPOR。

逻辑电路50对外部输入的芯片使能信号CE和延迟加电复位信号DPOR执行AND(“与”)操作。接着，逻辑电路50将内部芯片使能信号CEint，即操作结果提供给转变检测电路60。

转变检测电路60监视地址信号add和内部芯片使能信号CEint的转变。当检测到这些信号中的至少一个的转变时，转变检测电路60输出转变检测信号TDS。转变检测信号TDS是针对半导体存储器件20的操作开始命令，并且被提供给半导体存储器件20的控制电路28。在接收加电复位信号POR之后(使能状态)，半导体存储器件20在接收到转变检测信号TDS时开始操作。也就是说，半导体存储器件20不在地址信号add或内部芯片使能信号CEint出现转变之前开始操作。图4B的电路图示出了转变检测电路60的结构的例子。

如图所示，转变检测电路60包括异或(XOR)门61-1到61-n(n是整数)和62，延迟电路63-1到63-n和64，″或(OR)″门65，和″与(AND)″门66。XOR门61-1到61-n对应于n位地址信号的位add(1)到add(n)。XOR门61-1到61-n对相应位add(1)到add(n)和使用延迟电路63-1到63-n延迟位add(1)到add(n)以得到的信号执行异或操作。XOR门62对内部芯片使能信号CEint和使用延迟电路64延迟内部芯片使能信号CEint以得到的信号执行异或操作。″或″门65对XOR门61-1到61-n执行的操作的结果执行或操作。″与″门66对加电复位信号和″或″门65执行的操作的结果执行AND操作。当然，输入到″与″门66的加电复位信号POR不被延迟电路40延迟。接着，″与″门66执行的操作的结果被作为转变检测信号TDS输出。因此，如果地址信号add的至少任何位或内部芯片使能信号CEint出现转变，来自XOR门61-1到61-n和62中的对应一个的输出变成″1″。于是，来自NOR门64的输出变成″1″，以允许检测到信号转变。在这种情况下，如果加电复位信号POR被使能(″1″)，则转变检测信号TDS被使能(″1″)。

现在转到在加电之后立即观察到的状态，其中对根据本实施例的半导体存储器件所执行的读取操作提供说明。图5是半导体器件在加电之后立即执行的操作的流程图。图6是各种信号的时序图。

首先，在加电之前，芯片使能信号CE和地址信号add从外部输入到半导体器件10(步骤S1)。地址信号add指示存储器单元的地址，在该地址处记录有在加电之后立即读取的数据。

接着在时间t0(参见图6)，从外部启动半导体器件10(步骤S2)。当半导体器件被启动时，初始化内部电源30(步骤S3)。内部电源的初始化意味着使能内部电源30以根据外部提供的电压来提供稳定的内部电压。

接着在时间t1，内部电源30被完全初始化。接着，内部电源30使能加电复位信号POR(步骤S4)。加电复位信号POR被提供给半导体存储器件20和转变检测电路60，并且被延迟电路40延迟(步骤S5)。延迟电路40将加电复位信号POR延迟一个周期Tdelay。结果在时间t2，即时间t1之后经过周期Tdelay的时间，延迟加电复位信号DPOR被使能。如前所述的，加电复位信号POR需要周期Tdelay以到达半导体存储器件20和转变检测电路60。此外，当加电复位信号POR被使能时，半导体存储器件20和转变检测电路60从初始化返回。半导体存储器件20和转变检测电路60从初始化返回意味着电路模块变成活跃状态。因此在时间t2，当延迟加电复位信号DPOR被使能时，半导体存储器件20和转变检测电路60已经从初始化返回。

当延迟加电复位信号DPOR被使能时，使能内部芯片使能信号C Eint，即逻辑电路50对芯片使能信号CE和延迟加电复位信号DPOR执行的AND操作的结果(步骤S6)。图6示出了同时使能延迟加电复位信号DPOR和内部芯片使能信号CEint的情况。然而，从延迟电路40向逻辑电路50发送延迟加电复位信号DPOR需要预定时间。因此，在使能延迟加电复位信号DPOR之后的某个时间使能内部芯片使能信号CEint。

接着，转变检测电路60检测内部芯片使能信号CEint的转变以输出转变检测信号TDS(步骤S7)。也就是说，转变检测电路60命令半导体存储器件20开始操作。如上所述，转变检测电路60已经从初始化返回并且因此处于活跃状态。接着，加电复位信号POR被使能，并且转变检测信号TDS被输出。结果，半导体存储器件20开始操作。

半导体存储器件20开始操作并且根据在步骤S1输入的地址信号add执行读取操作(步骤S8)。在时间t3，半导体存储器件向外部设备输出读取的数据。

随后，读取操作响应地址信号add的转变根据需要执行读取操作。也就是说，假定例如在时间t4输入新地址信号add(地址2)。接着，转变检测电路60检测地址信号add的转变。于是，半导体存储器件20在时间t5读取对应于地址信号add的数据，并且输出到外部设备。

上述半导体器件及其启动方法用于改进在加电之后立即执行的读取操作的可靠性。也就是说，通过根据本实施例的结构和方法，延迟电路40延迟加电复位信号POR。接着，逻辑电路50对芯片使能信号CE和延迟电路40输出的延迟加电复位信号DPOR执行AND操作。当检测到内部芯片使能信号CEint，即这种AND操作的结果，或地址信号add的转变时，转变检测电路60命令半导体存储器件20开始操作。也就是说，甚至在没有地址信号add或芯片使能信号CE的转变，在加电复位信号POR出现转变的情况下，转变检测信号TDS也被使能。这允许半导体存储器件20开始操作。因此，可以在加电之后立即正确地执行从存储器单元读取数据的操作。

此外，逻辑电路50对延迟加电复位信号DPOR和芯片使能信号CE执行AND操作。加电复位信号DPOR的延迟时间等于加电复位信号POR到达转变检测电路60和半导体存储器件20所需的时间。换言之，这是从半导体器件10的启动直到转变检测电路60和半导体存储器件20完全从初始化返回所经过的时间。因此，当内部芯片使能信号CEint被使能时，转变检测电路60和半导体存储器件20已经完全从初始化返回。结果，转变检测电路60可以精确地检测内部芯片使能信号CEint的转变以输出转变检测信号TDS。此外，半导体存储器件20可以精确地执行读取操作。

结果，提供了用于改进在加电之后立即执行的读取操作的可靠性的半导体器件及其启动方法。根据本实施例的结构允许直接使用常规转变检测电路。于是，简单通过在结构中加入逻辑电路50和延迟电路40，可以实施本实施例。因此，本实施例是非常简单和方便的。

现在参照图7说明根据本发明第二实施例的半导体器件及其启动方法。图7的模块图示出了包含半导体存储器件的系统LSI的结构的例子。

如图所示，LSI10包括半导体存储器件20，内部电源30，逻辑电路50和转变检测电路60。

象在第一实施例的情况中那样，转变检测电路60监视地址信号add和内部芯片使能信号CEint的转变。当检测到这些信号中的至少一个的转变时，转变检测电路60输出转变检测信号TDS。转变检测电路60不同于第一实施例的方面在于，当输入的加电复位信号POR使转变检测电路从初始化返回时，转变检测电路60向信号线12输出初始化完成信号TDready。图8的电路图示出了根据本实施例的转变检测电路60的结构的例子。

如图所示，转变检测电路60的结构基本上类似于第一实施例中如图4B所示的结构。然而与第一实施例相比，内部电源30提供的加电复位信号POR被转变检测电路60输出到信号线12以作为初始化完成信号TDready。也就是说，初始化完成信号TDready对应于经过转变检测电路60的加电复位信号POR。

半导体存储器件20具有的结构类似于第一实施例中的结构。然而当输入的加电复位信号使半导体存储器件从初始化返回时，半导体存储器件20输出初始化完成信号Mready到信号线11。象在转变检测电路60的情况中那样，初始化完成信号Mready对应于经过半导体存储器件20，尤其是控制电路CNT的加电复位信号POR。

逻辑电路50对芯片使能信号CE和初始化完成信号TDready和Mready执行AND操作。这种操作的结果是内部芯片使能信号CEint。

现在转到在加电之后立即观察到的状态，其中对根据本实施例的半导体存储器件所执行的读取操作提供说明。图9是半导体器件在加电之后立即执行的操作的流程图。图10是各种信号的时序图。

首先如图9所示，从步骤S1到步骤S4的流程类似于第一实施例中的流程。也就是说，输入芯片使能信号CE和地址信号add(步骤S1)。接着在时间t0，启动器件(步骤S2)。接着在时间t1，内部电源30被完全初始化(步骤S3)。接着，内部电源30使能加电复位信号POR(步骤S4)。

使能的加电复位信号POR被提供给半导体存储器件20和转变检测电路60。在接收到所提供的加电复位信号POR时，半导体存储器件20和转变检测电路60从初始化返回。从初始化返回的转变检测电路60在时间t2输出初始化完成信号TDready到信号线12(即使能信号TDready；步骤S10)。此外，半导体存储器件20在时间t3输出初始化完成信号Mready(即使能信号Mready)。因此，从t1到时间t2的时间间隔ΔtTD和从时间t1到时间t3的时间间隔ΔtM通常被表示成：ΔtTD是加电复位信号POR到达转变检测电路60所需的时间。ΔtM是加电复位信号POR到达半导体存储器件20所需的时间。换言之，ΔtTD是转变检测电路60从初始化返回所需的时间。ΔtM是半导体存储器件20从初始化返回所需的时间。

接着，逻辑电路50使能内部芯片使能信号CEint，即对芯片使能信号CE和初始化完成信号Mready与TDready的操作的结果(步骤S11)。如第一实施例中描述的那样，该图示出了同时使能初始化完成信号Mready和内部芯片使能信号CEint的情况。然而，通过信号线11和12从半导体存储器件20和转变检测电路60向逻辑电路50发送初始化完成信号Mready和TDready需要预定时间。因此，在使能初始化完成信号Mready和TDready之后经过某个时间时使能内部芯片使能信号CEint。

后续步骤类似于第一实施例中描述的步骤S7到S9。也就是说，转变检测电路60检测内部芯片使能信号CEint的转变以输出转变检测信号TDS(步骤S7)。接着，半导体存储器件20根据在步骤S1输入的地址信号add执行读取操作(步骤S8)。在时间t4，半导体存储器件20向外部设备输出读取的数据。有关后面的操作的说明被省略。

象在第一实施例的情况中那样，上述半导体器件及其启动方法用于改进在加电之后立即执行的读取操作的可靠性。也就是说，通过根据本实施例的结构和方法，转变检测电路60和半导体存储器件20分别输出初始化完成信号TDready和Mready。在接收到加电复位信号POR时，转变检测电路60和半导体存储器件20分别输出初始化完成信号TDready和Mready。接着，逻辑电路50对初始化完成信号TDready和Mready，以及芯片使能信号CE执行AND操作。转变检测电路60检测内部芯片使能信号CEint，即这种AND操作的结果，以及地址信号add的转变以命令半导体存储器件20开始操作。也就是说，甚至在没有地址信号add或芯片使能信号CE的转变，在加电复位信号POR出现转变的情况下，转变检测信号TDS也被使能。因此，可以在加电之后立即正确地执行从存储器单元读取数据的操作。

此外，在从初始化返回之后，转变检测电路60和半导体存储器件20分别输出初始化完成信号TDready和Mready。也就是说，当内部芯片使能信号CEint被使能时，转变检测电路60和半导体存储器件20已经从初始化返回。结果，转变检测电路60可以精确地检测内部芯片使能信号CEint的转变。此外，半导体存储器件20可以精确地执行读取操作。

结果，象在第一实施例中那样，提供了用于改进在加电之后立即执行的读取操作的可靠性的半导体器件及其启动方法。此外，在本实施例中，初始化完成信号TDready和Mready对应于分别通过转变检测电路60和半导体存储器件20输出到逻辑电路50的加电复位信号POR。于是，简单通过在结构中加入信号线11、12和逻辑电路50，可以实施本实施例。因此，本实施例是非常简单和方便的。另外，初始化完成信号TDready和Mready不必是分别通过转变检测电路60和半导体存储器件20输出到逻辑电路50的加电复位信号POR。这些信号是不受限制的，假定它们在从初始化返回已经完成之后被输出。

如上所述，根据本发明第一或第二实施例的半导体器件及其启动方法用于改进在加电之后立即执行的读取操作的可靠性。在通过上述实施例描述的例子中，半导体器件包含快擦写存储器以作为半导体存储器件20。快擦写存储器可以具有例如分别如图11A或11B所示的NAND或NOR型。图11A和11B是NAND和NOR型快擦写存储器的存储器单元阵列的电路图。当然，这些存储器可以具有AND型，并且不受限制。当然，它们不局限于快擦写存储器。它们可以是例如图11C所示的DRAM(动态随机访问存储器)或铁电体随机访问存储器，其中单元电容器的电容器绝缘膜被替换成铁电体薄膜。图11C是具有DRAM和铁电体存储器的存储器单元阵列的电路图。此外，铁电体存储器可以是串联TC单元类型的铁电体RAM，其包括串联的存储器单元，每个存储器单元均具有晶体管和铁电体电容器，而所述晶体管具有源极端子和漏极端子，所述铁电体电容器排列在所述两个端子之间，如图11D所示。此外，可以使用如图11E所示的MRAM(磁电阻随机访问存储器)。这些实施例适用于通用的半导体存储器。

图12是根据第一实施例的变型的半导体器件的模块图。在第一实施例中，只有转变检测电路60和半导体存储器件20被描述为响应加电复位信号POR而从初始化返回的电路模块。这个变型示出了器件具有更多电路模块的情况。

如图所示，半导体器件10包括EEPROM20-1，DRAM20-2，SRAM(静态随机存取存储器)20-3，CPU70，内部电源30，延迟电路40，逻辑电路50和转变检测电路60。假定在接收到加电复位信号时，EEPROM20-1，DRAM20-2，SRAM20-3，CPU70，和转变检测电路60从初始化返回。在这种情况下，延迟电路40中的延迟时间Tdelay对应于所有EEPROM20-1，DRAM20-2，SRAM20-3，CPU70和转变检测电路60从初始化返回所需的时间。换言之，这是加电复位信号POR到达5个电路模块中位置距离内部电源30最远的一个，即加电复位信号POR到达的最后电路模块所需的时间。

图13是根据第二实施例的变型的半导体器件的模块图。那样第一实施例的变型中那样，当前变型示出了器件具有更多在接收到加电复位信号时从初始化返回的电路模块的情况。

如图所示，半导体器件包括EEPROM20-1，DRAM20-2，SRAM(静态随机存取存储器)20-3，CPU70，内部电源30，延迟电路40，逻辑电路50和转变检测电路60。假定在接收到加电复位信号时，EEPROM20-1，DRAM20-2，SRAM20-3，CPU70，和转变检测电路60从初始化返回。当加电复位信号POR使得从初始化返回时，EEPROM20-1，DRAM20-2，SRAM20-3，CPU70和转变检测电路60输出初始化完成信号Mready1，Mready2，Mready3，CPUready和TDready。接着，逻辑电路50对芯片使能信号CE和初始化完成信号Mready1到Mready3，TDready和CPUready执行AND操作。接着，逻辑电路50执行的AND操作的结果变成内部芯片使能信号CEint。

即使器件具有大量如上所述被加电复位信号POR从初始化返回的电路模块，第二实施例仍然适用。然而，不是所有的电路模块都需要输出初始化完成信号。

图14是图13示出的LSI中各种信号的时序图。例如，假定从启动到完成从初始化返回所经过的时间按照转变检测电路60，EEPROM20-1，DRAM20-2，SRAM20-3和CPU70的顺序依次增加。也就是说，假定从内部电源30到电路模块的距离按照这个顺序依次增加。接着如图14所示，按照TDready，Mready1到Mready3和CPUready的顺序使能初始化完成信号。在这种情况下，逻辑电路50只需对芯片使能信号CE和初始化完成信号CPUready执行AND操作。不需要对其它信号执行任何AND操作。这是由于初始化完成信号CPUready最后被使能。当初始化完成信号CPUready被使能时，EEPROM20-1，DRAM20-2，SRAM20-3和转变检测电路60已经从初始化返回。

如果器件具有多个如上所述输出初始化完成信号的电路模块，逻辑电路50只需对要输出的最后初始化完成信号和芯片使能信号CE执行AND操作。在当前的变型中，已经通过例子描述了初始化完成信号CPUready。然而例如如果初始化完成信号Mready1被最后输出，则逻辑电路50只需对初始化完成信号Mready1和芯片使能信号CE执行AND操作。这也适用于初始化完成信号Mready2，Mready3和TDready。当然，只有CPU70需要输出初始化完成信号CPUready。EEPROM20-1，DRAM20-2，SRAM20-3和转变检测电路60不必输出初始化完成信号Mready1到Mready3和TDready。这也适用于第二实施例。在第二实施例中，逻辑电路50对初始化完成信号TDready和Mready，以及芯片使能信号CE执行AND操作。然而它只需对在初始化完成信号TDready之后输出的初始化完成信号Mready，以及芯片使能信号CE执行AND操作。

此外，在第一和第二实施例及其变型中，已经通过例子描述了包括半导体存储器件的LSI。然而LSI当然不必包含任何半导体存储器件。

本领域的技术人员会很容易地想到其它优点和修改。因此，本发明的范围不仅限于图中示出和这里描述的具体细节和典型实施例。因此，在不偏离如所附权利要求书及其等同描述定义的一般发明概念的构思或范围的前提下，可以进行各种修改。

Claims (17)

1.一种半导体器件，其特征在于包括：

内部电源，其在电源被初始化时输出初始化完成信号；

至少一个半导体电路模块，其根据内部电源产生的电压进行操作；

延迟电路，其延迟初始化完成信号；和

检测电路，其响应延迟电路延迟的初始化完成信号和外部输入的第一输入信号，命令半导体电路模块开始操作，

其中所述检测电路包括逻辑电路，其对第一输入信号和延迟电路延迟的初始化完成信号执行逻辑操作，和

控制电路，其在检测到逻辑电路执行的逻辑操作的结果和外部输入的第二输入信号中的至少一个的转变时，命令半导体电路模块开始操作。

2.如权利要求1所述的半导体器件，其特征在于内部电源向半导体电路模块和控制电路提供初始化完成信号，并且在接收到输入的初始化完成信号时，半导体电路模块和控制电路变成活跃状态，并且

其中在接收输入的初始化完成信号之后，半导体电路模块在控制电路命令开始操作时开始操作。

3.如权利要求2所述的半导体器件，其特征在于延迟电路将输入到逻辑电路的初始化完成信号延迟从内部电源向半导体电路模块和控制电路中的至少一个发送初始化完成信号所需的时间。

4.如权利要求2所述的半导体器件，其特征在于延迟电路将初始化完成信号延迟启动半导体电路模块和控制电路所需的时间。

5.如权利要求2所述的半导体器件，其特征在于延迟电路是通过控制电路和半导体电路模块中的至少一个从内部电源向逻辑电路发送初始化完成信号的信号线。

6.如权利要求1所述的半导体器件，其特征在于逻辑电路对初始化完成信号和第一输入信号执行逻辑AND操作。

7.一种半导体器件，其特征在于包括：

内部电源，其在电源被初始化时输出初始化完成信号；

至少一个半导体电路模块，其在接收到输入的初始化完成信号时被启动，并且根据内部电源产生的电压进行操作；

控制电路，其在接收到输入的初始化完成信号时被启动；和

逻辑电路，其在半导体电路模块和控制电路中的一个被启动时对外部输入的第一输入信号，和半导体电路模块与控制电路中的至少一个所输出的使能信号执行逻辑操作，所述控制电路根据逻辑电路执行的逻辑操作的结果和外部输入的第二输入信号命令半导体电路模块开始操作。

8.如权利要求7所述的半导体器件，其特征在于在接收输入的初始化完成信号之后，半导体电路模块当控制电路命令开始操作时开始操作。

9.如权利要求7所述的半导体器件，其特征在于使能信号对应于通过半导体电路模块和控制电路中的一个从内部电源发送，并且接着通过半导体电路模块和控制电路中的一个输出的初始化完成信号。

10.如权利要求7所述的半导体器件，其特征在于逻辑电路对使能信号和第一输入信号执行逻辑AND操作。

11.如权利要求7所述的半导体器件，其特征在于控制电路在检测到逻辑操作的结果和第二输入信号中的至少一个的转变时，命令半导体电路模块开始操作。

12.如权利要求1或7所述的半导体器件，其特征在于至少一个半导体电路模块是非易失存储器。

13.如权利要求12所述的半导体器件，其特征在于非易失存储器是快擦写存储器和铁电体存储器中的一个。

14.用于启动半导体器件的方法，该方法的特征在于包括：

外部输入第一和第二输入信号到半导体器件；

启动内部电源；

当内部电源被完全初始化时，允许内部电源向半导体电路模块和控制电路输出第三输入信号以启动半导体电路模块和控制电路，以及输入第三输入信号到延迟电路；

对第一输入信号和延迟电路延迟的第三输入信号执行逻辑操作；和

允许控制电路在检测到逻辑计算结果和第二输入信号中的至少一个的转变时，命令半导体电路模块开始操作，

其中在接收输入的第三输入信号之后，半导体电路模块当控制电路命令开始操作时开始操作。

15.如权利要求14所述的半导体启动方法，其特征在于延迟电路将第三输入信号延迟自从由内部电源输出第三输入信号直到至少半导体模块和控制电路变成活跃状态的时间周期。

16.用于启动半导体器件的方法，该方法的特征在于包括：

外部输入第一和第二输入信号到半导体器件；

启动内部电源；

当内部电源被完全初始化时，允许内部电源向半导体电路模块和控制电路输出第三输入信号以启动半导体电路模块和控制电路；

允许半导体电路模块和控制电路中的至少一个在接收第三输入信号之后输出使能信号；

对使能信号和第一输入信号执行逻辑操作；和

允许控制电路在检测到逻辑计算结果和第二输入信号中的至少一个的转变时，命令半导体电路模块开始操作。

17.如权利要求16所述的半导体器件，其特征在于在接收输入的第三输入信号之后，半导体电路模块当控制电路命令开始操作时开始操作。

Images