CN104992724A - 资料存储型闪存中写操作控制方法与装置 - Google Patents
资料存储型闪存中写操作控制方法与装置 Download PDFInfo
- Publication number
- CN104992724A CN104992724A CN201510405892.8A CN201510405892A CN104992724A CN 104992724 A CN104992724 A CN 104992724A CN 201510405892 A CN201510405892 A CN 201510405892A CN 104992724 A CN104992724 A CN 104992724A
- Authority
- CN
- China
- Prior art keywords
- write operation
- address
- signal
- memory unit
- unit address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
Abstract
本发明提出了一种资料存储型闪存中写操作控制方法与装置，包括：接收外部写入信号，通过内部电路处理得到写使能信号；通过触发写使能信号，得到写操作信号；通过触发写操作信号得到地址锁存信号，并由地址锁存信号锁住本存储单元地址；根据本存储单元地址，通过写操作信号将数据由芯片外部存储模块转存到本存储单元地址对应的锁存器；写操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址。本发明将下一写操作时钟内所需写入替换存储单元复位和地址比对工作，转移至本操作时钟，实现了对写操作时钟复位，进而提高了写操作效率，减小了写入数据所需时钟周期。
Description
技术领域
本发明涉及存储器写操作技术领域，具体的说，涉及一种资料存储型闪存中写操作控制方法与装置。
背景技术
随着电子产品的不断发展，芯片技术也在发生着巨大的变化。资料存储型闪存作为闪存的一种，由于其内部非线性宏单元模式为固态大容量内存的实现提供了廉价有效的解决方案。资料存储型闪存存储器具有容量较大，改写速度快等优点，适用于大量数据的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。
但资料存储型闪存在其应用领域也存在一定的不足。传统资料存储型闪存的写操作控制，需要利用读取数据的周期时间进行替换存储单元的复位和地址比对，进而影响了资料存储型闪存写操作的效率。
发明内容
针对以上不足，本发明提出了一种资料存储型闪存中写操作控制方法与装置。通过改变复位地址比对结果及存储单元地址与替换存储单元比对所占用的时间周期，进而克服了资料存储型闪存写操作效率低下的问题。
为了实现以上技术方案，本发明提出了一种资料存储型闪存中写操作控制方法，包括以下步骤：
S1、接收外部写入信号，通过内部电路处理得到写使能信号；
S2、通过触发所述写使能信号，得到写操作信号；
S3、通过触发所述写操作信号得到地址锁存信号，并由所述地址锁存信号锁住本存储单元地址；
S4、根据所述本存储单元地址，通过所述写操作信号将数据由芯片外部存储模块转存到本存储单元地址对应的锁存器；
S5、写操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址；
其中，比对下一存储单元地址与对应替换存储单元地址占用本次写使能信号的时钟周期。
进一步的，对于资料存储型闪存的首存储单元，其步骤还包括：比对本存储单元地址与替换存储单元地址，若比对结果匹配则将本存储单元替换为替换存储单元。
进一步的，所述写操作信号是由所述写使能信号上升沿触发得到的。
进一步的，所述地址锁存信号来自所述资料存储型闪存芯片内部电路。
进一步的，比对下一存储单元地址与对应替换存储单元地址，比对结果匹配则将所述下一存储单元替换为对应替换存储单元。
此外，本发明还提出了一种资料存储型闪存中写操作控制装置，包括，信号使能模块、信号转换模块、地址锁存模块、数据存储模块及复位比对模块；
其中，信号使能模块用于接收外部写入信号，通过内部电路处理得到写使能信号；
信号转换模块用于通过触发所述写使能信号，得到写操作信号；
地址锁存模块用于通过触发所述写操作信号得到地址锁存信号，并由于所述地址锁存信号锁住本存储单元地址；
数据转存模块用于根据所述本存储单元地址，通过所述写操作信号将数据由芯片外部存储模块转存到本存储单元地址对应的锁存器；
复位比对模块用于写操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址；
其中，所述复位比对模块中比对下一存储单元地址与对应替换存储单元地址占用本次写使能信号的时钟周期。
进一步的，对于资料存储型闪存的首存储单元，还包括附加比对模块；
其中，所述附加比对模块用于比对本存储单元地址与替换存储单元地址，若比对结果匹配则将本存储单元替换为替换存储单元。
进一步的，所述信号转换模块根据所述写使能信号上升沿触发，得到所述写操作信号。
进一步的，所述地址锁存信号来自所述资料存储型闪存芯片内部电路。
进一步的，所述复位比对模块比对下一存储单元地址与对应替换存储单元地址，比对结果匹配则将所述下一存储单元替换为对应替换存储单元。
本发明通过将比对下一存储单元地址与对应替换存储单元地址占用本次读使能信号的时钟周期，进而缩短了替换存储单元写入数据所需的周期时间，进而提高了时间的利用效率。
附图说明
图1是现有技术中一种资料存储型闪存写操作时序图。
图2是本发明实施例提供的一种资料存储型闪存中写操作控制方法的时序图。
图3是本发明实施例提供的一种资料存储型闪存中写操作控制方法的流程图。
图4是本发明实施例提供的一种资料存储型闪存中写操作控制装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图1是现有技术中一种资料存储型闪存写操作时序图。
由图1所示，WEB为写使能信号，此写使能信号WEB由外部处理器产生，并经过资料存储型闪存内部电路进行处理后得到的。
QBUF_EN为写操作信号，上升沿触发。它产生于资料存储型闪存内部电路，并根据写操作信号WEB的时钟上升沿触发产生，也就是说，当写使能信号WEB产生一个时钟上升沿便触发写操作信号QBUF_EN产生一个上升的时钟信号。当写操作信号QBUF_EN处于上升沿时开始对芯片外部存储模块中数据进行写入存储单元。
值得一提的是，CA为存储单元地址，当写使能信号WEB上升沿触发后，首先需要对本存储单元地址与替换存储单元RDN地址比对结果，若比对结果匹配则采用替换存储单元RDN代替本存储单元，如不匹配则写入本存储单元中。
实施例一
图2是本发明实施例提供的一种资料存储型闪存中写操作控制方法的时序图。由图2所示，WEB为写使能信号、QBUF_EN为写操作信号、CA为本存储单元地址，三者的作用于现有技术中的写使能信号WEB及写操作信号QBUF_EN相同，这里不再重复。
LD为锁存信号，它产生于资料存储型闪存内部电路，用于对锁住存储单元的地址，低电平有效。
值得注意的是，LD锁存信号与WEB写使能信号均是来自于资料存储型闪存内部电路，但两者分别来自资料存储型闪存内部电路的不同部分，并不是通过相同内部电路产生。
RDN为替换的存储单元，也就是说它与本存储单元进行地址进行比对。CAD为本存储单元的下一存储单元地址。
进而，图3是本发明实施例提供的一种资料存储型闪存中写操作控制方法的流程图。
如图3所示，一种资料存储型闪存中写操作的控制方法包括：
301、接收外部写入信号，通过内部电路处理得到写使能信号WEB。该外部写入信号来自于资料存储型闪存外部处理器。
302、通过触发所述写使能信号WEB，得到写操作信号QBUF_EN。这里值得注意的是，写使能信号WEB为上升沿触发，也就是说当写使能信号WEB处于上升沿时，写操作信号QBUF_EN产生向上的翻转。
303、通过触发所述写操作信号QBUF_EN得到地址锁存信号LD，并由所述地址锁存信号LD锁住本存储单元地址。其中，地址锁存信号LD来自于资料存储型闪存的内部电路，它的作用在于将存储单元的地址锁存在锁存器中。值得注意的是，LD为低电平有效，当LD由高电平翻转至低电平时，锁存信号LD将数据存储器CA的地址进行锁存，当LD电平由低电平返回至高电平，锁存信号LD将对锁存的数据存储单元的地址进行释放。
304、根据所述本存储单元地址，通过所述写操作信号QBUF_EN将数据由芯片外部存储模块转存到本存储单元地址对应的锁存器。当锁存信号LD低电平，即将本数据存储单元的地址锁存之后，写操作信号QBUF_EN处于上升沿时会将芯片外部存储模块的数据写入到与本存储单元地址对应的锁存器中。
305、写操作信号QBUF_EN结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元RDN比对结果，比对下一存储单元地址CAD与对应替换存储单元RDN地址。
特别的是，比对下一存储单元地址与对应替换存储单元RDN地址占用本次写使能信号的时钟周期。
此外，若本存储单元为资料存储型闪存中首存储单元，则包括可选步骤：
306、比对本存储单元地址与替换存储单元RDN地址，若比对结果匹配则将本存储单元替换为替换存储单元RDN。
这是由于，对于首个存储单元，该存储单元地址与替换存储单元地址的比对过程无法转移至其他存储单元读取所对应的时钟周期，因此将被置于步骤301与步骤302之间。
因此，资料存储型闪存中写操作的控制方法可以总结为：外部处理器发送读取处理命令并经过资料存储型闪存内部电路处理后得到写使能信号WEB；进而根据生成的写使能信号WEB得到写操作信号QBUF_EN，即写使能信号WEB的上升沿得到QBUF_EN的上升沿；同时通过写操作信号QBUF_EN得到的锁存信号LD，利用其将存储单元的地址进行锁存；待本存储单元的地址被锁存之后，写操作信号QBUF_EN将数据由芯片外部存储模块写入到对应的锁存器中；写操作信号结束后，复位本存储单元地址与对应替换存储单元RDN，比对下一存储单元地址与对应替换存储单元RDN地址。
实施例二
图4是本发明实施例提供的一种资料存储型闪存中写操作控制装置的结构示意图。
如图4所示，本发明还提出了一种资料存储型闪存中写操作控制装置，包括：信号使能模块401、信号转换模块402、地址锁存模块403、数据转存模块404及复位比对模块405；此外，还包括有外部处理器406、芯片外部存储模块407和附加比对模块408。
其中，信号使能模块401用于接收外部写入信号，通过内部电路处理得到写使能信号WEB；外部写入信号来自于外部处理器406。
信号转换模块402用于通过所述写使能信号WEB，得到写操作信号QBUF_EN；其中，写操作信号QBUF_EN为上升沿有效，且写使能信号WEB的上升沿会触发写操作信号QBUF_EN的上升沿。
地址锁存模块403用于通过地址锁存信号LD，锁住本存储单元地址；其中，地址锁存信号LD为低电平有效，也就是说当地址锁存信号LD处于低电平时，锁住存储单元的地址。
数据转存模块404用于根据所述本存储单元地址，通过写操作信号QBUF_EN将数据由芯片外部存储模块407转存到存储单元地址对应的锁存器中；当QBUF_EN处于上升沿，便开始将芯片外部存储模块407的数据写入锁存器中。(这里有一个前提，就是地址锁存信号LD锁住当前地址)
复位比对模块405用于写操作信号QBUF_EN结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元RDN比对结果，比对下一存储单元地址与对应替换存储单元RDN地址。
其中，复位比对模块405中比对下一存储单元地址与对应替换存储单元RDN地址占用本次写使能信号的时钟周期。
进一步的，包括附加比对模块408；
其中，附加比对模块408用于在本存储单元为资料存储型芯片首单元的情况下，比对本存储单元地址与替换存储单元RDN地址，若比对结果匹配则将存储单元RDN替换为替换本存储单元。
进一步的，信号转换模块402根据写使能信号WEB上升沿触发，得到写操作信号QBUF_EN。
进一步的，地址锁存信号LD来自所述的资料存储型闪存内部电路，并由写操作信号QBUF_EN触发得到。
进一步的，复位比对模块405比对下一存储单元地址与对应替换存储单元RDN地址，比对结果匹配则将所述下一存储单元替换为对应替换存储单元RDN。
本发明提出了一种资料存储型闪存中写操作控制方法和装置，通过将下一写操作时钟周期内所需写入的存储单元地址与替换存储单元地址进行的比对，转移至本次写操作时钟周期内，实现了对写操作时钟周期的复用，进而提高了写操作的效率，减小写入数据所需的时钟周期。
值得注意的是，以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的构思和原则的前提下所做的等同变化、修改与结合，均应属于本发明的保护范围。
Claims (10)
1.一种资料存储型闪存中写操作控制方法，其特征在于，对不同存储单元包括以下步骤：
S1、接收外部写入信号，通过内部电路处理得到写使能信号；
S2、通过触发所述写使能信号，得到写操作信号；
S3、通过触发所述写操作信号得到地址锁存信号，并由所述地址锁存信号锁住本存储单元地址；
S4、根据所述本存储单元地址，通过所述写操作信号将数据由芯片外部存储模块转存到本存储单元地址对应的锁存器；
S5、写操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址；
其中，比对下一存储单元地址与对应替换存储单元地址占用本次写使能信号的时钟周期。
2.根据权利要求1所述的资料存储型闪存中写操作控制方法，其特征在于，对于资料存储型闪存的首存储单元，其步骤还包括：比对本存储单元地址与替换存储单元地址，若比对结果匹配则将本存储单元替换为替换存储单元。
3.根据权利要求1所述的资料存储型闪存中写操作控制方法，其特征在于，所述写操作信号是由所述写使能信号上升沿触发得到的。
4.根据权利要求1所述的资料存储型闪存中写操作控制方法，其特征在于，所述地址锁存信号来自所述资料存储型闪存芯片内部电路。
5.根据权利要求1所述的资料存储型闪存中写操作控制方法，其特征在于，比对下一存储单元地址与对应替换存储单元地址，比对结果匹配则将所述下一存储单元替换为对应替换存储单元。
6.一种资料存储型闪存中写操作控制装置，其特征在于，包括，信号使能模块、信号转换模块、地址锁存模块、数据存储模块及复位比对模块；
其中，信号使能模块用于接收外部写入信号，通过内部电路处理得到写使能信号；
信号转换模块用于通过触发所述写使能信号，得到写操作信号；
地址锁存模块用于通过触发所述写操作信号得到地址锁存信号，并由于所述地址锁存信号锁住本存储单元地址；
数据转存模块用于根据所述本存储单元地址，通过所述写操作信号将数据由芯片外部存储模块转存到本存储单元地址对应的锁存器；
复位比对模块用于写操作信号结束后，释放本存储单元地址，复位本存储单元地址与对应替换存储单元比对结果，比对下一存储单元地址与对应替换存储单元地址；
其中，所述复位比对模块中比对下一存储单元地址与对应替换存储单元地址占用本次写使能信号的时钟周期。
7.根据权利要求6所述的资料存储型闪存中写操作控制装置，对于资料存储型闪存的首存储单元，其特征在于，还包括附加比对模块；
其中，所述附加比对模块用于比对本存储单元地址与替换存储单元地址，若比对结果匹配则将本存储单元替换为替换存储单元。
8.根据权利要求6所述的资料存储型闪存中写操作控制装置，其特征在于，所述信号转换模块根据所述写使能信号上升沿触发，得到所述写操作信号。
9.根据权利要求6所述的资料存储型闪存中写操作控制装置，其特征在于，所述地址锁存信号来自所述资料存储型闪存芯片内部电路。
10.根据权利要求6所述的资料存储型闪存中写操作控制装置，其特征在于，所述复位比对模块比对下一存储单元地址与对应替换存储单元地址，比对结果匹配则将所述下一存储单元替换为对应替换存储单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510405892.8A CN104992724B (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存中写操作控制方法与装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510405892.8A CN104992724B (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存中写操作控制方法与装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104992724A true CN104992724A (zh) | 2015-10-21 |
| CN104992724B CN104992724B (zh) | 2019-05-17 |
Family
ID=54304526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510405892.8A Active CN104992724B (zh) | 2015-07-10 | 2015-07-10 | 资料存储型闪存中写操作控制方法与装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104992724B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105893101A (zh) * | 2016-05-20 | 2016-08-24 | 成都四象联创科技有限公司 | 一种移动终端存储卡数据存储系统 |
| CN110069216A (zh) * | 2019-04-09 | 2019-07-30 | 大唐微电子技术有限公司 | 存储器的管理方法和装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989181A (en) * | 1988-05-30 | 1991-01-29 | Nec Corporation | Serial memory device provided with high-speed address control circuit |
| US5808944A (en) * | 1996-02-08 | 1998-09-15 | Hitachi, Ltd. | Semiconductor memory device having a defect relief arrangement |
| JPH11250691A (ja) * | 1998-02-27 | 1999-09-17 | Toshiba Corp | 半導体記憶装置 |
| US6166973A (en) * | 1998-08-04 | 2000-12-26 | Fujitsu, Limited | Memory device with multiple-bit data pre-fetch function |
| CN101101792A (zh) * | 2006-07-05 | 2008-01-09 | 株式会社东芝 | 半导体存储装置 |
-
2015
- 2015-07-10 CN CN201510405892.8A patent/CN104992724B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4989181A (en) * | 1988-05-30 | 1991-01-29 | Nec Corporation | Serial memory device provided with high-speed address control circuit |
| US5808944A (en) * | 1996-02-08 | 1998-09-15 | Hitachi, Ltd. | Semiconductor memory device having a defect relief arrangement |
| JPH11250691A (ja) * | 1998-02-27 | 1999-09-17 | Toshiba Corp | 半導体記憶装置 |
| US6166973A (en) * | 1998-08-04 | 2000-12-26 | Fujitsu, Limited | Memory device with multiple-bit data pre-fetch function |
| CN101101792A (zh) * | 2006-07-05 | 2008-01-09 | 株式会社东芝 | 半导体存储装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105893101A (zh) * | 2016-05-20 | 2016-08-24 | 成都四象联创科技有限公司 | 一种移动终端存储卡数据存储系统 |
| CN110069216A (zh) * | 2019-04-09 | 2019-07-30 | 大唐微电子技术有限公司 | 存储器的管理方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104992724B (zh) | 2019-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102096647B (zh) | 多芯片存储器系统和相关的数据传送方法 | |
| KR101847315B1 (ko) | 비휘발성 메모리 디바이스의 휘발성 메모리 구조 및 관련 컨트롤러 | |
| CN107093459B (zh) | 非易失性存储器设备及其读取方法和存储器系统 | |
| CN107240413A (zh) | 半导体存储器装置及其操作方法 | |
| CN106681652B (zh) | 存储器管理方法、存储器控制电路单元与存储器存储装置 | |
| US20130159608A1 (en) | Bridge chipset and data storage system | |
| US9921763B1 (en) | Multi-bank non-volatile memory apparatus with high-speed bus | |
| US9778880B2 (en) | Memory control circuit unit, data transmitting method and memory storage device | |
| JP2010198209A (ja) | 半導体記憶装置 | |
| CN104681086A (zh) | 半导体装置的缓冲电路 | |
| US20120166706A1 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
| CN105373338A (zh) | 一种flash的控制方法和控制器 | |
| CN110060714A (zh) | 半导体器件以及包括其的半导体系统 | |
| CN106816168B (zh) | 半导体存储器件 | |
| CN104992724A (zh) | 资料存储型闪存中写操作控制方法与装置 | |
| CN105205012A (zh) | 一种数据读取方法和装置 | |
| CN206331414U (zh) | 一种固态硬盘 | |
| US20200371716A1 (en) | Method for performing sudden power off recovery management, associated memory device and controller thereof, and associated electronic device | |
| CN107861775A (zh) | 一种ssd启动控制设备以及方法 | |
| TW201616505A (zh) | 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置 | |
| CN102591738B (zh) | 数据管理方法、存储器控制器与嵌入式存储器储存装置 | |
| KR20120130871A (ko) | 메모리 시스템 및 그 리프레시 제어 방법 | |
| CN105097036A (zh) | 资料存储型闪存中读操作控制方法与装置 | |
| CN103116470B (zh) | 存储器储存装置、存储器控制器及数据串传送与识别方法 | |
| CN204808884U (zh) | 资料存储型闪存优化译码使能装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |
|
| CP03 | Change of name, title or address |