CN109412914A - 流数据与axi接口通信装置 - Google Patents

流数据与axi接口通信装置 Download PDF

Info

Publication number
CN109412914A
CN109412914A CN201811006685.5A CN201811006685A CN109412914A CN 109412914 A CN109412914 A CN 109412914A CN 201811006685 A CN201811006685 A CN 201811006685A CN 109412914 A CN109412914 A CN 109412914A
Authority
CN
China
Prior art keywords
data
module
axi
fifo
ddr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811006685.5A
Other languages
English (en)
Other versions
CN109412914B (zh
Inventor
何涛
罗童童
顾红
苏卫民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Science and Technology
Original Assignee
Nanjing University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Science and Technology filed Critical Nanjing University of Science and Technology
Priority to CN201811006685.5A priority Critical patent/CN109412914B/zh
Publication of CN109412914A publication Critical patent/CN109412914A/zh
Application granted granted Critical
Publication of CN109412914B publication Critical patent/CN109412914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/4013—Management of data rate on the bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40091—Bus bridging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2212/00—Encapsulation of packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Communication Control (AREA)

Abstract

本发明公开了一种流数据与AXI接口通信装置，包括传输控制模块、FIFO模块、接口通信模块和状态信号存储寄存器；传输控制模块负责接收上位机开始采集信号、监控DDR数据量、控制采集数据存入DDR；FIFO模块用于对采集数据进行数据率转换、进行数据缓存以组织一次AXI突发写；接口通信模块从FIFO中读取数据，并将其封装为AXI4协议中规定的数据格式，然后将其写入DDR存储器中；状态信号存储寄存器用于存储上位机软件发出的开始采集控制信号、DDR存储器存储数据量状态信号。本发明支持主端流数据映射到从端任意大小的地址空间中，提高PCIE数据传输速率；支持用户自定义设置，具有较强的兼容性。

Description

流数据与AXI接口通信装置
技术领域
本发明涉及数据采集与传输技术，具体涉及一种流数据与AXI接口通信装置。
背景技术
随着信息技术的高速发展，人们处理的数据量也大幅增长，数据传输作为数据处理的重要一个环节，人们对数据传输的速率要求也越来越高，数据的高速传输和存储系统在现代信息社会充当着重要角色。
PCIE作为第三代高性能I/O总线，相比于上一代PCI总线，从并行总线变为串行总线，使用高速差分信号，减少了总线信号的同时又大大提高了传输速率。现有的高速数据传输系统多基于PCIE1.0、PCIE2.0、USB3.0、千兆网口等，但是其传输速率仍然不能满足现代雷达回波数据采集对于数据传输速率的要求，因此PCIE3.0传输系统应运而生。
在PCIE3.0采集传输系统的调试过程中，需要使用PCIE3.0IP核，其只提供了AXI4的接口信号，因此系统中所有的数据需要封装成AXI4协议的形式，以适应PCIE3.0IP的需求；前端采集的信号为普通的流数据，现在市场上又没有直接将普通流数据封装为AXI4数据的解决方案，因此设计发明一种将普通流数据转换为AXI4数据的模块是十分有必要而且实用的。
发明内容
本发明的目的在于提供一种流数据与AXI接口通信装置，解决现在技术中缺少直接将普通流数据封装为AXI4数据解决方案的问题。
实现本发明目的的技术方案为：一种流数据与AXI接口通信装置，包括传输控制模块、FIFO模块、接口通信模块和状态信号存储寄存器；
所述传输控制模块用于接收上位机开始采集信号、监控DDR数据量、控制采集数据存入DDR；
所述FIFO模块用于对采集数据进行数据率转换、进行数据缓存以组织一次AXI突发写；
所述接口通信模块从FIFO模块中读取数据，并将其封装为AXI4协议中规定的数据格式，然后将其写入DDR存储器中；
所述状态信号存储寄存器用于存储上位机软件发出的开始采集控制信号、DDR存储器存储数据量状态信号；
当传输控制模块检测到上位机软件发出的开始采集信号后，控制FIFO模块开始存储前端的采集信号；当FIFO模块中的数据达到可以组成一次AXI突发写的数据量时，控制读取FIFO模块中的数据，将数据输出到接口通信模块；当检测到DDR中的数据量达到一次DMA传输的数据量大小时，通知上位机软件从DDR存储器中读数据，并且将前端采集的数据切换存储到另一组DDR存储器中，组成乒乓存储结构。
本发明与现有技术相比，具有的有益效果为：(1)本发明实现的AXI协议，支持所有在AXI4协议中描述的数据位宽、地址位宽、突发长度，可手动设置AXI协议中的参数，兼容性强，可以适应大多数系统要求；(2)本发明实现的AXI协议，支持将主端数据映射到从端任意大小的地址空间中，充分利用DDR存储器大容量的存储特点，使得一次DMA传输的数据量大小不受限制，提高了系统传输数据率；(3)使用FIFO缓存以组织AXI突发写，使得一次AXI突发写是连续进行的，提高了AXI数据的传输效率。
附图说明
图1为本发明流数据与AXI接口通信装置结构框图。
图2为本发明应用系统的结构框图。
图3为本发明接口通信模块流程图。
具体实施方式
结合图1，一种流数据与AXI接口通信装置，包括传输控制模块、FIFO模块、接口通信模块和状态信号存储寄存器；
所述传输控制模块负责接收上位机开始采集信号、监控DDR数据量、控制采集数据存入DDR；
所述FIFO模块用于对采集数据进行数据率转换、进行数据缓存以组织一次AXI突发写；
所述接口通信模块从FIFO中读取数据，并将其封装为AXI4协议中规定的数据格式，然后将其写入DDR存储器中；
所述状态信号存储寄存器用于存储上位机软件发出的开始采集控制信号、DDR存储器存储数据量状态信号；
当传输控制模块检测到上位机软件发出的开始采集信号后，控制FIFO模块开始存储前端的采集信号；当FIFO模块中的数据达到可以组成一次AXI突发写的数据量时，控制读取FIFO模块中的数据，将数据输出到接口通信模块；当检测到DDR中的数据量达到一次DMA传输的数据量大小时，通知上位机软件从DDR中读数据，并且将前端采集的数据切换存储到另一组DDR中，组成乒乓存储结构。
所述FIFO模块将前端采集信号先进行缓存，以使得数据量达到一次AXI写突发的数据量，并且可完成前端采集数据率到后端DDR存储数据率的转换，提高AXI写数据的效率；输出内部存储状态信号至传输控制模块，以便传输控制模块控制FIFO的读写。
所述接口通信模块负责将FIFO输出的数据封装成AXI4协议中规定的格式，支持所有AXI4协议中描述的数据位宽、地址位宽、突发长度，支持主端数据映射到从端任意大的地址空间中，充分利用了DDR存储器大容量的特性，同时可以组织更大的DMA传输，提高传输数据率。
所述状态信号存储寄存器用于存储上位机软件发出的开始采集控制信号、DDR存储器存储数据量状态信号，实现PCIE3.0高速数据传输系统与上位机软件之间的通信。
本发明涉及基于PCIE3.0高速数据传输系统中的流数据与AXI接口通信装置，基于PCIE3.0高速数据传输系统包括PCIE数据发送模块、板卡配置模块、状态监控模块、DDR存储器、流数据与AXI接口通信模块、时钟模块、磁盘容量检测模块、上位机数据接收模块、数据验证模块。由于数据传输系统中数据的传输都是以AXI格式的数据进行的，而前端采集的信号是普通的流数据，所以实现一个模块以将普通流数据转换为AXI数据便十分有必要。本发明实现的普通流数据到AXI4数据的接口通信模块包括FIFO模块、接口通信模块、传输控制模块、状态信号存储寄存器。该接口通信模块支持主端流数据映射到从端任意大小的地址空间中，可充分利用本系统中DDR大容量的存储特性，提高单次DMA传输数据量，提高PCIE数据传输速率；该模块支持用户自定义设置，可以根据需求，可通过编程设置AXI传输协议的具体参数，具有较强的兼容性，兼容所有的AXI4协议支持的数据位宽、地址位宽、突发长度。
下面结合附图和具体实施例对本发明进行更进一步详细描述。
实施例
结合图1，一种流数据与AXI接口通信装置，包括：
(1)传输控制模块：上位机软件通过状态信号存储寄存器通知PCIE3.0高速数据传输系统开始采集数据，传输控制模块轮询状态信号存储寄存器，如果检测到开始采集信号置位，输出控制信号控制前端采集数据写入FIFO中缓存。
数据传输控制模块接收FIFO存储状态信号，当FIFO中的数据量达到一次AXI突发写的数据量时，控制读取FIFO中的数据，直到一次AXI突发写完成。
数据传输控制模块检测AXI4数据写入到DDR中的数据量，一旦检测到数据量达到一次DMA的传输数据量，便通知上位机从DDR中取数据，同时将从FIFO读取的数据切换写入另一组DDR中，构成乒乓存储结构，防止同时读写同一组DDR导致DDR读写速率降低。
(2)FIFO模块：由于前端采集数据率与后端DDR存储数据率不一定相同，先将前端数据缓存至FIFO实现数据率的转换；当FIFO中的数据量达到一次AXI突发写的数据量时，读取FIFO中的数据，这样能保证每次AXI突发写都是连续的，不会有中间的间隔时间，大大提高了AXI数据的传输效率。
(3)接口通信模块：本系统需要传输的数据来自于前端的采集数据，是一种普通流数据，而系统中各个IP核之间的数据传输需要使用AXI协议，因此有必要将普通流数据转换为AXI数据。现有的xilinx提供的IP核中只有AXI-Stream和AXI-MM信号之间转换的功能，市场上也没有直接将普通流数据封装成AXI4数据的成熟解决方案，因此提供一种能将普通流数据直接转换为AXI数据的方案是具有一定的应用价值的。
当检测到FIFO中的数据量达到一次AXI突发写的数据量时，控制从FIFO中取数据，并将普通流数据封装成AXI数据，将封装好的AXI数据通过xilinx提供的MIG核存储至DDR存储器；同时输出数据传输状态信号，以便传输控制模块能实时监测传输的数据量，并通知上位机开始接收数据。
该模块实现的普通流数据到AXI数据的转换功能，支持所有在AXI4协议中描述的数据位宽、地址位宽、突发长度，并且可以将主端数据映射到从端任意大小的地址空间中，充分利用DDR存储器大容量的存储特点。
(4)状态信号存储寄存器：状态信号存储寄存器用于存储上位机软件发出的开始采集控制信号、DDR存储器存储数据量状态信号，实现PCIE3.0高速数据传输系统与上位机软件之间的通信。
如图2所示，为本发明应用示意图，即应用在基于PCIE3.0高速数据传输系统中，高速数据传输系统包括PCIE数据发送模块、板卡配置模块、状态监测模块、流数据与AXI接口通信模块、DDR存储器、时钟模块、光纤模块、光纤数据采集模块、磁盘容量检测模块、上位机数据接收模块、SSD磁盘阵列模块、数据验证模块。其中：所述PCIE数据发送模块将待发送数据按照PCIE3.0协议打包，并使用DMA方式将打包好的数据通过PCIE3.0接口传输至PC机；所述板卡配置模块用于配置PCIE数据发送模块工作模式；所述状态监测模块用于实时监测PCIE传输模块的工作状态；所述流数据与AXI接口通信模块用于对采集到的流数据转换为AXI4协议的数据，以将数据存储值DDR；所述DDR存储器用于对发送数据进行缓存，即DDR存储器存储接口通信模块输出的AXI4数据，进行数据缓存，以组织一次DMA数据传输。所述时钟模块用于向FPGA提供工作时钟；光纤模块和光纤数据采集模块用于接收光纤数据；所述磁盘容量检测模块用于实时检测磁盘的剩余存储容量，在传输前判断剩余容量是否能够存储所需采集的数据；所述上位机数据接收模块用于接收从FPGA传输过来的数据，并存储至磁盘阵列中；SSD磁盘阵列模块用于存储上位机数据接收模块接收的数据；所述数据验证模块用于对上位机接收到的数据进行正确性验证。
图3为接口通信模块流程图，其流程为：
步骤1、前端流数据输入到FIFO中，进行数据缓冲以及数据率转换；当检测到FIFO将写满时，接口通信模块准备开始一次AXI突发写。
步骤2、当检测到从端准备好接收地址信息时，接口通信模块输出AXI地址数据以及地址有效信号，指示从端接收AXI地址数据。
步骤3、当检测到从端准备好接收数据时，接口通信模块输出数据以及数据有效信号，指示从端接收AXI数据。
步骤4、一次突发写结束之后，当收到从端返回的写响应信号时，说明AXI数据已经写入到从端设备中了，此时重新返回步骤1，检测FIFO存储状态，以准备下一次AXI突发写。

Claims (3)

1.一种流数据与AXI接口通信装置，其特征在于，包括传输控制模块、FIFO模块、接口通信模块和状态信号存储寄存器；
所述传输控制模块用于接收上位机开始采集信号、监控DDR数据量、控制采集数据存入DDR；
所述FIFO模块用于对采集数据进行数据率转换、进行数据缓存以组织一次AXI突发写；
所述接口通信模块从FIFO模块中读取数据，并将其封装为AXI4协议中规定的数据格式，然后将其写入DDR存储器中；
所述状态信号存储寄存器用于存储上位机软件发出的开始采集控制信号、DDR存储器存储数据量状态信号；
当传输控制模块检测到上位机软件发出的开始采集信号后，控制FIFO模块开始存储前端的采集信号；当FIFO模块中的数据达到可以组成一次AXI突发写的数据量时，控制读取FIFO模块中的数据，将数据输出到接口通信模块；当检测到DDR中的数据量达到一次DMA传输的数据量大小时，通知上位机软件从DDR存储器中读数据，并且将前端采集的数据切换存储到另一组DDR存储器中，组成乒乓存储结构。
2.根据权利要求1所述的流数据与AXI接口通信装置，其特征在于，所述FIFO模块将前端采集信号先进行缓存，以使得数据量达到一次AXI写突发的数据量，完成前端采集数据率到后端DDR存储数据率的转换；输出内部存储状态信号至传输控制模块，以便传输控制模块控制FIFO的读写。
3.根据权利要求1所述的流数据与AXI接口通信装置，其特征在于，所述接口通信模块负责将FIFO输出的数据封装成AXI4协议中规定的格式，支持所有AXI4协议中描述的数据位宽、地址位宽、突发长度，支持主端数据映射到从端任意大的地址空间中。
CN201811006685.5A 2018-08-31 2018-08-31 流数据与axi接口通信装置 Active CN109412914B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811006685.5A CN109412914B (zh) 2018-08-31 2018-08-31 流数据与axi接口通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811006685.5A CN109412914B (zh) 2018-08-31 2018-08-31 流数据与axi接口通信装置

Publications (2)

Publication Number Publication Date
CN109412914A true CN109412914A (zh) 2019-03-01
CN109412914B CN109412914B (zh) 2021-07-13

Family

ID=65463804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811006685.5A Active CN109412914B (zh) 2018-08-31 2018-08-31 流数据与axi接口通信装置

Country Status (1)

Country Link
CN (1) CN109412914B (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110188056A (zh) * 2019-07-24 2019-08-30 翱捷科技(上海)有限公司 一种电子设备的物理层日志输出装置及方法
CN110417780A (zh) * 2019-07-30 2019-11-05 哈尔滨工业大学 定制化数据传输协议的多通道高速数据接口转化模块
CN111143250A (zh) * 2019-12-20 2020-05-12 苏州浪潮智能科技有限公司 一种基于axi-st接口访问fpga存储单元的方法、设备及介质
CN112699070A (zh) * 2019-10-22 2021-04-23 北京华航无线电测量研究所 基于zynq的dma数据传输方法
CN112732611A (zh) * 2021-01-18 2021-04-30 上海国微思尔芯技术股份有限公司 一种基于axi的芯片互联系统
CN112948295A (zh) * 2019-12-11 2021-06-11 中国科学院声学研究所 一种基于axi4总线的fpga与ddr高速数据包传输系统及方法
CN113377290A (zh) * 2021-06-03 2021-09-10 电子科技大学 基于axi协议的具有深存储和双捕获功能的数据采集装置
CN113611102A (zh) * 2021-07-30 2021-11-05 中国科学院空天信息创新研究院 基于fpga的多通道雷达回波信号传输方法及系统
CN113892911A (zh) * 2021-09-28 2022-01-07 北京清雷科技有限公司 睡眠呼吸数据的采集装置及方法
CN114785587A (zh) * 2022-04-20 2022-07-22 山东浪潮科学研究院有限公司 一种基于fpga保障传输信息安全性的方法及系统
CN114968169A (zh) * 2022-05-17 2022-08-30 赵浩然 一种fgpa控制的ddr映射多个ddr_fifo实现系统及方法
CN115328832A (zh) * 2022-10-11 2022-11-11 三未信安科技股份有限公司 一种基于pcie dma的数据调度系统与方法
CN115328827A (zh) * 2022-10-14 2022-11-11 北京航天驭星科技有限公司 基于pcie的存储系统、方法及电子设备
CN115391247A (zh) * 2022-08-12 2022-11-25 青岛汉泰智能科技有限公司 一种phy数据传输系统
WO2023098099A1 (zh) * 2021-11-30 2023-06-08 创远信科(上海)技术股份有限公司 基于ddr实现大规模fifo数据处理的系统、方法、装置、处理器及其存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877524B1 (en) * 2007-11-23 2011-01-25 Pmc-Sierra Us, Inc. Logical address direct memory access with multiple concurrent physical ports and internal switching
CN102025934A (zh) * 2010-10-15 2011-04-20 西安交通大学 基于AXI总线的数字电视SoC的存储控制方法
CN106059955A (zh) * 2016-04-14 2016-10-26 天津市德力电子仪器有限公司 一种基于soc dma的以太网实时抓包方法
CN107682655A (zh) * 2017-08-31 2018-02-09 中国航空工业集团公司洛阳电光设备研究所 一种视频数据到AXI_Stream总线数据流的快速转换方法
CN108228498A (zh) * 2017-12-21 2018-06-29 深圳开阳电子股份有限公司 一种dma控制装置和图像处理器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877524B1 (en) * 2007-11-23 2011-01-25 Pmc-Sierra Us, Inc. Logical address direct memory access with multiple concurrent physical ports and internal switching
CN102025934A (zh) * 2010-10-15 2011-04-20 西安交通大学 基于AXI总线的数字电视SoC的存储控制方法
CN106059955A (zh) * 2016-04-14 2016-10-26 天津市德力电子仪器有限公司 一种基于soc dma的以太网实时抓包方法
CN107682655A (zh) * 2017-08-31 2018-02-09 中国航空工业集团公司洛阳电光设备研究所 一种视频数据到AXI_Stream总线数据流的快速转换方法
CN108228498A (zh) * 2017-12-21 2018-06-29 深圳开阳电子股份有限公司 一种dma控制装置和图像处理器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
季德林: ""基于PCIe3.0的大容量高速传输与存储系统"", 《中国优秀硕士学位论文全文数据库-信息科技辑》 *
袁秀丽等: ""复杂雷达信号环境模拟算法的设计与实现"", 《第十届全国雷达学术年会论文集（2008年10月31日-11月2日北京)（上册）》 *

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110188056A (zh) * 2019-07-24 2019-08-30 翱捷科技(上海)有限公司 一种电子设备的物理层日志输出装置及方法
CN110417780B (zh) * 2019-07-30 2021-09-07 哈尔滨工业大学 定制化数据传输协议的多通道高速数据接口转化模块
CN110417780A (zh) * 2019-07-30 2019-11-05 哈尔滨工业大学 定制化数据传输协议的多通道高速数据接口转化模块
CN112699070A (zh) * 2019-10-22 2021-04-23 北京华航无线电测量研究所 基于zynq的dma数据传输方法
CN112948295B (zh) * 2019-12-11 2023-07-14 中国科学院声学研究所 一种基于axi4总线的fpga与ddr高速数据包传输系统及方法
CN112948295A (zh) * 2019-12-11 2021-06-11 中国科学院声学研究所 一种基于axi4总线的fpga与ddr高速数据包传输系统及方法
CN111143250B (zh) * 2019-12-20 2022-03-22 苏州浪潮智能科技有限公司 一种基于axi-st接口访问fpga存储单元的方法、设备及介质
CN111143250A (zh) * 2019-12-20 2020-05-12 苏州浪潮智能科技有限公司 一种基于axi-st接口访问fpga存储单元的方法、设备及介质
CN112732611A (zh) * 2021-01-18 2021-04-30 上海国微思尔芯技术股份有限公司 一种基于axi的芯片互联系统
CN113377290A (zh) * 2021-06-03 2021-09-10 电子科技大学 基于axi协议的具有深存储和双捕获功能的数据采集装置
CN113377290B (zh) * 2021-06-03 2022-07-26 电子科技大学 基于axi协议的具有深存储和双捕获功能的数据采集装置
CN113611102A (zh) * 2021-07-30 2021-11-05 中国科学院空天信息创新研究院 基于fpga的多通道雷达回波信号传输方法及系统
CN113892911A (zh) * 2021-09-28 2022-01-07 北京清雷科技有限公司 睡眠呼吸数据的采集装置及方法
WO2023098099A1 (zh) * 2021-11-30 2023-06-08 创远信科(上海)技术股份有限公司 基于ddr实现大规模fifo数据处理的系统、方法、装置、处理器及其存储介质
CN114785587A (zh) * 2022-04-20 2022-07-22 山东浪潮科学研究院有限公司 一种基于fpga保障传输信息安全性的方法及系统
CN114785587B (zh) * 2022-04-20 2023-07-18 山东浪潮科学研究院有限公司 一种基于fpga保障传输信息安全性的方法及系统
CN114968169A (zh) * 2022-05-17 2022-08-30 赵浩然 一种fgpa控制的ddr映射多个ddr_fifo实现系统及方法
CN114968169B (zh) * 2022-05-17 2023-10-10 赵浩然 一种fpga控制的ddr映射多个ddr_fifo实现系统及方法
CN115391247A (zh) * 2022-08-12 2022-11-25 青岛汉泰智能科技有限公司 一种phy数据传输系统
CN115391247B (zh) * 2022-08-12 2023-11-03 青岛汉泰智能科技有限公司 一种phy数据传输系统
CN115328832B (zh) * 2022-10-11 2023-01-17 三未信安科技股份有限公司 一种基于pcie dma的数据调度系统与方法
CN115328832A (zh) * 2022-10-11 2022-11-11 三未信安科技股份有限公司 一种基于pcie dma的数据调度系统与方法
CN115328827A (zh) * 2022-10-14 2022-11-11 北京航天驭星科技有限公司 基于pcie的存储系统、方法及电子设备

Also Published As

Publication number Publication date
CN109412914B (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
CN109412914A (zh) 流数据与axi接口通信装置
CN102841871B (zh) 基于高速串行总线的DMA结构的pipeline读写方法
CN111090221B (zh) 用于直写式光刻系统中的PCIe DMA数据传输系统及其传输方法
CN102420877B (zh) 一种多模式高速智能异步串口通信模块及实现方法
CN102841870B (zh) 基于高速串行总线的通用dma结构及预读方法
CN103178872B (zh) 通过以太网延长usb系统传输距离的方法及装置
CN109189716A (zh) 一种基于fpga的数据传输系统及传输方法
CN203812236U (zh) 一种基于处理器和现场可编程门阵列的数据交换系统
CN108932207A (zh) 带有缓存区的sdio-wifi数据传输方法及系统
CN207115383U (zh) 一种基于fpga+emmc存储阵列的存储系统
CN110941583A (zh) 一种基于fpga的usb3.0数据传输系统控制方法
CN103218323B (zh) 一种高速数据采集和传输装置
CN103517085B (zh) 一种基于视频解码设计实现远程服务器管理的方法
CN109634901A (zh) 一种基于uart的数据传输系统及其控制方法
CN107153412B (zh) 一种具有发送fifo的can总线控制器电路
CN101901278B (zh) 一种高速数据采集卡及数据采集方法
CN103838694B (zh) 一种fpga高速读取usb接口数据的方法
CN110019051A (zh) 一种基于通用文件系统的高速数据记录方法
CN207586908U (zh) 一种高速扩容存储模块
CN102012948B (zh) 基于usb的数据实时采集和存储系统及方法
CN105939238A (zh) 一种基于SOC隔离Memory的10Gbps以太网实时数据采集方法
CN109285580A (zh) 数据预处理装置、方法及异步双端随机存取存储器系统
CN215006296U (zh) 一种基于fpga的分布式数据传输系统
CN111444131B (zh) 一种基于usb3．0的数据采集及传输装置
CN114860158A (zh) 一种高速数据采集记录方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant