CN109634901A - 一种基于uart的数据传输系统及其控制方法 - Google Patents

Abstract

本发明公开了一种基于UART的数据传输系统，接收FSM负责接收输入RXD信号得到可靠的串行信号并依据UART协议接收数据，解析电路与接收FSM连接用于对依据定制读写协议数据进行解析及分类，接收FIFO与解析电路连接用于缓存接收到需要发送至芯片外部的解析数据，读写控制单元用于依据定制读写协议完成各种定制命令的具体实现，读写控制单元包含异步写FIFO和异步读FIFO，其中异步写FIFO与解析电路连接，异步读FIFO输入INT信号，发送FSM与接收FIFO和异步读FIFO连接用于将数据转换成UART串行数据TXD信号发送出去，AXI主接口与异步写FIFO连接，APB从接口与异步读FIFO连接。本发明全硬件实现UART数据的接收、发送、解析及读写控制，实现特定目的下数据的高效传输，并支持CPU缺省情况下的外部电路对内部系统存储空间数据的读写。

Description

一种基于UART的数据传输系统及其控制方法

技术领域

本发明涉及一种数据传输系统及其控制方法，特别是一种基于UART的数据传输系统及其控制方法。

背景技术

UART接口又称通用异步收发器，是常用的芯片外设接口。通过芯片的外设接口可以完成数据在芯片外部与芯片内部之间的数据传输。现有技术中，芯片的微控制器通常在控制UART接口的数据传输过程中充当主要角色。实际操作过程中，UART接收一定数据（取决于UART接口可以缓存的数据大小）后，会发起一个中断，微控制器收到中断信号后，会由软件参与执行中断处理操作。而中断处理的过程一般至少包含中断当前操作、读取UART缓存、清中断及恢复现场等步骤。现实场合中也有些技术会对中断处理进行改进，以减少中断的进出次数等。但及时这些改进技术仍面临一些问题：

1、严重依赖微控制器完成对UART的数据收发，在一些缺省微控制器的芯片或者微控制器已经负荷较重无法参与UART收发数据过程的场合下，现有技术难以独自完成数据收发。

2、现有技术中缺少一种当外部芯片需要访问芯片内部地址空间时，仅依赖外设接口就可完成对芯片内部芯片进行读写的技术。

3、现有技术中，UART数据的收发依赖微控制器或软件的话，对一些特定目的下的数据传输效率较低。

发明内容

本发明所要解决的技术问题是提供一种基于UART的数据传输系统及其控制方法，提高特定目的下数据的传输效率。

为解决上述技术问题，本发明所采用的技术方案是：

一种基于UART的数据传输系统，其特征在于：包含读写控制单元、解析电路、接收FIFO、接收FSM、发送FSM、AXI主接口和APB从接口，接收FSM输入RXD信号用于对RXD信号进行过采样及去噪处理得到可靠的串行信号并依据UART协议接收数据，解析电路与接收FSM连接用于对接收FSM发送的UART接收数据依据定制读写协议进行解析并对解析后的数据进行分类，接收FIFO与解析电路连接用于缓存接收到需要发送至芯片外部的解析数据，读写控制单元用于依据定制读写协议完成各种定制命令的具体实现，读写控制单元包含异步写FIFO和异步读FIFO，其中异步写FIFO与解析电路连接，异步读FIFO输入INT信号，发送FSM与接收FIFO和异步读FIFO连接用于将由系统总线读入的数据、添加数据、中断包数据和需要发送的接收数据转换成UART串行数据TXD信号发送出去，AXI主接口与异步写FIFO连接，APB从接口与异步读FIFO连接。

进一步地，所述解析电路数据分类的类别包含命令数据、地址数据、内容数据和数据长度。

进一步地，所述读写控制单元完成的定制命令包含读命令、写命令、读有效命令、写返回命令、快捷读命令、地址分配命令和中断包发送命令。

进一步地，所述读写控制单元包含快捷读映射、读命令发送数据产生单元、中断包产生单元、读FIFO控制、读异步FIFO、读内部接口、写异步FIFO、写FIFO控制和写内部接口，快捷读映射输入解析数据，中断包产生单元输入中断状态，读命令发送数据产生单元与快捷读映射和中断包产生单元连接并发送数据，读FIFO控制和度异步FIFO输入解析数据并与读命令发送数据产生单元和读内部接口连接，写异步FIFO和写FIFO控制输入解析数据并与写内部接口连接。

进一步地，所述RXD信号和TXD信号与外部HOST连接。

进一步地，所述TXD信号包含start位、数据位、奇偶校验位、stop位和Idle。

一种基于UART的数据传输系统的控制方法，其特征在于包含以下步骤：

读写协议包含读命令、写命令、读有效命令、写返回命令、快捷读命令、地址分配命令和中断包发送命令；

读命令由读总线命令和读发送命令两部分构成；

读总线命令包含读命令数据、地址数据、数据长度，用于接收外部发到内部的读命令内容；

读发送命令包含读命令数据、数据长度、读数据内容，用于发送从系统总线或存储空间读进来的数据至外部；

读有效命令由读总线有效命令和读发送有效命令两部分构成；

读总线有效命令包含读有效命令、地址数据、数据长度，用于接收外部发到内部的读有效命令内容；

读发送有效命令包含读有效命令、数据长度、读数据内容，用于发送从系统总线或存储空间读进来的数据以及根据读操作状态添加的有效位发送至外部；

写命令包含写命令数据、地址数据、数据长度和写数据内容，用于将接收的数据写入系统总线或存储空间，还可以将接收的写数据发送至外部；

写返回命令包含写返回命令数据、地址数据、数据长度、写数据内容和写返回字节，用于将接收的数据写入系统总线或存储空间，还可以将接收的写数据内容及根据写操作状态产生的返回位发送至外部；

快捷读命令由快捷读接收命令和快捷读发送命令两部分构成；

快捷读接收命令包含快捷读命令、地址数据、数据长度，用于接收外部发进来的读本地寄存器或存储空间的快捷读命令；

快捷读发送命令包含快捷读命令、数据长度、读数据内容，用于发送从本地读到的寄存器或存储空间数据内容至外部；

地址分配命令包含地址分配命令数据、地址长度、地址内容，该命令属于可选命令，用于读写命令发送前的高位地址的提前配置；

中断包发送命令包含中断包发送命令数据、中断包长度、中断状态数据，该命令属于可选命令，用于将芯片内部中断状态通过中断包的形式送到外部。

进一步地，地址分配命令须在读写命令结束后或读写尚未开始时发送，防止剩余读写操作过程中地址信息被修改；

读命令及读有效命令须在前一读写命令结束后发送，用以避免两个读命令之间因带宽问题所引入的冲突，保证读命令操作的独立性；

中断包发送需要在两个命令数据发送间空闲状态下自主发送，避免中断包给数据发送端处理不同读写命令数据时引入的冲突。

进一步地，所述读写命令结束通过返回HOST数据或中断判断。

进一步地，所述前一读写命令结束通过返回HOST数据或中断判断。

本发明与现有技术相比，具有以下优点和效果：

1、本发明释放微控制器及相关软件的参与，仅依赖外设接口就可完成外芯片对芯片内部芯片系统空间的读写，及其他外部芯片与内部芯片的交互如地址配置、中断包发送等；

2、本发明全硬件实现UART数据的接收、发送、解析及读写控制，实现特定目的下数据的高效传输；

3、外部设备可以以快捷方式访问UART接口，数据传输无需对系统总线发起任何读写操作。

附图说明

图1是本发明的一种基于UART的数据传输系统的示意图。

图2是本发明的读写控制单元的内部示意图。

图3是本发明的实施例的接收FSM状态图。

图4是本发明的实施例的发送FSM状态图。

具体实施方式

下面通过实施例对本发明作进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。

如图1所示，本发明的一种基于UART的数据传输系统，包含读写控制单元、解析电路、接收FIFO、接收FSM、发送FSM、AXI主接口和APB从接口。其中接收FSM为数据接收电路，发送FSM为数据发送电路。

接收FSM输入RXD信号用于对RXD信号进行过采样及去噪处理得到可靠的串行信号。根据UART协议，数据接收电路还将检测start位、接收串行数据、奇偶校验及stop位检查等。经过数据接收电路最终将接收到的并行数据送至解析电路。数据接收电路主要由接收状态机控制，其状态机的状态控制过程如下状态转化图如图3所示。

解析电路与接收FSM连接用于对接收电FSM发送的接收数据依据定制读写协议进行解析并对解析后的数据进行分类，解析电路数据分类的类别包含命令数据、地址数据、内容数据和数据长度。

接收FIFO与解析电路连接用于缓存接收到需要发送至芯片外部的解析数据，由于收发波特率的差异及中断包的引入，放置此接收FIFO以协调待发送数据与接收数据在带宽上的差异。

读写控制单元用于依据定制读写协议完成各种定制命令的具体实现，读写控制单元包含异步写FIFO和异步读FIFO，其中异步写FIFO与解析电路连接，异步读FIFO输入INT信号。

发送FSM与接收FIFO和异步读FIFO连接用于将由系统总线读入的数据、添加数据、中断包数据和需要发送的接收数据转换成UART串行数据TXD信号发送出去，AXI主接口与异步写FIFO连接，APB从接口与异步读FIFO连接。数据发送电路负责将由系统总线读入的数据、添加数据、中断包数据、需要发送的接收数据（符合读写协议规定的命令数据的形式），转换成UART串行数据发送出去。包括start位、数据位、奇偶校验位、stop位及Idle位等，这些数据的发送由发送状态机控制，其状态转换图如图4所示。

如图2所示，读写控制单元包含快捷读映射、读命令发送数据产生单元、中断包产生单元、读FIFO控制、读异步FIFO、读内部接口、写异步FIFO、写FIFO控制和写内部接口，快捷读映射输入解析数据，中断包产生单元输入中断状态，读命令发送数据产生单元与快捷读映射和中断包产生单元连接并发送数据，读FIFO控制和度异步FIFO输入解析数据并与读命令发送数据产生单元和读内部接口连接，写异步FIFO和写FIFO控制输入解析数据并与写内部接口连接。读写控制电路依据定制读写协议，完成各种定制命令的具体实现，命令主要包括：读命令、写命令、读有效命令、写返回命令、快捷读命令、地址分配命令及中断包发送命令等。读写命令数据在读写FIFO控制电路的控制下，经读写异步FIFO转换成内部接口并送至总线主接口。快捷读映射包括读写FIFO状态等内部寄存器映射。在此基础上，快捷读命令将不经系统总线即可获取的读数据送至读命令发送数据产生单元。除了读数据内容和快捷读数据内容外，中断包也将送至读命令发送数据产生单元，并最终作为发送数据发送至外部。另外，考虑到接收读命令与发送读命令时间上的差异及读命令实现的独立性，协议应规定当前读命令结束（读数据内容完全返回外部HOST）后，下一个读命令才能被允许发送。再者，为减少中断包的引入，对读命令产生的冲突，协议还规定中断包将在UART的TXD空闲状态时发送。

RXD信号和TXD信号与外部HOST连接。TXD信号包含start位、数据位、奇偶校验位、stop位和Idle。

一种基于UART的数据传输系统的控制方法，包含以下步骤：

读写协议包含读命令、写命令、读有效命令、写返回命令、快捷读命令、地址分配命令和中断包发送命令；

读命令由读总线命令和读发送命令两部分构成；

读总线命令包含读命令数据、地址数据、数据长度，用于接收外部发到内部的读命令内容；

读发送命令包含读命令数据、数据长度、读数据内容，用于发送从系统总线或存储空间读进来的数据至外部；

读有效命令由读总线有效命令和读发送有效命令两部分构成；

读总线有效命令包含读有效命令、地址数据、数据长度，用于接收外部发到内部的读有效命令内容；

读发送有效命令包含读有效命令、数据长度、读数据内容，用于发送从系统总线或存储空间读进来的数据以及根据读操作状态添加的有效位发送至外部；

写命令包含写命令数据、地址数据、数据长度和写数据内容，用于将接收的数据写入系统总线或存储空间，还可以将接收的写数据发送至外部；

写返回命令包含写返回命令数据、地址数据、数据长度、写数据内容和写返回字节，用于将接收的数据写入系统总线或存储空间，还可以将接收的写数据内容及根据写操作状态产生的返回位发送至外部；

快捷读命令由快捷读接收命令和快捷读发送命令两部分构成；

快捷读接收命令包含快捷读命令、地址数据、数据长度，用于接收外部发进来的读本地（无需经过系统总线即可获得的数据）寄存器或存储空间的快捷读命令；

快捷读发送命令包含快捷读命令、数据长度、读数据内容，用于发送从本地（无需经过系统总线即可获得的数据）读到的寄存器或存储空间数据内容至外部；

地址分配命令包含地址分配命令数据、地址长度、地址内容，该命令属于可选命令，用于读写命令发送前的高位地址的提前配置；

中断包发送命令包含中断包发送命令数据、中断包长度、中断状态数据，该命令属于可选命令，用于将芯片内部中断状态通过中断包的形式送到外部。

地址分配命令须在读写命令结束（通过返回HOST数据或中断判断）后或读写尚未开始时发送，此规定用以防止剩余读写操作过程中地址信息被修改；

读命令及读有效命令须在前一读写命令结束（通过返回HOST数据或中断判断）后发送，此规定用以避免两个读命令之间因带宽问题所引入的冲突，保证读命令操作的独立性。

中断包发送需要在两个命令数据发送间空闲状态下自主发送，以此避免中断包给数据发送端处理不同读写命令数据时引入的冲突。

本发明释放微控制器及相关软件的参与，仅依赖外设接口就可完成外芯片对芯片内部芯片系统空间的读写，及其他外部芯片与内部芯片的交互如地址配置、中断包发送等；本发明全硬件实现UART数据的接收、发送、解析及读写控制，实现特定目的下数据的高效传输；外部设备可以以快捷方式访问UART接口，数据传输无需对系统总线发起任何读写操作。

本说明书中所描述的以上内容仅仅是对本发明所作的举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种修改或补充或采用类似的方式替代，只要不偏离本发明说明书的内容或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。

Claims (10)

1.一种基于UART的数据传输系统，其特征在于：包含读写控制单元、解析电路、接收FIFO、接收FSM、发送FSM、AXI主接口和APB从接口，接收FSM接收输入RXD信号用于对RXD信号进行过采样及去噪处理得到可靠的串行信号并依据UART协议接收数据，解析电路与接收FSM连接用于对接收FSM发送的UART数据依据定制读写协议进行解析并对解析后的数据进行分类，接收FIFO与解析电路连接用于缓存接收到需要发送至芯片外部的解析数据，读写控制单元用于依据定制读写协议完成各种定制命令的具体实现，读写控制单元包含异步写FIFO和异步读FIFO，其中异步写FIFO与解析电路连接，异步读FIFO输入INT信号，发送FSM与接收FIFO和异步读FIFO连接用于将由系统总线读入的数据、添加数据、中断包数据和需要发送的接收数据转换成UART串行数据TXD信号发送出去，AXI主接口与异步写FIFO连接，APB从接口与异步读FIFO连接。

2.按照权利要求1所述的一种基于UART的数据传输系统，其特征在于：所述解析电路数据分类的类别包含命令数据、地址数据、内容数据和数据长度。

3.按照权利要求1所述的一种基于UART的数据传输系统，其特征在于：所述读写控制单元完成的定制命令包含读命令、写命令、读有效命令、写返回命令、快捷读命令、地址分配命令和中断包发送命令。

4.按照权利要求1所述的一种基于UART的数据传输系统，其特征在于：所述读写控制单元包含快捷读映射、读命令发送数据产生单元、中断包产生单元、读FIFO控制、读异步FIFO、读内部接口、写异步FIFO、写FIFO控制和写内部接口，快捷读映射输入解析数据，中断包产生单元输入中断状态，读命令发送数据产生单元与快捷读映射和中断包产生单元连接并发送数据，读FIFO控制和度异步FIFO输入解析数据并与读命令发送数据产生单元和读内部接口连接，写异步FIFO和写FIFO控制输入解析数据并与写内部接口连接。

5.按照权利要求1所述的一种基于UART的数据传输系统，其特征在于：所述RXD信号和TXD信号与外部HOST连接。

6.按照权利要求1所述的一种基于UART的数据传输系统，其特征在于：所述TXD信号包含start位、数据位、奇偶校验位、stop位和Idle。

7.一种权利要求1-6任一项所述的基于UART的数据传输系统的控制方法，其特征在于包含以下步骤：

读写协议包含读命令、写命令、读有效命令、写返回命令、快捷读命令、地址分配命令和中断包发送命令；

读命令由读总线命令和读发送命令两部分构成；

读总线命令包含读命令数据、地址数据、数据长度，用于接收外部发到内部的读命令内容；

读发送命令包含读命令数据、数据长度、读数据内容，用于发送从系统总线或存储空间读进来的数据至外部；

读有效命令由读总线有效命令和读发送有效命令两部分构成；

读总线有效命令包含读有效命令、地址数据、数据长度，用于接收外部发到内部的读有效命令内容；

读发送有效命令包含读有效命令、数据长度、读数据内容，用于发送从系统总线或存储空间读进来的数据以及根据读操作状态添加的有效位发送至外部；

写命令包含写命令数据、地址数据、数据长度和写数据内容，用于将接收的数据写入系统总线或存储空间，还可以将接收的写数据发送至外部；

写返回命令包含写返回命令数据、地址数据、数据长度、写数据内容和写返回字节，用于将接收的数据写入系统总线或存储空间，还可以将接收的写数据内容及根据写操作状态产生的返回位发送至外部；

快捷读命令由快捷读接收命令和快捷读发送命令两部分构成；

快捷读接收命令包含快捷读命令、地址数据、数据长度，用于接收外部发进来的读本地寄存器或存储空间的快捷读命令；

快捷读发送命令包含快捷读命令、数据长度、读数据内容，用于发送从本地读到的寄存器或存储空间数据内容至外部；

地址分配命令包含地址分配命令数据、地址长度、地址内容，该命令属于可选命令，用于读写命令发送前的高位地址的提前配置；

中断包发送命令包含中断包发送命令数据、中断包长度、中断状态数据，该命令属于可选命令，用于将芯片内部中断状态通过中断包的形式送到外部。

8.按照权利要求7所述的基于UART的数据传输系统的控制方法，其特征在于：地址分配命令须在读写命令结束后或读写尚未开始时发送，防止剩余读写操作过程中地址信息被修改；

读命令及读有效命令须在前一读写命令结束后发送，用以避免两个读命令之间因带宽问题所引入的冲突，保证读命令操作的独立性；

中断包发送需要在两个命令数据发送间空闲状态下自主发送，避免中断包给数据发送端处理不同读写命令数据时引入的冲突。

9.按照权利要求8所述的基于UART的数据传输系统的控制方法，其特征在于：所述读写命令结束通过返回HOST数据或中断判断。

10.按照权利要求8所述的基于UART的数据传输系统的控制方法，其特征在于：所述前一读写命令结束通过返回HOST数据或中断判断。