KR100382215B1 - 발견적버스억세스중재기 - Google Patents

발견적버스억세스중재기 Download PDF

Info

Publication number
KR100382215B1
KR100382215B1 KR1019950049991A KR19950049991A KR100382215B1 KR 100382215 B1 KR100382215 B1 KR 100382215B1 KR 1019950049991 A KR1019950049991 A KR 1019950049991A KR 19950049991 A KR19950049991 A KR 19950049991A KR 100382215 B1 KR100382215 B1 KR 100382215B1
Authority
KR
South Korea
Prior art keywords
devices
buffer
priority
remaining
bus access
Prior art date
Application number
KR1019950049991A
Other languages
English (en)
Other versions
KR960025076A (ko
Inventor
엠. 오브라이언 리타
Original Assignee
아드밴스트 마이크로 디이바이시스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아드밴스트 마이크로 디이바이시스 인코포레이티드 filed Critical 아드밴스트 마이크로 디이바이시스 인코포레이티드
Publication of KR960025076A publication Critical patent/KR960025076A/ko
Application granted granted Critical
Publication of KR100382215B1 publication Critical patent/KR100382215B1/ko

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

중재기는 다수의 장치를 버스에 접속한다. 중재기는 장치의 상대적인 필요치를 근거로 장치중 에서 우선권을 결정한다. 상대적인 필요치는 각 장치의 경우, 각 장치에 대응하는 선입선출 버퍼와 같은, 버퍼의 포화상태에 근거하여 결정한다. 게이지는 상대적인 필요치, 그 다음에 우선권을 측정하는 각 버퍼에 대한 포화상태의 값을 중재기에 알린다. 또한, 중재기는 각 장치의 버퍼의 속도를 그 우선권 결정에 반영할 수 있다. 상대적인 장치의 우선권은 장치에 연결된 버퍼와 같이 버스를 통해 판독 및 기록 데이타를 동적으로 변경할 수 있다. 이와 유사하게, 주어진 장치의 상대적인 우선권은 장치가 입력모드에서 출력모드로 또는 출력모드에서 입력모드로 변할 때 변경될 수 있다.

Description

발견적 비스 억세스 중재기
멀티미디어 제품에서와 같이, 많은 장치가 데이타 버스에 접속되는 경우, 2개의 장치가 동시에 버스에 억세스하게 된다면 충돌이 일어날 것이다. 이러한 충돌을 해결하기 위하여, 상위 우선권을 가지는 장치에 버스 억세스를 부여하도록 중재기가 개발되어왔다. 2개의 장치가 버스에 대하여 회선쟁탈이 있을 경우, 중재기는 먼저 2개의 장치 중 상위 우선권을 가지는 장치에 억세스를 부여하고 그 다음 하위 우선권을 가지는 장치에 억세스를 부여한다.
위와 같은 중재기를 갖춘 시스템에 있어서, 상위 우선권을 가지는 장치는 버스에 대하여 빈번한 억세스를 할 것이며, 하위 우선권을 가지는 장치는 버스에 대하여 드물게 억세스를 할 것이다. 이것은 시스템 초기화 또는 부팅 동안, 장치에 그 우선권을 할당하는 경우, 장치의 상대적인 우선권은 시간이 지나도 바뀌지 않는다는 문제점을 제공한다. 하위 우선권을 갖는 장치가 기능을 계속하기 위하여 버스에 대한 억세스를 필요로 하지만, 억세스를 얻을 수 없는 상황이 존재할 수 있다. 왜냐하면 억세스를 필수적으로 필요로 하지 않는 상위 우선권 장치가 버스 억세스를 동시에 요구할 수도 있기 때문이다. 따라서, 시스템이 우선권에 근거하여 억세스를 부여하더라도, 하위 우선권을 갖는 장치가 유휴시간을 갖게되는 결과를 가져온다.
본 발명의 일 목적은 다수의 장치들이 데이터 버스에 대한 억세스를 요청하는 경우에 있어서, 프로세싱을 행하는 동안 각각의 장치에 대한 우선권을 갱신할 수 있는 성능을 중재기에 제공함으로써 시스템의 효율을 개선하는 것이다. 특히, 본 발명의 중재기는 경쟁 관계의 장치에 대한 상대적인 우선권을 결정하기 위하여 경쟁 장치와 관련된 선입선출(first-in first-out; FIFO) 메모리들과 같은 메모리들의 포화상태(the fulllness of memory)를 나타내는 게이지를 사용한다.
본 발명의 다른 목적은 장치와 관련된 메모리의 포화상태에 근거하여, 우선권을 결정하는 버스 중재기를 통해 다수의 장치에 버스 억세스를 부여하는 버스 억세스 부여방법을 제공하는데 있다.
본 발명의 또 다른 목적은 메모리의 포화상태는 물론 장치의 상대적인 속도에 근거하여, 각각의 장치의 우선권을 계산하는 중재기를 제공하는데 있다.
본 발명의 일실시예는 중재기를 통해 다수의 장치에 접속되는 버스를 포함한다. 장치들 중 적어도 하나는 관련 메모리의 포화상태를 표시하는 값을 나타내는 대응 게이지를 구비한다. 따라서, 중재기는 게이지의 값에 근거하여, 버스에 억세스를 부여한다. 본 실시예는 각각의 장치에 메모리 및 대응 게이지를 관련시키는 것에까지 확장될 수 있다. 본 실시예는 장치가 모두 입력장치, 모두 출력장치, 입력장치 및 출력장치의 혼합 장치인 경우에도 적용되거나 또는 입/출력장치를 포함할 수 있다.
본 발명의 다른 실시예에 있어서, 각각의 장치와 관련된 게이지는 포화상태의 관련 메모리의 백분율을 나타내는 백분위수 값(percentile value)을 나타낸다. 그러면, 중재기는 각각의 장치에 대한 필요치를 측정함으로써 각 장치의 우선권을 결정한다. 입력모드에서의 입력/출력장치들 및 입력장치들의 경우, 필요치는 100에서 백분위수 값을 뺄셈함으로써 측정된다. 출력모드에서의 입력/출력장치들 및 출력장치들의 경우, 필요치는 백분위수 값과 동일하다. 그러면, 중재기는 그 각각의 필요치에 근거하여 장치에 우선권을 부여한다.
본 발명의 상기 목적 및 장점은 첨부된 도면을 참고로 하여 더욱 명백해질 것이다.
제 1도는 중재기(103)를 통해 버스(101)에 접속된 4개의 장치(A,B,C,D)를 도시한 도면이다. 장치(A,B,C,D)는 버스(101)를 통해 통신하는 어떠한 장치이어도 무방하다. 이들 장치 각각은 버퍼를 통해 버스에 접속될 수 있다. 예를 들면, 제 1 도에 도시한 바와 같이, 장치(A)는 버퍼(105)를 통해 접속되며, 장치(B)는버퍼(107)를 통해 또한 접속되고, 장치(C)는 버퍼(109) 통해 또한 접속된다. 버퍼(105,107,109)는 예를 들어, 선입선출(FIFO) 버퍼이다.
버퍼(105)는 게이지(111)를 통해 중재기(103)에 또한 접속된다. 이와 유사하게, 버퍼(107,109)는 각각 게이지(113,115)를 통해 중재기(103)에 접속된다. 게이지(111,135,115)는 버퍼(105,107,109) 각각의 상태에 대한 정보를 중재기(103)에 제공한다. 특히, 게이지(111,113,115)는 각각 버퍼(105,107,109)의 포화상태를 중재기(103)에게 알린다.
제 1 도의 실시예의 경우, 버퍼(105)는 16 바이트 FIFO이며, 장치(A) 버스 (101)를 통해 데이타를 주기적으로 판독하여 버퍼(105)를 채운다고 가정한다. 그 밖에, 버퍼(107)는 버스(101)를 통해 주기적으로 기록을 행하는 1K 바이트 FIFO라고 가정한다. 그 밖에, 버퍼(109)는 버스(101)를 통해 주기적으로 기록을 행하는 128 바이트 FIFO라고 가정한다. 마지막으로, 장치(D)는 자신이 많은 양의 정보를 전송하지 않으므로 어떠한 버퍼도 구비하지 않는다고 가정한다.
이러한 실시예에 있어서, 게이지(111,113,115)는 버퍼(105,107,109)의 포화상태를 표시한다. 이러한 표시는 전체의 1/2, 전체의 3/4등과 같은 분수로 또는 전체의 50%, 전체의 75% 등과 같은 백분율로 나타낼 수 있다.
중재기(103)는 개별적인 버퍼에 대한 게이지 판독에 근거한 우선권에 따라서, 장치(A,B,C,D)에 버스(101)로의 억세스를 제공한다. 따라서, 장치의 상대적인 우선권은 시간이 지나면 바뀌게 된다.
그러므로, 앞서 논의한 실시예에 있어서, 통상적인 중재기는 시스템을 초기화할 때, 버퍼(107)에는 최상위 우선권을, 버퍼(109)에는 두 번째의 우선권을, 버퍼(105)에는 세 번째의 우선권을, 장치(D)에는 최하위의 우선권을 주도록 설정된다. 이러한 우선권 부여 방식은 개별적인 장치의 버퍼 각각의 크기에 근거하는바, 그 크기는 장치가 버스를 통해 통신해야만 하는 빈도와 관련된다. 대안적으로, 통상적인 중재기는 장치에 대하여 할당된 상대적인 우선권으로 미리 프로그램될 수 있다. 어떻든, 통상적인 중재기에 있어서, 장치는 그 상대적인 우선권을 유지함으로써, 상대적인 우선권은 시간이 지나도 동적으로 갱신되지 않았다.
각각의 장치에 우선권을 할당할 때, 본 발명은 어떤 장치라도 유휴상태에 있게 되는 가능성을 최소화하는 것을 목적으로 한다. 유휴상태는 장치가 그 버퍼를 통해 소통하기를 원하지만, 그렇게 할 수 없는 상황으로 볼 수 있다. 예를 들면, 장치가 버스(101)에 데이타를 기록하길 원하지만, 버퍼가 포화상태라면 장치는 데이타를 기록할 수 없으며, 따라서, 그 버퍼가 버스(101)에 억세스를 부여할때까지 유휴상태에 놓인다. 이 때, 버퍼는 버스(101)에 데이타를 기록하여, 장치가 기록할 수 있는 버퍼 용량을 산출한다. 이와 유사하게, 장치가 데이타를 판독하기 원하지만, 그 버퍼가 비어있다면, 장치는 유휴상태에 놓인다.
장치가 유휴상태에 놓이는 가능성을 최소화하기 위하여, 본 발명의 중재기는 장치에 상대적인 우선권을 할당할 때, 그 버퍼의 포화상태는 물론, 장치의 형태(기록장치 또는 판독장치)를 고려한다. 그 밖에, 본 발명의 중재기는 그 버퍼의 포화상태가 시간이 지날수록 변하기 때문에 장치의 상대적인 우선권을 갱신한다.
예를 들면, 버퍼(107)는 단지 100 바이트의 데이타를 보유한다고 가정한다.따라서, 게이지(113)는 버퍼(107)가 단지 10%만이 포화되었다는 것을 나타낸다. 이와 유사하게, 버퍼(105)는 8 바이트를 보유한다고 가정함으로씨, 게이지(11)는 버퍼(105)가 50% 포화되었다는 것을 나타낸다. 그 밖에, 버퍼(109)는 96 바이트를 포함한다고 가정한다. 그러면, 게이지(115)는 버퍼(109)가 75% 포화상태라는 것을 나타낸다. 이러한 상황은, 본 발명의 중재기를 사용하여, 장치(A)가 최상위 우선권을 가지며, 장치(C)는 그 다음의 우선권을 가지고, 장치(B)는 최하위 우선권을 가지게 되는 결과를 가져온다. 이것을 표 I로부터 알 수 있다.
표 I로부터 알 수 있는 바와 같이, 본 발명에 있어서, 우선권은 메모리의 상태에 근거하여 동적으로 세트될 수 있다. 따라서, 통상적인 시스템에 있어서, 예를 들면 가장 큰 FIFO를 가지는 장치가 우선권을 부여받을 수 있는 것과는 달리, 우선권은 동일한 장치에 항상 주어지지 않는다. 위와 같은 방식을 사용하는 통상적인 시스템은 버퍼(107)(장치(B))가 가장 큰 용량을 가지기 때문에, 최상위 우선권을 버퍼(107)(장치(B))에 부여하게된다. 반면, 본 발명은 버퍼(105)(장치(A))에 최상위 우선권을 부여한다.
더욱이, 본 발명에 있어서, 우선권이 본 실시예에서는 버퍼(109)(장치(C))가 될 수 있는 가장 포화된 버퍼에만 반드시 주어지는 것은 아니다. 이것은, 경쟁 장치들이 서로 다른 형태이기 때문이다. 다시 말해서, 본 실시예에서 장치(B)는 기록장치로서 기술되는데 반해, 장치(A, C)는 판독 장치로서 기술된다. 그 대신에, 장치(A,B,C) 사이에서와 같이, 본 발명은 장치(A)의 버퍼(105)에 우선권을 부여한다. 이것은 장치(A)가 판독 장치이고 버퍼(105)가 50% 포화되었기 때문이다. 따라서, 버퍼(105)는 장치(A)가 판독을 행하길 원하며 버퍼(105)가 비어있을 때, 버퍼(105)는 장치(A)가 유휴 상태로 되는 것으로부터 50% 떨어져 있게 된다.
다른 판독장치인 장치(C)는 버퍼(109)가 75% 포화되고 따라서, 그 유휴점으로부터 75%가 떨어져 있기 때문에 두 번째의 우선권을 부여받는다. 기록 장치인 장치(B)는 세 번째의 우선권을 받는데, 그 이유는 버퍼(107)가 10% 포화되어 따라서 100% 포화로부터 90% 비어있게 되어, 버퍼(107)가 완전히 포화될 때 장치(B)가 기록을 행할 수 없는 장치(B)의 유휴점으로부터 90% 떨어져 있기 때문이다. 따라서, 장치(B)는 통상적인 중재기를 통해서는 장치(A, B, C)중에서 버퍼(107)의 큰 용량으로 인해 최상위 우선권을 부여받는데 반해, 본 발명에서는 버퍼의 상대적인 포화상태로 인하여, 3개의 장치 중에서 그 유휴점에 도달하는데 가장 멀리 떨어져 있기 때문에 최하위의 우선권을 부여받게 된다. 유휴상태 이전에 장치에 의해 처리될 남아있는 데이터의 량은 본 발명의 관점에서 그 장치의 전체 버퍼 용량의 백분율로서, "남아있는 처리 용량"으로서 언급된다.
따라서, 표 I에서 알 수 있는 바와 같이, 본 발명은 필요치에 근거하이 우선권을 할당한다. 판독장치의 경우, 필요치는 100에서 게이지 판독(백분위수로 표시)을 뺄셈함으로써 측정된다. 이와는 반대로, 기록장치의 경우, 필요치는 게이지 판독치와 같다. 따라서, 장치(A, B, C)에 대하여, 표 I 의 정보는 이하 표 II에 도시한 바와 같이 합성될 수 있다.
상기 표 II로부터 알 수 있는 바와 같이, 가장 큰 필요치를 가지는 장치는 최상위 우선권을 부여받는다. 이것은 장치의 유휴시간을 최소화하기 위하여 통상적으로 중재되는 시스템보다는 더욱 효과적인 방법으로 동작하는 동적 시스템을 제공한다.
또한, 간략화를 위하여, 상기 실시예에서, 장치 각각은 판독장치이거나 또는 기록장치라고 가정하였다. 대안적으로, 장치 중 어느 하나 또는 장치 모두는 주어진 시간에 입력모드이거나 또는 출력모드에 있는 입력/출력 장치일 수 있다. 이 경우, 중재기는 장치의 게이지 판독치가 그 필요치(기록 모드)와 같은지 또는 100 빼기 장치의 게이지 판독치가 그 필요치(판독 모드)와 동일한지의 여부를 알 기 위하여 장치의 모드를 초기에 결정한다. 이 경우, 주어진 장치의 필요치와 그럼으로써 그의 상대적인 우선권은 판독모드에서 기록모드로 또는 기록모드에서 판독모드로장치가 시프트함에 따라서 변경될 것이다. 예를 들면, 90% 포화상태의 FIFO를 갖춘 기록모드의 장치는 그 필요치가 90 이기 때문에 상대적으로 높은 우선권을 가진다. 그러나, 이 장치가 판독모드로 시프트된다면, 그 우선권은 상대적으로 낮은 우선권으로 떨어진다. 왜냐하면, 그 필요치는 유휴상태를 성취할 때까지 버퍼용량의 90%가 남아있음에 해당하는 10이 될 것이기 때문이다.
대안적인 실시예에 있어서, 버퍼가 포화되거나 공백으로 되는 속도는 또한 장치에 관련된 버퍼중에서 상대적 우선권을 동적으로 결정하는데 있어 하나의 결정 계수(factor)가 될 수 있다. 따라서, 2개의 장치가 동일한 형태(예컨대, 장치 모두가 기록장치)로 구성된다면, 각각의 장치는 동일한 크기의 버퍼를 가지며, 버퍼 각각은 50% 포화되며, 더 빨리 포화하게 될 장치의 버퍼에 우선권을 주어야 한다.
예를 들면, 장치(X)는 하드디스크이고 장치(Y)는 모뎀이라고 가정한다. 또한, 장치(X, Y)는 모두 각각의 버퍼를 통해 데이타 버스에 데이타를 기록한다고 가정한다. 하드디스크인 장치(X)는 모뎀인 장치(Y)가 그의 버퍼를 포화할 수 있는 것보다 더욱 신속하게 그의 버퍼를 포화할 수 있다. 따라서, 본 발명의 제 1 실시예는 장치(X, Y)에 관련된 버퍼들을 서로 동등하게 간주할 수도 있지만은 장치(X)의 버퍼에 우선권을 부여하게되는바, 이는 장치(Y)의 버퍼가 장치(Y)에 의해 포화되는 것 보다 더욱 신속하게 장치(X)의 버퍼가 장치(X)(장치(X)를 유휴상태에 놓음으로서)에 의해 포화되기 때문이다.
제 1 실시예의 우선권 부여 방식에 대한 이러한 대안적인 우선권 부여 방식을 견지하기 위한 한 방법은 중재기가 우선권을 설정할 때 각 장치에 대하여 고려하게될 기본적인 질문을 살펴보는 것이다. 제 1 실시예에 있어서, 중재기는 "그 버퍼가 그 장치를 유휴상태에 놓이게 하기까지 얼마나 멀리 떨어져 있는지?"를 물을 것이다. 그러면, 중재기는 그 장치를 유휴상태로 만드는데 가장 가까이 있는 버퍼 (가장 큰 필요값을 가지는 버퍼)에 억세스를 부여할 것이다. 이러한 대안적인 실시예에 있어서는, 중재기가 "이 버퍼가 그 장치를 유유상태에 놓이게 하기까지 얼마나 걸리는가?"를 물을 것이다. 그러면, 중재기는 그 장치를 유휴상태로 만드는데 가장 짧은 시간이 걸리는 버퍼에 억세스를 부여한다.
본 실시예에 있어서, 장치(X, Y)에 관련된 버퍼가 그 유휴상태로부터 동일한 거리상에 있더라도, 장치(X)의 버퍼가 장치를 유휴상태로 만드는데 가장 짧은 시간이 걸린다. 왜냐하면, 장치(X)의 버퍼는 장치(Y)의 버퍼보다 빠르게 채워지기 때문이다. 따라서, 장치(X)의 버퍼가 우선권을 부여받는다.
이제, 동일한 장치(X, Y)가 서로 반대의 방향에서 동작하는 경우를 고려해보자. 여기서, 이 2개의 장치는 버스로부터 데이타를 판독한다. 장치(Y)가 그 버퍼로부터 판독될 수 있는 것보다 더욱 빠르게 장치(X)가 그 버퍼로부터 판독을 행할 수 있기 때문에, 버퍼 모두 50% 포화되었다면, 장치(X)는 유휴상태로 되는데 가장 짧은 시간이 걸린다. 따라서, 장치(Y)의 버퍼보다는 장치(X)의 버퍼가 버스에서 우선권을 부여받게 된다. 모든 다른 요인이 동일하다면, 더 느린 장치에 연결된 버퍼보다는 더욱 빠른 장치에 연결된 버퍼가 우선권을 부여받는다는 것을 알 수 있다. 이것은 장치가 모두 판독모드 또는 기록모드에 있을 경우 사실이다.
이와 유사하게, 여러 장치가 판독모드나 또는 기록모드에서의 기록장치, 판독장치 또는 판독/기록장치라면, 장치가 그 버퍼로부터의 판독 및/또는 그 버퍼에 기록하는 속도는 중재기에 저장될 수 있다. 그러면, 중재기는 각 장치에 대해, 버퍼가 버스에 억세스를 부여받지 못한다면, 장치가 유휴상태가 될 때까지 시간의 양을 계산할 수 있다. 그러면, 중재기는 억세스를 부여받지 못하는 즉시, 유휴상태가 되는 장치와 관련된 버스로의 억세스 우선권을 부여한다. 중재기는 그 속도와 버퍼 용량에 근거하여 장치에 대한 상대적인 우선권을 갱신할 수 있음으로써 어떤 장치가 유휴상태가 되는 전체적인 가능성을 최소화한다.
상기 실시예는 각각의 장치가 그 버퍼에 기록하거나 그 버퍼로부터 판독하는 단일 억세스속도를 가진다고 가정한다. 대안적으로, 장치는 그 장치가 그 버퍼로부터 판독하는 속도와는 다른 속도로 버퍼에 기록할 수 있다. 이 경우, 기록속도 및 판독속도는 모두 중재기에 저장될 수 있음으로써 장치가 유휴상태가 될 때까지의 시간의 양을 중재기가 적절하게 계산할 수 있다.
대안적으로, 장치는 가변적인 기록속도 또는 판독속도를 가질 수 있다. 이 경우, 장치는 중개기에 접속됨으로써 장치가 그 현재 속도를 중재기에 알릴 수 있게 된다. 이러한 방식으로, 중재기는 장치가 유휴상태가 될 때가지의 시간의 양을 적절하게 계산할 수 있다.
이상 본 발명의 여러 가지 실시예를 기술하였으나, 본 발명은 또한 많은 변형을 꾀할 수 있음을 이해해야 할 것이다. 본 출원은 일반적으로 본 발명의 원리에 따라 그리고 본 발명이 속한 기술분야에서의 지식 또는 관례내에서 본 개시와의 상위점들을 포함하여, 본 발명의 가능한 어떠한 변형, 사용 또는 적용을 포괄하도록의도된 것이며, 이들 변형, 사용 또는 적용은 앞에서 제시되고 본 발명의 범위 또는 첨부된 특허청구범위의 제한범위내의 본질적인 특징들에 적용될 수 있다.
제 1도는 4개의 장치가 중재기(arbiter)를 통해 버스에 접속된 본 발명의 일실시예에 도시한 도면.
*** 도면의 주요부분에 대한 부호의 설명 ***
101 : 버스 103 : 중재기
105, 107, 109 : 버퍼 11, 113, 115 : 게이지
A, B, C, D : 장치

Claims (7)

  1. 장치들간의 버스 억세스 중재 방법으로서,
    상기 각 장치들에 대하여 사용되지 않는 버퍼용량을 결정하는 단계와;
    상기 사용되지 않는 버퍼 용량으로부터 상기 각 장치들에 대한 유휴 상태 이전에 남아있는 처리용량을 결정하는 단계와;
    상기 남아있는 처리용량 순서에 따라, 상기 각각의 장치들에 대한 버스 억세스 우선권을 할당하는 단계를 구비하며, 상기 유휴상태 이전에 남아 있는 처리용량이 가장 낮은 장치가 가장 높은 버스 억세스 우선권을 부여받는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서, 상기 유효 상태 이전에 남아있는 처리 용량을 결정하는 단계는 상기 각 장치들에 대하여 판독 모드에서 작동이 이루어지는지 또는 기록 모드에서 작동이 이루어지는지를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 버스 억세스 우선권을 할당하기 전에, 상기 각 장치들의 유휴상태 이전에 상기 남아있는 처리 용량을 상기 장치의 동작 속도 계수(factor)로 스케일링하는 단계를 더 포함하며, 그럼으로써 상기 유효 상태 이전에 남아있는 처리 용량은 상기 각 장치들에 대한 유효 상태 이전에 남아있는 시간을 나타내는 것을 특징으로 하는 버스 억세스 중재시스템.
  4. 장치들간의 버스 억세스 중재 시스템으로서,
    상기 각 장치들에 대하여 사용되지 않는 버퍼용량을 결정하는 수단과;
    상기 사용되지 않는 버퍼 용량으로부터 상기 각 장치들에 대한 유휴 상태 이전에 남아있는 처리용량을 결정하는 수단과;
    상기 남아있는 처리용량 순서에 따라 상기 각각의 장치들에 대한 버스 억세스 우선권을 할당하는 수단을 포함하며, 상기 유휴상태 이전에 남아 있는 처리용량이 가장 낮은 장치가 가장 높은 버스 억세스 우선권을 부여받는 것을 특징으로 하는 시스템.
  5. 제 4 항에 있어서, 상기 유효상태 이전에 남아있는 처리 용량을 결정하는 수단은 상기 각 장치들에 대하여 판독 모드에서 작동이 이루어지는지 또는 기록 모드에서 작동이 이루어지는지를 결정하는 단계를 포함하는 것을 특징으로 하는 시스템.
  6. 제 4 항에 있어서, 상기 각 장치들의 유휴 상태 이전에 상기 남아있는 처리용량을 상기 장치의 동작 속도 계수로 스케일링하는 수단을 더 포함함으로써, 상기 유효상태 이전에 남아있는 처리 용량은 상기 각 장치들에 대한 유효상태 이전에 남아있는 시간을 나타내는 것을 특징으로 하는 시스템.
  7. 장치들간의 버스 억세스 중재 방법으로서,
    상기 각 장치들에 대하여 사용되지 않는 버퍼용량을 결정하는 단계와;
    상기 사용되지 않는 버퍼 용량으로부터, 상기 각 장치들에 대한 유휴상태 이전에 남아있는 처리용량을 결정하는 단계와; 그리고
    상기 남아있는 처리 시간의 순서로 상기 각 장치들에 버스 억세스 우선권을 할당하는 단계를 포함하며, 상기 유휴상태 이전에 남아 있는 처리용량이 가장 낮은 장치가 가장 높은 버스 억세스 우선권을 부여받는 것을 특징으로 하는 방법.
KR1019950049991A 1994-12-19 1995-12-14 발견적버스억세스중재기 KR100382215B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US35928794A 1994-12-19 1994-12-19
US08/359287 1994-12-19
US08/359,287 1994-12-19

Publications (2)

Publication Number Publication Date
KR960025076A KR960025076A (ko) 1996-07-20
KR100382215B1 true KR100382215B1 (ko) 2003-07-18

Family

ID=23413166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049991A KR100382215B1 (ko) 1994-12-19 1995-12-14 발견적버스억세스중재기

Country Status (4)

Country Link
US (1) US5796961A (ko)
EP (1) EP0718773A1 (ko)
JP (1) JPH08263429A (ko)
KR (1) KR100382215B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839494B1 (ko) 2006-02-28 2008-06-19 삼성전자주식회사 버스 중재 시스템 및 버스 중재 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178475B1 (en) 1994-12-19 2001-01-23 Advanced Micro Devices Inc. Multimedia system employing timers to properly allocate bus access
JP3519182B2 (ja) 1995-09-05 2004-04-12 株式会社日立製作所 情報処理システムおよびバスアービタならびにバス制御方法
US6141351A (en) * 1996-12-20 2000-10-31 International Business Machines Corporation Radio frequency bus for broadband microprocessor communications
US6098124A (en) * 1998-04-09 2000-08-01 National Instruments Corporation Arbiter for transferring largest accumulated data block output from data buffers over serial bus
US6199123B1 (en) * 1998-07-30 2001-03-06 Compaq Computer Corporation Computer system for supporting increased PCI master devices without the requiring additional bridge chips
US6816934B2 (en) * 2000-12-22 2004-11-09 Hewlett-Packard Development Company, L.P. Computer system with registered peripheral component interconnect device for processing extended commands and attributes according to a registered peripheral component interconnect protocol
DE19842849C2 (de) * 1998-09-18 2001-02-01 Siemens Ag Verfahren und Anordnung zum Übertragen von digitalen Daten
US6449702B1 (en) * 1999-12-30 2002-09-10 Intel Corporation Memory bandwidth utilization through multiple priority request policy for isochronous data streams
US7743257B2 (en) * 2002-06-27 2010-06-22 Nxp B.V. Security processor with bus configuration
KR100480605B1 (ko) * 2002-07-25 2005-04-06 삼성전자주식회사 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기
US20050160188A1 (en) * 2004-01-20 2005-07-21 Zohar Bogin Method and apparatus to manage memory access requests
US8307147B2 (en) * 2005-09-09 2012-11-06 Freescale Semiconductor, Inc. Interconnect and a method for designing an interconnect
US20070198730A1 (en) * 2006-02-17 2007-08-23 Via Technologies Inc. Embedded system with a bus and arbitration method for same
US20070255874A1 (en) * 2006-04-28 2007-11-01 Jennings Kevin F System and method for target device access arbitration using queuing devices
TWI324305B (en) * 2006-06-14 2010-05-01 Via Tech Inc Embedded system and related buffer size determining method thereof
US20100169525A1 (en) * 2006-08-23 2010-07-01 Frescale Semiconductor Inc. Pipelined device and a method for executing transactions in a pipelined device
WO2008023218A1 (en) * 2006-08-23 2008-02-28 Freescale Semiconductor, Inc. Device having priority upgrade mechanism capabilities and a method for updating priorities
CN101087256B (zh) * 2007-07-13 2011-08-17 杭州华三通信技术有限公司 报文传输方法及系统
US20090310489A1 (en) * 2008-06-17 2009-12-17 Bennett Andrew M Methods and apparatus using a serial data interface to transmit/receive data corresponding to each of a plurality of logical data streams
CN101930417B (zh) * 2010-08-13 2012-10-10 北京飞利信科技股份有限公司 用于基于串行数据总线的流媒体传输系统终端设备中的仲裁器
US9684633B2 (en) 2013-01-24 2017-06-20 Samsung Electronics Co., Ltd. Adaptive service controller, system on chip and method of controlling the same
US10298117B2 (en) * 2017-06-30 2019-05-21 Intel Corporation Master-slave controller architecture

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216694A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp Faコントローラ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285038A (en) * 1976-10-15 1981-08-18 Tokyo Shibaura Electric Co., Ltd. Information transfer control system
US4161778A (en) * 1977-07-19 1979-07-17 Honeywell Information Systems, Inc. Synchronization control system for firmware access of high data rate transfer bus
US5072420A (en) * 1989-03-16 1991-12-10 Western Digital Corporation FIFO control architecture and method for buffer memory access arbitration
US5410652A (en) * 1990-09-28 1995-04-25 Texas Instruments, Incorporated Data communication control by arbitrating for a data transfer control token with facilities for halting a data transfer by maintaining possession of the token
US5247617A (en) * 1991-02-26 1993-09-21 Digi International, Inc. Method for supplying data to a buffered uart
US5319388A (en) * 1992-06-22 1994-06-07 Vlsi Technology, Inc. VGA controlled having frame buffer memory arbitration and method therefor
US5392033A (en) * 1993-01-05 1995-02-21 International Business Machines Corporation Priority generator for providing controllable guaranteed fairness in accessing a shared bus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05216694A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp Faコントローラ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839494B1 (ko) 2006-02-28 2008-06-19 삼성전자주식회사 버스 중재 시스템 및 버스 중재 방법

Also Published As

Publication number Publication date
JPH08263429A (ja) 1996-10-11
KR960025076A (ko) 1996-07-20
EP0718773A1 (en) 1996-06-26
US5796961A (en) 1998-08-18

Similar Documents

Publication Publication Date Title
KR100382215B1 (ko) 발견적버스억세스중재기
EP0625753B1 (en) Dynamically programmable bus arbiter with provisions for historical feedback
US6006303A (en) Priority encoding and decoding for memory architecture
US5857083A (en) Bus interfacing device for interfacing a secondary peripheral bus with a system having a host CPU and a primary peripheral bus
US5303382A (en) Arbiter with programmable dynamic request prioritization
US6393506B1 (en) Virtual channel bus and system architecture
EP1754229B1 (en) System and method for improving performance in computer memory systems supporting multiple memory access latencies
KR100420706B1 (ko) 가변폭버스의동시적인액세스를이용하는다중프로세서시스템에서i/o제어를위한방법및시스템
KR910012961A (ko) 프라이오리티 아비트레이션 조정장치
US20070233923A1 (en) Bus arbitration system and method thereof
US5903283A (en) Video memory controller with dynamic bus arbitration
US6820142B2 (en) Token based DMA
JP2622654B2 (ja) 複数要求間の仲裁方法およびその装置
KR100590387B1 (ko) 네트워크 프로세서에서 메모리 대역폭을 효율적으로공유하기 위한 장치 및 방법
KR960700478A (ko) 멀티프로세서 데이터 메모리 공용 장치(Multiprocessor Data Memory Sharing)
CN101520759B (zh) 动态优先级外部事务处理系统
US7380040B2 (en) Software programmable dynamic arbitration scheme
KR101050019B1 (ko) 다수의 프로세서 및 하나의 메모리 시스템을 갖는 시스템용메모리 인터페이스
US7080174B1 (en) System and method for managing input/output requests using a fairness throttle
JP3317873B2 (ja) データ転送制御装置
US7099972B2 (en) Preemptive round robin arbiter
EP1752881A1 (en) Apparatus for memory resource arbitration based on dedicated time slot allocation
US6889283B2 (en) Method and system to promote arbitration priority in a buffer queue
US8176263B2 (en) Memory management apparatus and method for same
JPH07281942A (ja) 共有資源のアービトレーション方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 12

EXPY Expiration of term