JPH08263429A - バスアクセス調停システムおよびバスアクセスを認める方法 - Google Patents

バスアクセス調停システムおよびバスアクセスを認める方法

Info

Publication number
JPH08263429A
JPH08263429A JP7324394A JP32439495A JPH08263429A JP H08263429 A JPH08263429 A JP H08263429A JP 7324394 A JP7324394 A JP 7324394A JP 32439495 A JP32439495 A JP 32439495A JP H08263429 A JPH08263429 A JP H08263429A
Authority
JP
Japan
Prior art keywords
bus
arbiter
priority
value
gauge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7324394A
Other languages
English (en)
Inventor
Rita M O'brien
リタ・エム・オブライエン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JPH08263429A publication Critical patent/JPH08263429A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 複数の装置がデータバスにアクセスを要求す
るところでシステムの効率を向上させるために、それぞ
れの装置の優先順位を更新する能力を有するアービタを
提供する。 【解決手段】 アービタ（１０３）は複数の装置をバス
に接続している。アービタ（１０３）は、装置の相対的
必要性に基づいて装置間の優先順位を決定する。相対的
必要性はバッファの使用割合に基づいて各装置に対して
決定される。ゲージはアービタ（１０３）に各バッファ
の使用割合の値を知らせそれから優先順位が計算され
る。さらに、アービタ（１０３）は各装置のバッファの
速度をもその優先順位の決定のとき考慮に入れる。この
ようにして装置の相対的優先順位は装置に関連のバッフ
ァがバスを介してデータを読出しかつ書込むとき動的に
変化できる。

Description

【発明の詳細な説明】
【０００１】
【発明の背景】マルチメディアアプリケーションなどに
おける場合のように多くの装置がデータバスに接続され
ているとき、２つの装置が同時にバスにアクセスを要求
するところでコンテンションが生じる。これらのコンテ
ンションを解決するために、優先順位が最も高い装置に
バスアクセスを認めるようなアービタが開発されてき
た。２つの装置がバスに対してコンテンション状態にあ
るとき、アービタは第１に２つのうちより高い優先順位
を有する装置にアクセスを与え、その後より低い優先順
位を有する装置にアクセスを与える。
【０００２】そのようなアービタを備えるシステムにお
いて、非常に高い優先順位を有する装置はバスに頻繁に
アクセスできるが、低い優先順位を有する装置はバスに
低い頻度でしかアクセスできないしない。システム初期
化またはブートアップの間に、装置が、装置の相対的優
先順位が経時的に変わらないように優先順位を割当てら
れるとき、これは問題を生じ得る。優先順位の高い装置
が必ずしもアクセスを必要としないのにたまたま同時に
バスアクセスを要求しているために、優先順位の低い装
置が動作を続けるためにバスへのアクセスを必要として
も、アクセスを得ることができないという状況が起こり
得る。このようにして、システムが優先順位に基づいて
アクセスを認めているが、優先順位の低い装置にアイド
ル時間が生じるために結果的に能率が悪くなる。
【０００３】
【発明の概要】この発明の目的は、複数の装置がデータ
バスにアクセスを要求するところで、処理の間にそれぞ
れの装置の優先順位を更新するための能力をアービタに
与えることによって、システムの能率を改良することで
ある。より特定的には、この発明のアービタは、競合し
ている装置の相対的優先順位を決定するために、競合し
ている装置に関連の先入れ先出し（ＦＩＦＯ）メモリセ
ルなどのメモリの使用割合を示すゲージを利用する。
【０００４】この発明のさらなる目的は、装置に関連の
メモリの使用割合に基づいて優先順位を決定するバスア
ービタを介して複数の装置へのバスアクセスを認める方
法を提供する。
【０００５】この発明のさらなる目的は、そのメモリの
使用割合だけでなく装置の相対的速度にも基づいて各装
置の優先順位を計算するアービタを提供することであ
る。
【０００６】この発明の一実施例は、アービタを介して
複数の装置に接続されたバスを含む。装置の少なくとも
１つは関連のメモリの使用割合を表わす値を示す対応の
ゲージを有する。そのようにしてアービタはゲージの値
に基づいてバスへのアクセスを認める。メモリおよび対
応のゲージを各装置に関連付けるようにこの実施例を拡
張することもできる。この実施例は、装置がすべて入力
装置であったり、すべて出力装置であったり、入力装置
および出力装置が混ざったものであったり、入力／出力
装置を含んだりする状況に適用できる。
【０００７】この発明の別の実施例では、各装置に関連
のゲージは、一杯になった関連のメモリの割合を示す百
分位数の値を示す。そしてアービタは各装置の必要値を
計算することによって各装置の優先順位を決定する。入
力装置、および入力モードにある入力／出力装置に関し
ては、必要値は１００から百分位数の値を減算すること
によって計算される。出力装置、および出力モードにあ
る入力／出力装置に関しては、必要値は百分位数の値と
等しい。そしてアービタはそれらのそれぞれの必要値に
基づいて装置への優先順位を認める。
【０００８】この発明のこれらおよび他の目的は図面を
検討すると明らかになるであろう。
【０００９】
【好ましい実施例の詳しい説明】図１は、アービタ１０
３を介してバス１０１に接続された４つの装置Ａ、Ｂ、
ＣおよびＤを示す。装置Ａ、Ｂ、ＣおよびＤはバス１０
１を介して通信するどのような装置でもよい。これらの
装置の各々はバッファを介してバス１０１に接続され得
る。たとえば、図１に示されているように、装置Ａはさ
らにバッファ１０５を介して接続され、装置Ｂはさらに
バッファ１０７を介して接続され、装置Ｃはさらにバッ
ファ１０９を介して接続されている。バッファ１０５、
１０７、および１０９は、たとえば先入れ先出し（ＦＩ
ＦＯ）バッファである。
【００１０】バッファ１０５はまたゲージ１１１を介し
てアービタ１０３に接続される。同様に、バッファ１０
７および１０９はそれぞれゲージ１１３および１１５を
介してアービタ１０３に接続される。ゲージ１１１、１
１３、および１１５は、バッファ１０５、１０７、およ
び１０９のそれぞれの状態に関する情報をアービタ１０
３に与える。具体的には、ゲージ１１１、１１３、およ
び１１５はバッファ１０５、１０７、および１０９それ
ぞれの使用割合をアービタ１０３に知らせる。
【００１１】図１の例に関して、バッファ１０５が１６
バイトＦＩＦＯであって、装置Ａが周期的にバス１０１
を介してデータを読出してバッファ１０５を満たすと仮
定する。さらに、バッファ１０７がバス１０１を介して
周期的に書込む１ＫバイトＦＩＦＯであると仮定する。
さらに、バッファ１０９がバス１０１を介して周期的に
書込む１２８バイトＦＩＦＯであると仮定する。最後
に、装置Ｄは大量の情報を転送しないのでバッファを有
さないと仮定する。
【００１２】この例では、ゲージ１１１、１１３、およ
び１１５はバッファ１０５、１０７、および１０９の使
用割合を示すことになる。この表示は、たとえば１／２
フル、３／４フル、などのように分数であったり、たと
えば５０％フル、７５％フルのように百分率であったり
し得る。
【００１３】アービタ１０３は、個々のバッファに対す
るゲージ読取を基本にした優先順位に従って装置Ａ、
Ｂ、Ｃ、およびＤにバス１０１へのアクセスを与える。
【００１４】したがって、装置の相対的優先順位は経時
的に変化する。ゆえに、上で議論された例では、従来の
アービタは、システム初期化のとき、たとえばバッファ
１０７に最も高い優先順位を、バッファ１０９に２番目
に高い優先順位を、バッファ１０５に３番目に高い優先
順位を、および装置Ｄに最も低い優先順位を与えるよう
に設定されていた。この優先順位方式は、装置がバスを
介して通信しなければならない頻度に関連していると仮
定できる個々の装置のそれぞれのバッファのサイズに基
づいている。代替的には、従来のアービタは、装置に割
当てられる相対的優先順位で予めプログラムされ得る。
どちらにしても、従来のアービタでは、相対的優先順位
が時間経過に対して動的に更新されないように装置はそ
れらの相対的優先順位を維持していた。
【００１５】それぞれの装置に優先順位を割当てると
き、この発明は何らかの装置がアイドルになる可能性を
最小限にすることを目標とする。アイドル状態は、装置
がそのバッファを介して通信することを望むがそうする
ことができない状況として考えられ得る。たとえば、装
置がデータをバス１０１に書込みたいがそのバッファが
一杯であると、装置はデータを書込むことができず、そ
のバッファがバス１０１へのアクセスを認められるまで
アイドル状態になり、その時点でバッファはデータをバ
ス１０１に書込んでバッファ容量を生み出し、それに装
置が書込むことができるようになる。同様に、装置がデ
ータを読出したいがそのバッファが空であると、装置は
アイドル状態になる。
【００１６】装置がアイドル状態になる可能性を最小限
にするために、この発明のアービタは相対的優先順位を
装置に割当てるとき、装置のタイプ（書込装置または読
出装置）およびそのバッファの使用割合を考慮にいれ
る。さらに、この発明のアービタは、装置の相対的優先
順位を、それらのバッファの使用割合が時間経過ととも
に変化するとき更新する。
【００１７】たとえば、バッファ１０７が１００バイト
のデータしか保持していないと仮定する。このため、ゲ
ージ１１３はバッファ１０７が１０％フルでしかないこ
とを示すだろう。同様に、バッファ１０５が８バイト保
持していると仮定するとゲージ１１１はバッファ１０５
が５０％フルであると示す。さらに、バッファ１０９が
９６バイトを含むと仮定する。このためゲージ１１５は
バッファ１０９が７５％フルであることを示すことにな
る。この状況では、この発明のアービタを使用すると、
装置Ａが最も高い優先順位を有し、装置Ｃが２番目に高
い優先順位を有し、装置Ｂが３番目に高い優先順位を有
することになる。これは表Ｉから理解できる。
【００１８】
【表１】
【００１９】表Ｉから理解され得るように、この発明で
は優先順位はメモリの状態に基づいて動的にセットされ
得る。このため、たとえば最も大きなＦＩＦＯを備える
装置が優先順位を受取る従来のシステムのように同じ装
置に同じ優先順位が与えられるとはかぎらない。そのよ
うな方式を用いる従来のシステムはバッファ１０７（装
置Ｂ）が最も大きな容量を有するのでそれに最も高い優
先順位を与えるが、この発明はバッファ１０５（装置
Ａ）に最も高い優先順位を認める。
【００２０】さらに、この発明ではこの例ではバッファ
１０９（装置Ｃ）のような使用割合が最も大きいバッフ
ァに優先順位が必ずしも与えられることはない。これ
は、競合している装置が異なったタイプであるからであ
る。つまり装置Ｂはこの例では書込装置であるとして説
明されているが、装置ＡおよびＣは読出装置である。そ
れに代わって、装置Ａ、Ｂ、およびＣ間では、この発明
は装置Ａのバッファ１０５に優先順位を認める。これ
は、装置Ａが読出装置であってバッファ１０５が５０％
フルであるからである。このため装置Ａが読出したくて
もバッファ１０５が空であれば装置Ａがアイドル状態に
なるということからは５０％離れている。
【００２１】もうひとつの読出装置である装置Ｃは、バ
ッファ１０９が７５％フルであって、そのアイドル点か
ら７５％離れているために２番目の優先順位を与えられ
る。書込装置である装置Ｂは、バッファ１０７が１０％
フルであって、装置Ｂのアイドル点である１００％フル
からは９０％離れているので３番目の優先順位を与えら
れる。これはバッファ１０７が一杯であれば装置Ｂは書
込めないからである。このようにして、従来のアービタ
を介してはバッファ１０７の大きな容量のために装置Ｂ
に最も高い優先順位が与えられたのに対して、装置Ａ、
Ｂ、Ｃ間では装置Ｂに最も低い優先順位が与えられてい
る。なぜなら、バッファの相対的使用割合のために、３
つの装置の中では装置Ｂがそのアイドル点から最も離れ
ているからである。
【００２２】このようにして、表１から理解され得るよ
うに、この発明は必要性をもとにして優先順位を割当て
る。読出装置に対しては（百分位数として表わされてい
る）ゲージ読取を１００から差し引くことによって必要
値が計算される。一方で書込装置に関しては必要値はゲ
ージ読取と等しい。したがって、装置Ａ、Ｂ、およびＣ
に関連して、表Ｉの情報が以下の表ＩＩに示されている
ように統合され得る。
【００２３】
【表２】
【００２４】上の表ＩＩから理解できるように、必要値
が最も高い装置が最も高い優先順位を受け取る。これ
は、装置のアイドル時間を最小にするために従来の方法
にしたがって調停されたシステムよりもより効率良い態
様で動作する動的システムを提供する。
【００２５】また、簡単にするために、上で議論された
例では装置の各々は読出または書込装置いずれかである
と仮定された。代替的には、装置のいくつかまたはすべ
てが、所与のいかなる時間にも入力または出力モードい
ずれかになる入力／出力装置であってもよい。この場
合、アービタは、装置のモードを最初に判定して、装置
のゲージ読取がその必要と等しいか（書込モード）、ま
たは１００から装置のゲージ読取を差し引いたものがそ
の必要と等しいか（読出モード）どうかを知る。この場
合、装置が読出モードから書込モードにまたは書込モー
ドから読出モードに遷移すると、所与の装置の必要、つ
まり相対的優先順位は、変化するであろう。たとえば、
ＦＩＦＯが９０％フルである書込モードの装置は、その
必要が９０であるので相対的に高い優先順位を有するこ
とになる。しかしながら、この装置が読出モードに遷移
すると、それがアイドル状態になるまでに９０％のバッ
ファ容量が残っている事実に対応してその必要は１０で
あるので、その優先順位は相対的に低い優先順位にな
る。
【００２６】代替的実施例では、バッファが一杯になる
または空になる速さもまた、装置と関連のバッファ間の
相対的優先順位を動的に決定するときの要因になり得
る。このため、２つの装置が同じタイプ（たとえば、両
方とも書込装置）であって、各々が同じサイズのバッフ
ァを有し、バッファの各々が５０％フルであるとする
と、装置によってより早く満たされるバッファが優先順
位を与えられるべきである。
【００２７】たとえば、装置Ｘがハードディスクであっ
て、装置Ｙがモデムであると仮定する。さらにＸおよび
Ｙ両方がデータをそれぞれのバッファを介してデータバ
スに書込んでいると仮定する。ハードドライブであるの
で、装置Ｘは、モデムである装置Ｙがそのバッファを満
たせるよりもずっと早くそのバッファを満たすことがで
きる。このため、この発明の第１の実施例は装置Ｘおよ
びＹに関連のバッファは同等であるとみなすだろうが、
装置Ｘのバッファが、装置Ｙのバッファが装置Ｙによっ
て満たされるよりもより早く装置Ｘによって満たされる
（装置Ｘをアイドル状態にする）ので、装置Ｘのバッフ
ァに優先順位を認めることが妥当であろう。
【００２８】第１の実施例の優先順位方式に対するこの
代替的優先順位方式の１つの見方として、アービタが優
先順位を設定するときに各装置に対して考慮する基本的
な質問が考察される。第１の実施例では、アービタは、
「このバッファがその装置をアイドル状態にするまでに
はどのくらい遠いのか？」と尋ねる。そしてアービタ
は、その装置をアイドル状態にするのに最も近いバッフ
ァ（最も必要のあるバッファ）にアクセスを与える。こ
の代替的実施例では、アービタは、「このバッファがそ
の装置をアイドル状態にするまでにはどのくらいの時間
があるか？」と尋ねる。そしてアービタは、その装置を
アイドル状態にする上で時間的に最も近いバッファにア
クセスを与える。
【００２９】装置ＸおよびＹに関連のバッファはそれら
のアイドル状態からは同じ距離にあるが、装置Ｘのバッ
ファは装置Ｙのバッファよりもより早く一杯になるの
で、装置Ｘをアイドル状態にする上で時間的により近
い。このため、装置Ｘのバッファに優先順位が認められ
るべきである。
【００３０】ここで反対方向に動作する同じ装置（Ｘお
よびＹ）が考慮される。ここでは、両方の装置はバスか
らデータを読出す。装置Ｘは装置Ｙがそのバッファから
読出すよりもより早くそのバッファから読出せるので、
両方のバッファが５０％フルであれば、アイドル状態に
なるのは装置Ｘが時間的に最も近い。装置Ｘのバッファ
がゆえに装置Ｙのバッファよりもバスにおける優先順位
を与えられるべきである。このようにして、すべての他
のことが等しいとして、より速い装置に関連のバッファ
がより遅い装置に関連のバッファよりも優先されるべき
であるということが理解できる。このことは、読出モー
ドにある装置にも書込モードにある装置にも当てはまる
ことである。
【００３１】同様に、さまざまな装置が書込装置、読出
装置、もしくは読出モードまたは書込モードいずれかに
ある読出／書込装置であると、装置がそれらのバッファ
から読出す速度および／またはそれらのバッファに書込
む速度がアービタにストアされ得る。そしてアービタは
各装置に対して、そのバッファがバスへのアクセスを認
められない場合、装置がアイドルになるまでの時間の量
を計算することになる。アービタはアクセスが認められ
ない場合に最も早くアイドル状態になる装置に関連のバ
ッファにバスへのアクセス優先順位を認めることになる
であろう。そしてアービタは装置の速度およびバッファ
の容量に基づいて装置の相対的優先順位を更新し、何ら
かの装置がアイドル状態になる全体的な可能性を最小に
する。
【００３２】上述の実施例は、装置の各々がバッファに
書込みかつそのバッファから読出す単一のアクセス速度
を有すると仮定している。代替的には、装置はそのバッ
ファから読出す速度とは異なった速度でそのバッファに
書込むこともあり得る。この場合は、書込速度および読
出速度両方がアービタにストアされ、そのためアービタ
は装置がアイドル状態になるまでの時間量を正確に計算
することができる。
【００３３】代替的には、装置はさまざまな書込速度ま
たは読出速度を有し得る。この場合、装置は、アービタ
に接続され装置がアービタにその現在の速度を知らせる
ことができる。このようにして、アービタは装置がアイ
ドル状態になるまでの時間量を正しく計算することがで
きる。
【００３４】この発明のいくつかの実施例が開示されて
きたが、それはさらなる修正ができることが理解される
だろうし、この出願は、一般的にこの発明の原理に従
い、かつこの発明が関連する当該技術にある知識または
慣例内にあるようにこの開示との相違を含みさらにここ
で説明されかつこの発明の範囲または特許請求の制限内
にある必要不可欠な特徴に適用されるように、この発明
の変更、使用、または適用を含むことが意図されている
ことが理解されるだろう。
【図面の簡単な説明】
【図１】４つの装置がアービタを介してバスに接続され
ているこの発明の一例を示す図である。
【符号の説明】
１０１ バス １０３ アービタ Ａ 装置 Ｂ 装置 Ｃ 装置 Ｄ 装置 １１１ ゲージ １１３ ゲージ １１５ ゲージ

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 バスと、 前記バスに結合された複数の装置とを含み、前記複数の
    装置の少なくとも１つは対応のバッファを介して前記バ
    スに結合されており、さらに、 対応のバッファに対応するゲージを含み、前記ゲージ
    は、前記対応のバッファの使用割合を表わす値を示し、
    さらに、 前記バスと、前記対応のバッファと、前記対応のゲージ
    とに接続されたアービタを含み、前記アービタは前記ゲ
    ージの値に基づいて前記バスへの前記装置のアクセスを
    認める、バスアクセス調停システム。
  2. 【請求項２】 前記装置の各々は、対応のゲージを備え
    る対応のバッファを介して前記バスに結合され、前記ア
    ービタは前記対応のバッファおよび対応のゲージの各々
    に接続されており、前記アービタは前記ゲージの値に基
    づいて前記バスへの前記装置のアクセスを認める、請求
    項１に記載のバスアクセス調停システム。
  3. 【請求項３】 前記少なくとも１つの装置は出力装置で
    あって、前記対応のバッファが実質的に一杯であると前
    記ゲージの値が示すとき、前記アービタは前記少なくと
    も１つの装置に、前記バスへのより大きなアクセスを認
    める、請求項１に記載のバスアクセス調停システム。
  4. 【請求項４】 前記少なくとも１つの装置は入力装置で
    あって、前記対応のバッファが実質的に空であると前記
    ゲージの値が示すとき、前記アービタは前記少なくとも
    １つの装置に、前記バスへのより大きなアクセスを認め
    る、請求項１に記載のバスアクセス調停システム。
  5. 【請求項５】 前記装置は出力装置であって、前記アー
    ビタは優先順位に基づいて、対応のバッファが最も一杯
    である装置が最も高い優先順位を有するように前記バス
    への前記装置のアクセスを認める、請求項２に記載のバ
    スアクセス調停システム。
  6. 【請求項６】 前記装置は入力装置であって、前記アー
    ビタは優先順位に基づいて、対応のバッファが最も一杯
    でない装置が最も高い優先順位を有するように前記バス
    への前記装置のアクセスを認める、請求項２に記載のバ
    スアクセス調停システム。
  7. 【請求項７】 各装置が入力装置および出力装置であっ
    て、前記アービタは優先順位に基づいて前記バスへの前
    記装置のアクセスを認め、優先順位は前記ゲージの値に
    基づいて決定される、請求項２に記載のバスアクセス調
    停システム。
  8. 【請求項８】 前記装置の少なくとも１つが入力モード
    および出力モードを有する入力／出力装置であって、前
    記入力／出力装置はそのモードを示すレジスタを含み、
    前記アービタは前記レジスタに接続されており、前記入
    力／出力装置が出力モードにあるとき前記アービタは、
    対応のバッファが実質的に一杯であるということを対応
    のゲージの値が示すと前記バスへのより大きなアクセス
    を認め、さらに前記入力／出力装置が入力モードにある
    とき前記アービタは、前記対応のバッファが実質的に空
    であるということを前記対応のゲージの値が示すとき前
    記バスへのより大きなアクセスを認める、請求項２に記
    載のバスアクセス調停システム。
  9. 【請求項９】 前記アービタは各装置に優先順位を割当
    て、各入力装置の前記優先順位は、その対応のバッファ
    がどの程度空であるかに基づいており、各出力装置の優
    先順位はその対応のバッファがどの程度一杯であるかに
    基づいている、請求項７に記載のバスアクセス調停シス
    テム。
  10. 【請求項１０】 各バッファに対応の前記ゲージは百分
    位数の値を示し、前記百分位数の値は前記バッファの使
    用割合を示し、前記アービタは、入力装置には１００か
    らその百分位数の値を差し引いたものに等しい必要値を
    計算し、出力装置に対してはその百分位数に等しい必要
    値を計算することによって、各装置に対する必要値を計
    算することによって、最も高い必要値を有する前記装置
    は最も高い優先順位を受け取り、最も低い必要値を有す
    る前記装置は最も低い優先順位を受け取るように各装置
    の優先順位を決定する、請求項９に記載のバスアクセス
    調停システム。
  11. 【請求項１１】 各装置は前記装置がその対応のバッフ
    ァと通信する速度を示す速度値を有し、各装置の優先順
    位はさらに前記装置の速度値に基づいている、請求項９
    に記載のバスアクセス調停システム。
  12. 【請求項１２】 バスアクセスが認められない場合に前
    記装置がアイドル状態になるまでの時間を前記アービタ
    は各装置に対して計算し、この時間は前記装置に対応の
    前記ゲージ読取および速度値に基づいており、前記アー
    ビタはこの時間が最も少ない装置にアクセス優先順位を
    認める、請求項１１に記載のバスアクセス調停システ
    ム。
  13. 【請求項１３】 バスアービタを介して複数の装置への
    バスアクセスを認める方法であって、 各装置に対して装置のタイプを決定するステップを含
    み、前記装置のタイプは入力装置、出力装置、および入
    力／出力装置の１つであって、さらに、 入力／出力のタイプの各装置に対しては、モードを決定
    するステップを含み、前記モードは入力モードおよび出
    力モードのうちの１つであって、さらに、 各装置に対応のゲージを読取るステップを含み、前記ゲ
    ージは、対応のバッファの使用割合を表わす値を示し、
    さらに、 各装置に対する、前記装置のタイプ、各入力／出力装置
    の前記モード、および前記ゲージ読取に基づいて各装置
    に優先順位を割当てるステップと、 それらの割当てられた優先順位に基づいて前記バスへの
    前記装置のアクセスを認めるステップを含む、バスアー
    ビタを介して複数の装置へのバスアクセスを認める方
    法。
  14. 【請求項１４】 各装置は、前記装置がその対応のバッ
    ファと通信する速度を示す速度値を有し、前記優先順位
    を各装置に割当てるステップは各装置の速度値をも基本
    にしている、請求項１３に記載の方法。
  15. 【請求項１５】 各装置に関連の前記ゲージは、前記対
    応のバッファの使用割合を示す百分位数の値を示し、前
    記優先順位を割当てるステップは、 各装置に対して必要値を計算するステップを含み、前記
    必要値は、各入力装置、および入力モードにある入力／
    出力装置では、１００から百分位数の値を差し引いたも
    のに等しく、前記必要値は、各出力装置、および前記出
    力モードにある入力／出力装置では、百分位数の値に等
    しく、さらに、 それらのそれぞれの必要値に基づいて優先順位を装置に
    割当てるステップを含み、最も高い必要値を有する装置
    は最も高い優先順位を受け取り、最も低い必要値を有す
    る装置は最も低い優先順位を受け取るようにする、請求
    項１３に記載の方法。
  16. 【請求項１６】 前記各装置に優先順位を割当てるステ
    ップの間に、バスアクセスが認められないとすると前記
    装置がアイドル状態になるまでの時間を、前記アービタ
    は各装置に対して計算し、その時間は前記装置に対応の
    ゲージ読取および速度値に基づいており、前記アービタ
    はその時間が最も少ない装置にアクセス優先順位を認め
    る、請求項１４に記載の方法。
JP7324394A 1994-12-19 1995-12-13 バスアクセス調停システムおよびバスアクセスを認める方法 Pending JPH08263429A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35928794A 1994-12-19 1994-12-19
US08/359287 1994-12-19

Publications (1)

Publication Number Publication Date
JPH08263429A true JPH08263429A (ja) 1996-10-11

Family

ID=23413166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7324394A Pending JPH08263429A (ja) 1994-12-19 1995-12-13 バスアクセス調停システムおよびバスアクセスを認める方法

Country Status (4)

Country Link
US (1) US5796961A (ja)
EP (1) EP0718773A1 (ja)
JP (1) JPH08263429A (ja)
KR (1) KR100382215B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014142912A (ja) * 2013-01-24 2014-08-07 Samsung Electronics Co Ltd 適応的サービス制御器、システムオンチップ及びシステムオンチップの制御方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178475B1 (en) 1994-12-19 2001-01-23 Advanced Micro Devices Inc. Multimedia system employing timers to properly allocate bus access
JP3519182B2 (ja) * 1995-09-05 2004-04-12 株式会社日立製作所 情報処理システムおよびバスアービタならびにバス制御方法
US6141351A (en) * 1996-12-20 2000-10-31 International Business Machines Corporation Radio frequency bus for broadband microprocessor communications
US6098124A (en) * 1998-04-09 2000-08-01 National Instruments Corporation Arbiter for transferring largest accumulated data block output from data buffers over serial bus
US6199123B1 (en) * 1998-07-30 2001-03-06 Compaq Computer Corporation Computer system for supporting increased PCI master devices without the requiring additional bridge chips
US6816934B2 (en) 2000-12-22 2004-11-09 Hewlett-Packard Development Company, L.P. Computer system with registered peripheral component interconnect device for processing extended commands and attributes according to a registered peripheral component interconnect protocol
DE19842849C2 (de) * 1998-09-18 2001-02-01 Siemens Ag Verfahren und Anordnung zum Übertragen von digitalen Daten
US6449702B1 (en) * 1999-12-30 2002-09-10 Intel Corporation Memory bandwidth utilization through multiple priority request policy for isochronous data streams
US7743257B2 (en) * 2002-06-27 2010-06-22 Nxp B.V. Security processor with bus configuration
KR100480605B1 (ko) * 2002-07-25 2005-04-06 삼성전자주식회사 네트워크 제어기의 송신부 버퍼 및 수신부 버퍼를제어하는 방법 및 네트워크 제어기
US20050160188A1 (en) * 2004-01-20 2005-07-21 Zohar Bogin Method and apparatus to manage memory access requests
US8307147B2 (en) * 2005-09-09 2012-11-06 Freescale Semiconductor, Inc. Interconnect and a method for designing an interconnect
US20070198730A1 (en) * 2006-02-17 2007-08-23 Via Technologies Inc. Embedded system with a bus and arbitration method for same
KR100839494B1 (ko) 2006-02-28 2008-06-19 삼성전자주식회사 버스 중재 시스템 및 버스 중재 방법
US20070255874A1 (en) * 2006-04-28 2007-11-01 Jennings Kevin F System and method for target device access arbitration using queuing devices
TWI324305B (en) * 2006-06-14 2010-05-01 Via Tech Inc Embedded system and related buffer size determining method thereof
US20100169525A1 (en) * 2006-08-23 2010-07-01 Frescale Semiconductor Inc. Pipelined device and a method for executing transactions in a pipelined device
WO2008023218A1 (en) * 2006-08-23 2008-02-28 Freescale Semiconductor, Inc. Device having priority upgrade mechanism capabilities and a method for updating priorities
CN101087256B (zh) * 2007-07-13 2011-08-17 杭州华三通信技术有限公司 报文传输方法及系统
US20090310489A1 (en) * 2008-06-17 2009-12-17 Bennett Andrew M Methods and apparatus using a serial data interface to transmit/receive data corresponding to each of a plurality of logical data streams
CN101930417B (zh) * 2010-08-13 2012-10-10 北京飞利信科技股份有限公司 用于基于串行数据总线的流媒体传输系统终端设备中的仲裁器
US10298117B2 (en) 2017-06-30 2019-05-21 Intel Corporation Master-slave controller architecture

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4285038A (en) * 1976-10-15 1981-08-18 Tokyo Shibaura Electric Co., Ltd. Information transfer control system
US4161778A (en) * 1977-07-19 1979-07-17 Honeywell Information Systems, Inc. Synchronization control system for firmware access of high data rate transfer bus
US5072420A (en) * 1989-03-16 1991-12-10 Western Digital Corporation FIFO control architecture and method for buffer memory access arbitration
US5410652A (en) * 1990-09-28 1995-04-25 Texas Instruments, Incorporated Data communication control by arbitrating for a data transfer control token with facilities for halting a data transfer by maintaining possession of the token
US5247617A (en) * 1991-02-26 1993-09-21 Digi International, Inc. Method for supplying data to a buffered uart
JPH05216694A (ja) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp Ｆａコントローラ
US5319388A (en) * 1992-06-22 1994-06-07 Vlsi Technology, Inc. VGA controlled having frame buffer memory arbitration and method therefor
US5392033A (en) * 1993-01-05 1995-02-21 International Business Machines Corporation Priority generator for providing controllable guaranteed fairness in accessing a shared bus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014142912A (ja) * 2013-01-24 2014-08-07 Samsung Electronics Co Ltd 適応的サービス制御器、システムオンチップ及びシステムオンチップの制御方法
US9684633B2 (en) 2013-01-24 2017-06-20 Samsung Electronics Co., Ltd. Adaptive service controller, system on chip and method of controlling the same

Also Published As

Publication number Publication date
US5796961A (en) 1998-08-18
EP0718773A1 (en) 1996-06-26
KR960025076A (ko) 1996-07-20
KR100382215B1 (ko) 2003-07-18

Similar Documents

Publication Publication Date Title
JPH08263429A (ja) バスアクセス調停システムおよびバスアクセスを認める方法
US5857083A (en) Bus interfacing device for interfacing a secondary peripheral bus with a system having a host CPU and a primary peripheral bus
EP1403773B1 (en) Resource management device
US6393506B1 (en) Virtual channel bus and system architecture
US5903283A (en) Video memory controller with dynamic bus arbitration
US6006303A (en) Priority encoding and decoding for memory architecture
CN102414671B (zh) 对于不同源的分级内存仲裁技术
US20080133787A1 (en) Method and apparatus for host messaging unit for peripheral component interconnect busmaster devices
US8244950B2 (en) Buffering non-posted read commands and responses
US5546547A (en) Memory bus arbiter for a computer system having a dsp co-processor
US20040024948A1 (en) Response reordering mechanism
JPH071495B2 (ja) データ処理システム
JPS60246460A (ja) デジタルコンピユ−タ−システムで交信路の制御を割当てる調停機構
US6311257B1 (en) Method and system for allocating memory for a command queue
EP0872799A2 (en) PCI bus System
EP2219114B1 (en) Method and apparatus for allocating storage addresses
EP0138676A2 (en) Retry mechanism for releasing control of a communications path in a digital computer system
JPH0728758A (ja) ダイナミックタイムループ調停及び装置
EP1112539A2 (en) Computer system comprising latency tolerant and intolerant modules
JP3317873B2 (ja) データ転送制御装置
US7099972B2 (en) Preemptive round robin arbiter
EP1752881A1 (en) Apparatus for memory resource arbitration based on dedicated time slot allocation
US6889283B2 (en) Method and system to promote arbitration priority in a buffer queue
US20020078267A1 (en) Scheduler for a data memory access having multiple channels
US6651128B1 (en) Systems and methods for arbitrating between asynchronous and isochronous data for access to data transport resources

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20031201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20031204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040511