JP2002342104A

JP2002342104A - 制御装置及びそれを用いた光ディスク装置

Info

Publication number: JP2002342104A
Application number: JP2001148593A
Authority: JP
Inventors: Yoshinori Ishikawa; 義典石川; Yukinobu Tada; 行伸多田; Kazuaki Soma; 万哲相馬; Dan Aoki; 暖青木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-05-18
Filing date: 2001-05-18
Publication date: 2002-11-29
Also published as: KR20020089119A; TW525154B; US6665237B2; US7111133B2; KR100455687B1; US20040078530A1; US20020174308A1

Abstract

(57)【要約】【課題】プログラムデータで動作する制御装置におい
て、ＬＳＩに内蔵されたプログラムメモリのデータを制
御回路の動作とは独立して容易にかつ低コストな方法で
書き換えて制御回路の動作を変更可能にする。【解決手段】ＲＯＭと、ＳＲＡＭと、前記ＳＲＡＭに
データを書き込む手段と、前記ＲＯＭとＳＲＡＭに供給
されるアドレスに応じて前記ＲＯＭまたはＳＡＲＭの出
力を選択する選択手段と、前記ＲＯＭとＳＲＡＭにアド
レスを出力して前記選択手段の出力をプログラムデータ
として動作する制御手段とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、制御装置に関わ
り、特にプログラムデータで動作する制御装置におい
て、制御シーケンスを容易かつ低コストに変更可能にす
る制御装置に関する。

【０００２】

【従来の技術】一般的に、複雑なシーケンス制御を行う
場合、これらのシーケンス制御を全てハードウェア構成
で実現しようとすると各シーケンス専用の回路が必要と
なりコスト上昇の原因となる。そこで、汎用的な制御回
路をソフトウェアにより動作させて、各シーケンス制御
がこの制御回路を共通に用いることによりコストの上昇
を防ぐことができる。

【０００３】例えば、光ディスク装置を例にすると、特
開平１０―１８８２９２においては、ディスクの記録層
間でレーザ光の合焦点を移動させるフォーカスジャンプ
を行う場合、ＲＯＭ（ＲｅａｄＯｎｌｙＭｅｍｏｒ
ｙ）に格納されたプログラムによって動作するＤＳＰ
（以下制御回路という）が光ピックアップの移動速度を
検出して、前記光ピックアップの移動速度が０のときに
フォーカスジャンプを行うことで安定したフォーカスジ
ャンプを実現している。このように、光ディスク装置に
おいては、フォーカスジャンプの他にトラック間で合焦
点を移動させるトラックジャンプなど様々なシーケンス
制御が必要であり、コスト低減をはかる必要がある。こ
の例を図２に示すブロック図を用いて説明する。

【０００４】図２は光ディスク装置の模式図であり、１
は大規模集積回路（以下ＬＳＩという）、２は制御回
路、３はＲＯＭ、４はパラメータメモリ、５はサーボ回
路、６はシステムコントローラである。ＬＳＩ１は、制
御回路２、ＲＯＭ３、パラメータメモリ４、サーボ回路
５より構成される。

【０００５】制御回路２は、アキュムレータやタイマー
などを内蔵し、ＲＯＭ３にプログラムアドレスを供給す
ると共に、ＲＯＭ３よりリードしたプログラムデータに
応じて動作する。ＲＯＭ３は、プログラムデータが格納
されたプログラムメモリであり、制御回路２より供給さ
れるプログラムアドレスに応じたプログラムデータを制
御回路２に供給する。パラメータメモリ４は、制御回路
２によってリード／ライトされ、各種シーケンス制御に
必要なパラメータが設定される。メモリとしてはＳＲＡ
Ｍ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅ
ｍｏｒｙ）やフリップフロップ回路などを用いることが
できる。サーボ回路５は、図示せぬヘッドアンプから供
給されるフォーカスエラー信号やトラッキングエラー信
号をアナログ・デジタル変換するＡ／Ｄ変換部、前記Ａ
／Ｄ変換部の出力に対して位相とゲインを補償する補償
回路、前記補償回路の出力信号をデジタル・アナログ変
換するＤ／Ａ変換部、ジャンプパルスを出力するジャン
プ回路などを含むサーボブロックであり、図示せぬヘッ
ドアンプ、ドライバが接続されている。システムコント
ローラ６は、制御回路２に対して処理要求を発行し、処
理が終了したかどうかを示す信号を制御回路２より受け
取る。

【０００６】以上の構成の光ディスク装置において、制
御回路２は、ＲＯＭ３が出力するプログラムデータに従
って動作する構成であり、その動作はプログラマブルで
ある。さらに、制御回路２は、システムコントローラ６
からの処理要求を定常的に監視しており、システムコン
トローラ６から処理要求があった場合は、その要求に従
って動作する。

【０００７】以上に説明した光ディスク装置の例におい
ては、ＲＯＭ３に格納されたソフトウェアによって動作
する制御回路２によってサーボ回路５に対するシーケン
ス制御が行われるので、複数のシーケンス制御を行う場
合でも共通のハードウェア構成を用いることができて低
コストとなる。また、ＲＯＭ３は、マスクＲＯＭを用い
ることで製造コストを低減することができる。

【０００８】一方、半導体技術の発達により、１つのＬ
ＳＩに、アナログ回路、ディジタル回路、メモリ回路な
どを実装することができるようになり、ＬＳＩを用いた
装置の部品点数の削減および低電力化が可能になってい
る。しかしながら、プログラムメモリであるＲＯＭ３を
ＬＳＩ内部に実装する場合、ソフトウェアの書き換えが
できないのでシーケンス制御に問題があった場合や機能
を拡張したい場合に柔軟に対応することができない。も
しもソフトウェアの変更が必須の場合は、ＬＳＩの試作
を再び行わなければならず開発期間の増大につながる。

【０００９】またプログラムメモリとしてＳＲＡＭを用
いた場合、容易にソフトウェアを書き換え可能である
が、ＳＲＡＭの回路規模はＲＯＭに比べて大きいため、
コスト上昇の原因となる。

【００１０】その他の書き換え可能メモリとしては電気
的に書き換え可能なＲＯＭ（以下ＥＥＰＲＯＭという）
があるが、現在のＬＳＩ製造技術ではＳＤＲＡＭ（Ｓｙ
ｎｃｈｒｏｎｏｕｓＤｙｎａｍｉｃＲａｎｄｏｍ
ＡｃｃｅｓｓＭｅｍｏｒｒｙ）とＥＥＰＲＯＭを同じ
製造プロセスで製造することが困難であるため、ＳＤＲ
ＡＭを混載することが多い特定用途向けＬＳＩ（ＡＳＩ
Ｃ：ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩ
Ｃ）には不向きである。また、制御回路２に回路構成が
簡単なＲＩＳＣ型マイコンを用いるとクロック毎にプロ
グラムデータを読み出す必要がある。その場合、ＳＤＲ
ＡＭはＳＲＡＭやＲＯＭに比べてアクセススピードが遅
いため、プログラムメモリとしては不適切である。

【００１１】以上に述べた理由により、ＬＳＩに内蔵さ
れたプログラムメモリのデータを容易にかつ低コストな
方法で書き換えることが困難であった。

【００１２】一方、特開平７−１８２１５３に、外付け
のＥＥＰＲＯＭに格納された修正プログラムを予めＲＡ
Ｍにダウンロードしておき、変更が必要なプログラムは
ＲＡＭに格納されたデータを、変更が不必要なプログラ
ムはＲＯＭに格納されたデータを用いるようにして、プ
ログラムの修正を容易に行える技術が開示されている。

【００１３】

【発明が解決しようとする課題】しかしながら、特開平
７−１８２１５３においては下記の点について考慮され
ていなかった。すなわち、変更するサブルーチンが複数
ある場合などは、ダウンロードするプログラムがＲＡＭ
のメモリサイズよりも大きくなることがあり、この場合
は対応することができない。仮に１つの修正サブルーチ
ンを変更してそれを実行し、次に修正するサブルーチン
をダウンロードするよう構成にした場合、２つめ以降の
サブルーチンをダウンロードする間は、制御回路はダウ
ンロードに集中することになり他の処理を行うことがで
きない。

【００１４】光ディスク装置においては、制御回路はシ
ステムコントローラからの処理要求を待っている間に各
種定常処理を行う構成にしてハードウェア構成を少なく
することができる。たとえば、フォーカスサーボが定常
的に動作している状態において、フォーカスエラー信号
の絶対値が所定の電圧以内であるかを監視して所定の電
圧以上になるとフォーカスが外れたと判断して、フォー
カス外れを知らせる割り込み信号をシステムコントロー
ラに出力する。この場合、フォーカスエラー信号と所定
電圧を比較する別の比較回路が不要となるのでコストを
低減することができる。

【００１５】しかしながら、フォーカスサーボが定常的
に動作している間にダウンロード処理を行う必要がある
場合、制御回路は上記のフォーカス外れを検出すること
ができない。

【００１６】このように、光ディスク装置が動作してい
る間に制御回路がダウンロードを行う構成の場合、定常
処理に不都合が生じてしまう。

【００１７】本発明は、以上の問題を解決するために、
ＬＳＩに内蔵されたプログラムメモリのデータを制御回
路の動作とは独立して容易にかつ低コストな方法で書き
換えて制御シーケンスの動作を変更可能にする制御装置
を提供するものである。

【００１８】

【課題を解決するための手段】プログラムデータで動作
する制御装置において、プログラムデータを読み出し可
能な第１の記憶手段と、プログラムデータを読み書き可
能な第２の記憶手段と、前記第２の記憶手段にデータを
書き込む書き込み手段と、前記第１または第２の記憶手
段の出力を選択して出力する選択手段と、前記第１また
は第２の記憶手段にアドレスを出力して前記選択手段の
出力をプログラムデータとして動作する制御手段とを備
え、前記選択手段は前記アドレスに応じて前記第１また
は第２の記憶手段の出力を選択し、前記第１の記憶手段
からのプログラムデータにより制御動作を行なっている
間に、前記書き込み手段は前記第２の記憶手段へのデー
タ書き込みを実行可能とする。

【００１９】なお、前記制御装置において、前記制御手
段は前記第１または第２の記憶手段を読み出すためのア
ドレスを生成するリードアドレス生成手段を備え、前記
リードアドレス生成手段はプログラムデータに応じて前
記第１または第２の記憶手段の出力を選択するようアド
レスを生成する。

【００２０】または、プログラムデータで動作する制御
装置において、プログラムデータを読み出し可能な第１
の記憶手段と、プログラムデータを読み書き可能な第２
の記憶手段と、前記第２の記憶手段にデータを書き込む
書き込み手段と、前記第１または第２の記憶手段の出力
を選択して出力する選択手段と、前記第１または第２の
記憶手段にアドレスを出力して前記選択手段の出力をプ
ログラムデータとして動作する制御手段と、パラメータ
を記憶可能なパラメータ記憶手段とを備え、前記選択手
段は前記パラメータに応じて前記第１または第２の記憶
手段の出力を選択し、前記第１の記憶手段からのプログ
ラムデータにより制御動作を行なっている間に、前記書
き込み手段は前記第２の記憶手段へのデータ書き込みを
実行可能とする。

【００２１】前記制御装置において、前記第１または第
２の記憶手段を読み出すためのアドレスを生成するリー
ドアドレス生成手段を備え、前記リードアドレス生成手
段は前記パラメータ記憶手段に記憶されたパラメータに
応じて前記第１または第２の記憶手段の出力を選択する
ようアドレスを生成する。

【００２２】なお、これらの制御装置において、前記書
き込み手段は、前記第２の記憶手段に書き込むためのア
ドレスを生成するライトアドレス生成手段を備え、前記
書き込み手段は、前記リードアドレス生成手段の出力に
応じて、前記リードアドレス生成手段の出力と前記ライ
トアドレス生成手段の出力とを切り換えて前記第２の記
憶手段に出力する。

【００２３】さらに、これらの制御装置において、プロ
グラムデータとして、前記第１の記憶手段の出力と前記
第２の記憶手段の出力とを任意に切り換えるようにプロ
グラムを構成する。

【００２４】また、これらの第１または第２の記憶手段
は１チップの半導体素子で構成される。

【００２５】さらに、第２の記憶手段はＳＲＡＭで構成
される。

【００２６】また、プログラムデータで動作する制御装
置において、プログラムデータが書き込まれた読み出し
専用の第１の記憶手段と、プログラムデータを読み書き
可能な第２の記憶手段と、前記第２の記憶手段にデータ
を書き込む書き込み手段と、前記第１または第２の記憶
手段の出力を選択して出力する選択手段と、該選択手段
の出力プログラムにより制御動作を行なう制御回路とが
１チップの半導体素子に収められた構成を有し、前記選
択手段により前記第１の記憶手段からのプログラムデー
タにより制御動作を行なっている間に、前記第２の記憶
手段へのデータ書き込みが可能な構成とする。

【００２７】さらに、上記の制御装置を用いた光ディス
ク装置であって、前記制御装置への制御命令を出力する
システムコントローラと、光ディスクを所定の速度で回
転させるスピンドルモータと、レーザ光を光ディスクの
記録面上に集光させる対物レンズと、レーザ光源や対物
レンズを動かすアクチュエータを備えると共に光ディス
クからの反射光量に応じた信号を出力する光ピックアッ
プと、該光ピックアップの出力信号を用いて、サーボエ
ラー信号を生成して前記制御装置に供給するサーボエラ
ー信号生成回路とを有し、前記システムコントローラか
ら前記制御装置へプログラムデータをダウンロードし
て、前記サーボエラー信号に対してサーボ制御を行なう
構成とした。

【００２８】

【発明の実施の形態】以下、この発明における制御装置
と制御方法の第１の実施例について図１のブロック図を
用いて説明する。

【００２９】図１において、１はＬＳＩ、２は制御回
路、３はＲＯＭ、４はパラメータメモリ、５はサーボ回
路、６はシステムコントローラ、７はＳＲＡＭ、８と９
は切換え回路である。なお、ＬＳＩ１，制御回路２、Ｒ
ＯＭ３、パラメータメモリ４、サーボ回路５、システム
コントローラ６は図２と同様なものであり、制御回路２
とサーボ回路５との間の接続、制御回路２とシステムコ
ントローラ６との間の接続、制御回路２とパラメータメ
モリ４との間の接続は図２と同様である。

【００３０】ＲＯＭ３はプログラムデータが格納されて
おり、制御回路２から供給されるプログラムアドレスに
応じたプログラムデータを切換え回路８のａ側の入力端
子に供給する。本実施例では制御回路２が出力するプロ
グラムアドレスは１４ビットであるものとし、ＲＯＭ３
にはプログラムアドレスのうち下位１３ビットが入力さ
れるものとする。つまりＲＯＭ３のメモリ空間は２^１３
ワード＝８１９２ワードである。

【００３１】ＳＲＡＭ７は、切換え回路９からアドレス
信号が供給され、システムコントローラ６から入力デー
タ（以下ＤＩＮと呼ぶ）、ライトイネーブル信号（以下
ＷＥと呼ぶ）が供給される。また、ＳＲＡＭ７の出力は
切換え回路８のｂ側の入力端子に供給される。

【００３２】切換え回路８は、制御回路２が出力するプ
ログラムアドレスの最上位ビットが制御信号として入力
され、最上位ビットがＬｏｗのときはａ側に切り換わ
り、ＲＯＭ３からの入力データを出力する。一方、最上
位ビットがＨｉのときはｂ側に切り換わり、ＳＲＡＭ７
からの入力データを出力する。なお、切換え回路８の出
力は制御回路２に供給される。

【００３３】切換え回路９は、制御回路２が出力するプ
ログラムアドレスの最上位ビットが制御信号として入力
され、最上位ビットがＬｏｗのときはａ側に切り換わ
り、システムコントローラ６から供給されるダウンロー
ドアドレス信号を出力する。一方、最上位ビットがＨｉ
のときはｂ側に切り換わり、制御回路２から供給される
プログラムアドレスを出力する。切換え回路９の出力は
ＳＲＡＭ７のアドレス端子に供給される。本実施例で
は、入力端子ｂに制御回路２が出力するプログラムアド
レスの下位９ｂｉｔが入力されるものとする。また入力
端子ａに入力されるダウンロードアドレスも９ｂｉｔで
あるとする。よって、切換え回路９の出力も９ｂｉｔで
あり、ＳＲＡＭ７のメモリ空間は２^９ワード＝５１２ワ
ードである。

【００３４】以上に述べた構成では、１４ｂｉｔあるプ
ログラムアドレスの最上位ｂｉｔにより、ＲＯＭ３の出
力データとＳＲＡＭ７の出力データが切換え回路８で切
り換えられて制御回路２に供給される。そのため、プロ
グラムメモリ空間は図３で示すように、１０進アドレス
が０〜８１９１のときにＲＯＭ３の出力がプログラムデ
ータとなり、１０進アドレスが８１９２〜８７０３（５
１２ワード）のときにＳＲＡＭ７の出力がプログラムデ
ータとなる。

【００３５】電源投入、システムリセット後における制
御回路２のメインルーチンのフローチャートを図４に示
す。制御回路２はプログラムアドレスを０からスタート
させてＲＯＭ３に格納されたプログラムデータにより動
作し、最初にパラメータメモリの初期化を行う（図４の
ステップＳ１）。続いてシステムコントローラ６から処
理要求があるかどうかを判別する（図４のステップＳ
２）。ここまでの処理において、制御回路２が出力する
プログラムアドレスが０〜８１９１となるようにＲＯＭ
に格納するプログラムデータを構成しておくものとし、
このときのプログラムアドレスは１６進数で表記すると
００００（ＨＥＸ）〜１ＦＦＦ（ＨＥＸ）であるので、
１４ｂｉｔあるプログラムアドレスの最上位ｂｉｔはＬ
ｏｗとなる。そのため、切換え回路８はａ側に切り換わ
っており、ＲＯＭ３の出力データを制御回路２に供給す
る。またプログラムアドレスの最上位ｂｉｔがＬｏｗの
ため、切換え回路９もａ側に切り換わっており、システ
ムコントローラ６から供給されるダウンロードアドレス
がＳＲＡＭ７のアドレス端子に供給される。そのため、
ＳＲＡＭ７の入出力信号は制御回路２から完全に切り離
された状態となっており、この点が本発明のハードウェ
ア的な大きな特徴である。

【００３６】上記状態で、システムコントローラ６はダ
ウンロードアドレス、ＤＩＮ信号、ＷＥ信号を制御して
ＳＲＡＭ７への書き込みを行い、プログラムデータの８
１９２〜８７０３ワードをＳＲＡＭ７へダウンロードす
る。本発明の特徴としては、上記に述べたとおり制御回
路２がＲＯＭ３のプログラムデータで動作している間
は、ＳＲＡＭ７はサーボ制御回路から完全に切り離され
る構成となっており、システムコントローラ６からＳＲ
ＡＭ７へのダウンロードが自由に行えることである。

【００３７】システムコントローラ６はＳＲＡＭ７への
ダウンロードが終了したら、フォーカスジャンプなどの
シーケンス処理要求の番号を制御回路２に発行する。制
御回路２は、図４のステップＳ２において処理要求があ
った場合は処理要求番号を判別する（図４のステップＳ
３）。例えば、システムコントローラ６からの処理要求
番号が０の場合はピックアップを上下に動作させてレー
ザー光の合焦点が光ディスク１の記録面に合うところで
フォーカスサーボループを閉じるシーケンス処理（以下
フォーカスサーチ）を行う（図４のステップＳ４）。ま
た処理要求番号が１の場合はフォーカスジャンプを行う
（図４のステップＳ５）。そして、制御回路２はこれら
のシーケンス処理を終えると終了処理としてシステムコ
ントローラ６にシーケンス処理の終了を伝えて（図４の
ステップＳ７）、再びシステムコントローラ６からの処
理要求判別に戻る（図４のステップＳ２）。

【００３８】以上に述べたメインルーチンおよび各シー
ケンス処理のプログラムはＲＯＭ３に格納されており、
そのプログラムの動作により、制御回路２はシステムコ
ントローラ６から要求されたシーケンス制御を行うこと
ができる。

【００３９】ここで、例えばフォーカスジャンプ処理
（図４のステップＳ５）のルーチンを変更する場合、そ
の変更方法について説明する。

【００４０】例えば通常、フォーカスジャンプを行う場
合、先に述べたようにシステムコントローラ６は制御回
路２に対して処理番号１を出し、制御回路２は図４のス
テップＳ５においてフォーカスジャンプを行う。ここ
で、例えばシステムコントローラ６からの要求番号が８
の場合は、拡張命令としてＳＲＡＭ７に格納されたプロ
グラムデータを用いて処理を行うようにメインルーチン
を構成しておく。そして、システムコントローラ６はあ
らかじめ変更したフォーカスジャンプのプログラムをＳ
ＲＡＭ７にダウンロードしておき、処理番号８を制御回
路２に出す。このため、制御回路２は図４のステップＳ
６において、ＳＲＡＭ７に格納された変更済みのフォー
カスジャンプルーチンを用いてフォーカスジャンプを行
う。

【００４１】つまり、上記方法は変更したシーケンス制
御プログラムをあらかじめＳＲＡＭ７にダウンロードし
ておき、拡張命令となる処理番号を制御回路２に与える
ことによってＳＲＡＭ７に格納されたプログラムでサー
ボ制御回路を動作させるという方法である。

【００４２】以上に述べた第１の実施例においては、シ
ステムコントローラ６が変更の必要なプログラムをＳＲ
ＡＭ７へダウンロードして拡張命令番号を発行すること
により、任意のシーケンス制御ルーチンを容易に変更で
きる。また、全てのプログラムはＲＯＭ３に格納されて
おり、変更が必要なシーケンス制御ルーチンだけをＳＲ
ＡＭ７にダウンロードするので容量の小さいＳＲＡＭを
用いることができて低コストとなる。

【００４３】次に、この発明における制御方法の第２の
実施例について説明する。なお第２の実施例の構成手段
は第１の実施例と同様であるので説明を省略する。

【００４４】第１の実施例においては変更するシーケン
ス制御ルーチンをあらかじめＳＲＡＭ７にダウンロード
する方法を用いたが、仮にダウンロードするプログラム
データがＳＲＡＭ７のメモリ空間（本実施例では５１２
ワード）より大きい場合は全てのプログラムデータをＳ
ＲＡＭ７にダウンロードすることができない。なお、Ｓ
ＲＡＭ７のメモリ空間が各シーケンス制御ルーチンに対
して十分な大きさであれば上記のような問題は起こらな
いが、ＳＲＡＭ７をメモリ空間の大きなものにするとコ
スト上昇を招く。

【００４５】そこで、例えばフォーカスジャンプを例に
すると、ＲＯＭ３に格納されているフォーカスジャンプ
ルーチンは図５に示すようにいくつかの小さな処理に区
分することができる。これらの処理とは、サーボループ
を開く（図５のステップＳ８）、加速ジャンプパルスを
印加（図５のステップＳ９）、サーボループを閉じる
（図５のステップ１０）などである。ここで、例えばこ
れらの一部の処理に関してのみ変更が必要であるなら
ば、ＳＲＡＭ７にダウンロードする必要があるプログラ
ムデータは小さい容量であるのでＳＲＡＭ７は小さいメ
モリ空間でよい。

【００４６】本実施例では、図５に示したルーチンを図
６に示すルーチンに変更するものとする。図６に示した
ルーチンが図５のルーチンと異なる点は、各処理を行う
前にフラグ判定を行う点である。なお、このフラグは、
システムコントローラ６が制御回路２を介してパラメー
タメモリ４に設定するものである。

【００４７】図６において、フォーカスジャンプルーチ
ンではパラメータメモリ４に設定されているｃｈｇ１フ
ラグをリードして処理１をＳＲＡＭ７のプログラムデー
タを用いて行うかどうかを判別する（図６のステップＳ
１１）。ここでｃｈｇ１フラグがＬｏｗならばＲＯＭ３
のプログラムデータを用いてサーボループを開く処理を
行い（図６のステップＳ８）、ｃｈｇ１フラグがＨｉな
らばＳＲＡＭ７のプログラムデータを用いてサーボルー
プを開く処理を行う（図６のステップＳ１２）。同様
に、加速ジャンプパルス印加の前にはｃｈｇ２フラグ
を、サーボループを閉じる前にはｃｈｇＮフラグを判別
して、ＲＯＭ３またはＳＲＡＭ７のプログラムデータを
切り換えて処理を行う。

【００４８】以上に述べたフォーカスジャンプルーチン
をＲＯＭ３のプログラムデータとして構成しておき、シ
ステムコントローラ６は第１の実施例と同様に、制御回
路２がＲＯＭ３のプログラムデータで動作している間に
ＳＲＡＭ７に変更するプログラムデータをダウンロード
する。さらに、変更が必要な処理の前に判別を行うフラ
グをＨｉに設定する。例えば、加速ジャンプパルス印加
の処理（図６のステップＳ９）を変更したい場合は、パ
ラメータメモリのｃｈｇ２フラグをＨｉに設定してから
フォーカスジャンプ命令を制御回路２に出す。その場
合、制御回路２は図６に示したルーチンに従って動作
し、加速ジャンプパルス印加の前の判定（図６のステッ
プＳ１３）でｃｈｇ２フラグがＨｉであるので、ＳＲＡ
Ｍ７のプログラムデータを用いて加速ジャンプパルス印
加の処理を行う（図６のステップＳ１４）。この方法に
より、フォーカスジャンプのジャンプパルス印加処理を
ＳＲＡＭ７に格納されたプログラムデータに変更するこ
とができる。

【００４９】以上に述べた第２の実施例においては、シ
ーケンス処理を複数の処理に分割して、各処理を行う前
に処理に変更が必要かどうかを判別して、ＲＯＭ３また
はＳＲＡＭ７のプログラムデータを切り換えるので、容
易にシーケンス制御の一部を変更することができる。ま
た、シーケンス制御の全ルーチンをダウンロードする必
要がないので小容量のＳＲＡＭを用いることができて低
コストとなる。

【００５０】以上に述べた第１、第２の実施例は共に、
ＳＲＡＭに変更が必要なプログラムをダウンロードし
て、変更の必要ないプログラムはＲＯＭのデータを、変
更が必要なプログラムはＳＲＡＭにダウンロードしたプ
ログラムデータを用いるものである。また、ＳＲＡＭへ
のプログラムのダウンロードは制御回路の動作とは独立
して行うことができるので、任意のタイミングでＳＲＡ
Ｍへプログラムをダウンロードすることができる。

【００５１】本発明によると、プログラムアドレスに応
じて切換え回路がＲＯＭとＳＲＡＭに格納されたプログ
ラムデータを切り換えるので、プログラムの一部をＳＲ
ＡＭにダウンロードしたプログラムデータに変更して、
シーケンス処理の動作を容易にかつ低コストに変更する
ことができる。

【００５２】図７に光ディスク装置の全体構成図を示
す。図７において、１及び６は、図１で説明したＬＳＩ
及びシステムコントローラであり、１０は光ディスク、
１１はスピンドルモータ、１２は対物レンズ、１３は光
ピックアップ、１４はサーボエラー信号生成回路、２３
はドライバ回路である。

【００５３】光ディスク１０は、凹凸や相変化による光
の反射率の差を用いてデジタル的に情報が記録されてい
る。スピンドルモータ１１は、光ディスク１０を所定の
速度で回転させる。対物レンズ１２は、レーザ光を光デ
ィスク１０の記録面上に集光させる。光ピックアップ１
３は、レーザ光源や対物レンズ１２を動かすアクチュエ
ータを備えると共に光ディスク１０からの反射光量に応
じた信号を出力する。またアクチュエータはドライバ回
路２３の出力信号に応じて対物レンズの位置を動かす。

【００５４】サーボエラー信号生成回路１４は、光ピッ
クアップ１３の出力信号を用いて、フォーカスエラー信
号やトラッキングエラー信号などのサーボエラー信号を
生成してＬＳＩ１内部のサーボ回路５に供給する。ま
た、ドライバ回路２３は、ＬＳＩ１が出力するサーボ回
路５の出力信号を増幅して光ピックアップ１３内のアク
チュエータを駆動する。

【００５５】このように、図７においては、前述した、
ＲＯＭとＳＲＡＭに格納されたプログラムデータを切り
換えて、プログラムの一部をＳＲＡＭにダウンロードし
たプログラムデータに変更して、そのプログラムに従っ
たシーケンス処理を光ディスク装置として実行出来、シ
ーケンス処理の動作を容易にかつ低コストに変更するこ
とができる。なお、図７において、ＬＳＩ１とシステム
コントローラ６を別チップとして説明したが、本発明は
これに限定されるものではなく、これらが１チップであ
ってもかまわない。

【００５６】また、本発明の実施例では、制御回路の制
御対象をサーボ回路としたが、本発明はサーボ回路のみ
ならず他の回路を制御する場合にも用いることができ
る。

【００５７】

【発明の効果】本発明に依れば、ＬＳＩに内蔵されたプ
ログラムメモリのデータを制御回路の動作とは独立して
容易にかつ低コストな方法で書き換えて制御シーケンス
の動作を変更可能にする制御装置を提供することができ
る。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図

【図２】従来例のブロック図

【図３】メモリ空間図

【図４】制御回路メインルーチンのフローチャート

【図５】フォーカスジャンプの動作フローチャート例

【図６】フォーカスジャンプの動作フローチャート例

【図７】本発明を光ディスクへ応用した場合のブロック
図

【符号の説明】

１ＬＳＩ２制御回路３ＲＯＭ４パラメータメモリ５サーボ回路６システムコントローラ７ＳＲＡＭ８，９切換え回路１０光ディスク１１スピンドルモータ１２対物レンズ１３光ピックアップ１４サーボエラー信号生成回路２３ドライバ回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者相馬万哲東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内 (72)発明者青木暖東京都小平市上水本町五丁目20番１号株式会社日立製作所半導体グループ内Ｆターム(参考） 5B076 BB06 EA17 5D117 DD00 FF02 5D118 AA06 AA29 CA00 5H219 AA35 AA41 CC01 CC10 EE08 FF01 HH25 HH28

Claims

【特許請求の範囲】

【請求項１】プログラムデータで動作する制御装置にお
いて、プログラムデータを読み出し可能な第１の記憶手
段と、プログラムデータを読み書き可能な第２の記憶手
段と、前記第２の記憶手段にデータを書き込む書き込み
手段と、前記第１または第２の記憶手段の出力を選択し
て出力する選択手段と、前記第１または第２の記憶手段
にアドレスを出力して前記選択手段の出力をプログラム
データとして動作する制御手段とを備え、前記選択手段
は前記アドレスに応じて前記第１または第２の記憶手段
の出力を選択し、前記第１の記憶手段からのプログラム
データにより制御動作を行なっている間に、前記書き込
み手段は前記第２の記憶手段へのデータ書き込みを実行
可能としたことを特徴とする制御装置。
【請求項２】請求項１に記載の制御装置において、前記
制御手段は前記第１または第２の記憶手段を読み出すた
めのアドレスを生成するリードアドレス生成手段を備
え、前記リードアドレス生成手段はプログラムデータに
応じて前記第１または第２の記憶手段の出力を選択する
ようアドレスを生成することを特徴とする制御装置。
【請求項３】プログラムデータで動作する制御装置にお
いて、プログラムデータを読み出し可能な第１の記憶手
段と、プログラムデータを読み書き可能な第２の記憶手
段と、前記第２の記憶手段にデータを書き込む書き込み
手段と、前記第１または第２の記憶手段の出力を選択し
て出力する選択手段と、前記第１または第２の記憶手段
にアドレスを出力して前記選択手段の出力をプログラム
データとして動作する制御手段と、パラメータを記憶可
能なパラメータ記憶手段とを備え、前記選択手段は前記
パラメータに応じて前記第１または第２の記憶手段の出
力を選択し、前記第１の記憶手段からのプログラムデー
タにより制御動作を行なっている間に、前記書き込み手
段は前記第２の記憶手段へのデータ書き込みを実行可能
としたことを特徴とする制御装置。
【請求項４】請求項３に記載の制御装置において、前記
第１または第２の記憶手段を読み出すためのアドレスを
生成するリードアドレス生成手段を備え、前記リードア
ドレス生成手段は前記パラメータ記憶手段に記憶された
パラメータに応じて前記第１または第２の記憶手段の出
力を選択するようアドレスを生成することを特徴とする
制御装置。
【請求項５】請求項２または４に記載の制御装置におい
て、前記書き込み手段は、前記第２の記憶手段に書き込
むためのアドレスを生成するライトアドレス生成手段を
備え、前記書き込み手段は、前記リードアドレス生成手
段の出力に応じて、前記リードアドレス生成手段の出力
と前記ライトアドレス生成手段の出力とを切り換えて前
記第２の記憶手段に出力することを特徴とする制御装
置。
【請求項６】請求項１乃至５の何れかに記載の制御装置
において、プログラムデータとして、前記第１の記憶手
段の出力と前記第２の記憶手段の出力とを任意に切り換
えるようにプログラムを構成することを特徴とする制御
装置。
【請求項７】請求項１乃至６の何れかに記載の制御装置
において、前記第１または第２の記憶手段は１チップの
半導体素子で構成されることを特徴とする制御装置。
【請求項８】請求項１乃至７の何れかに記載の制御装置
において、前記第２の記憶手段はＳＲＡＭであることを
特徴とする制御装置。
【請求項９】プログラムデータで動作する制御装置にお
いて、プログラムデータが書き込まれた読み出し専用の
第１の記憶手段と、プログラムデータを読み書き可能な
第２の記憶手段と、前記第２の記憶手段にデータを書き
込む書き込み手段と、前記第１または第２の記憶手段の
出力を選択して出力する選択手段と、該選択手段の出力
プログラムにより制御動作を行なう制御回路とが１チッ
プの半導体素子に収められた構成を有し、前記選択手段
により前記第１の記憶手段からのプログラムデータによ
り制御動作を行なっている間に、前記第２の記憶手段へ
のデータ書き込みが可能な構成としたことを特徴とする
制御装置。
【請求項１０】請求項１乃至９の何れかに記載の制御装
置を用いた光ディスク装置であって、前記制御装置への
制御命令を出力するシステムコントローラと、光ディス
クを所定の速度で回転させるスピンドルモータと、レー
ザ光を光ディスクの記録面上に集光させる対物レンズ
と、レーザ光源や対物レンズを動かすアクチュエータを
備えると共に光ディスクからの反射光量に応じた信号を
出力する光ピックアップと、該光ピックアップの出力信
号を用いて、サーボエラー信号を生成して前記制御装置
に供給するサーボエラー信号生成回路とを有し、前記シ
ステムコントローラから前記制御装置へプログラムデー
タをダウンロードして、前記サーボエラー信号に対して
サーボ制御を行なうことを特徴とする光ディスク装置。