JP4826354B2 - 制御回路及び光ディスク装置 - Google Patents

Description

本発明は光ディスクなどの情報記録媒体を用いた情報記録再生装置に関し、特に光ディスクのサーボ制御回路及びこれを用いた光ディスク装置に関する。

光ディスク装置は、情報記録媒体である光ディスクに形成された案内溝にレーザー光の光スポットを照射し、その反射光を検出して案内溝に書き込まれた情報を高速に読み出し、あるいは案内溝に情報を高速に書き込んで記録する。

この読み出し書き込み動作を正確に行うためには、レーザー光の光スポットを正確に目的のトラックの目的の位置に照射しなければならない。この位置制御をトラッキング制御及びフォーカス制御と言う。

位置制御は、光ディスクに照射したレーザー光の反射光を特定周期で絶えず検出し、光スポットの光ディスク面におけるフォーカス誤差を表すフォーカスエラー信号及び案内溝からの位置ズレを表すトラッキングエラー信号を検出してデジタルデータへ変換し、マイクロプロセッサによって光ピックアップの位置を制御するための制御値を算出し、光ピックアップを駆動するアクチュエータに対して制御値を与えて光ピックアップの位置を制御する。

図１１は従来公知のフォーカス制御及びトラッキング制御を行う制御回路を備えた光ディスク装置を概念的に示す回路ブロック図である。

この光ディスク装置では、光ピックアップ１００からレーザー光を光ディスク１０１に照射して光ディスク１０１から反射するレーザー光を検出する。検出されるレーザー光にはフォーカスエラー信号及びトラッキングエラー信号のエラー情報が含まれている。

これらのエラー信号をＲＦアンプ１０２で増幅してＡ／Ｄ変換回路１０３によりアナログ信号からデジタル信号へ変換する。変換されたエラー信号はエラー信号取り込み回路１０４により取り込まれる。

タイマー１０５は、所定の周期を有するサンプリング周期で割り込み信号を出力する。この割り込み信号に応じてマイクロプロセッサ１０８はエラー信号取り込み回路１０４からデータバスデコーダ１０７を介して例えばフォーカスエラー信号やトラッキングエラー信号をシリアルに取り込み、光ピックアップ１００の２軸ドライバ１１０を駆動するためのデジタル制御信号をシリアルに演算する。

このデジタル制御信号がデータバス１０６を介してドライブ信号生成回路１０９へ与えられ、ドライブ信号生成回路１０９はＰＤＭ（Ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）変換されたトラッキングドライブ信号及びフォーカスドライブ信号を生成して２軸ドライバ１１０にフィードバックする。

このようにして、光ピックアップ１００のトラッキング及びフォーカスのサーボ制御が行われる。

ここで、マイクロプロセッサ１０８はサンプリング周期ごとに、フィルター演算の対象となるデータを取り込み、メモリに記憶されたフィルター係数を参照して積和演算を実行する。

また、マイクロプロセッサ１０８は、情報記録媒体である光ディスク１０１を回転させるスピンドルモータの回転制御、外部コンピュータとの入出力制御、周辺機器であるＰｅｒｉｐｈｅｒａｌ１１１の制御等光ディスク装置のシステム制御を行っている。
特開２００２−２７８７７１号公報 特開２０００−２５９５７９号公報

光ピックアップ１００の記録媒体に対する位置制御は、サンプリング周期ごとに第一優先でかつ高速で行う必要がある。マイクロプロセッサ１０８は、この光ピックアップのフォーカス制御やトラッキング制御の他に、スピンドルモータの回転制御、チルト制御、フォーカスサーチ／ジャンプ制御等の他の処理も実行し、その処理負荷が増大している。

そのために、従来マイクロプロセッサ１０８として使用されてきた汎用ＤＳＰ（Ｄｅｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）では高倍速に対応できなくなってきている。

また、今後、ソフトウエアで構成するフィルター制御部の段数の追加や新しい理論の組み込み等からフィルター演算がより複雑になりつつある。その一方でサンプリング周期を早める必要が生じてきており、マイクロプロセッサによるシリアル演算処理のみでは限界を生じてきている。

本発明は上記課題を解決するために以下の手段を講じた。
請求項１に係る本発明においては、光ディスク装置の光ピックアップをサーボ制御する制御回路において、前記制御回路は、記録媒体の回転制御及び周辺機器の制御を行うためのメインプロセッサと、前記メインプロセッサがバスマスタとなるデータバスと、前記光ピックアップのトラッキング又はフォーカスの制御を行うためのサブプロセッサと、前記サブプロセッサがバスマスタとなる専用データバスとを備え、前記サブプロセッサは、第１記憶手段と第２記憶手段と演算手段とを備え、前記サブプロセッサの前記演算手段は、タイマーから所定周期ごとに生成される第１割り込み信号をトリガーとして前記光ピックアップが検出したエラー信号のうちフォーカスエラー信号又はトラッキングエラー信号を前記専用データバスを介して取り込むと共に、前記第２記憶手段に記憶されたフィルター係数を用いたフィルター演算処理を行ってフォーカス信号又はトラッキング信号を生成して前記専用データバスを介して前記光ピックアップを駆動するためのドライブ信号生成回路に出力し、前記メインプロセッサは、前記第１記憶手段にフィルター係数を書き込む書き込み処理を前記フィルター演算処理中に実行し、前記サブプロセッサの前記演算手段は、前記フィルター演算処理の終了後に前記メインプロセッサから入力する切替え要求に応じて前記前記サブプロセッサの演算手段が参照するフィルター係数を前記第２記憶手段から前記第１記憶手段に切替える制御回路とした。

請求項２に係る本発明においては、前記メインプロセッサは、前記所定周期のｎ周期（ｎは２以上の整数）に１回の割合で発生する第２割り込み信号をトリガーとして、前記第１記憶手段にフィルター係数を書き込む書き込み処理を実行する請求項１に記載の制御回路とした。

請求項３に係る本発明においては、前記サブプロセッサは第１サブプロセッサと第２サブプロセッサとから成り、前記第１サブプロセッサが、前記フォーカスエラー信号に基づいてフィルター係数を用いたフィルター演算処理を実行して前記フォーカス信号を生成し、前記第2サブプロセッサが、前記トラッキングエラー信号に基づいてフィルター係数を用いたフィルター演算処理を前記第1サブプロセッサの演算処理と並列して実行し、前記トラッキング信号を生成する請求項１又は請求項２に記載の制御回路とした。

請求項４に係る本発明においては、記録媒体上に形成された案内溝に光ピックアップから光スポットを照射し、その反射光を検知して前記光スポットの案内溝に対するずれ量をエラー信号として取り込むエラー信号取り込み回路と、所定周期ごとに割り込み信号を生成するタイマーと、前記割り込み信号をトリガーとして前記エラー信号取り込み回路からエラー信号を取り込み、演算処理を実行して前記光ピックアップを駆動するための駆動信号を生成するプロセッサと、前記生成された駆動信号を、前記光ピックアップを駆動するための駆動回路にフィードバックしてサーボ制御を行う光ディスク装置において、前記プロセッサは、記録媒体の回転制御及び周辺機器の制御を行うメインプロセッサと、前記光ピックアップの駆動を制御するためのフォーカス信号又はトラッキング信号を生成するための第１記憶手段と第２記憶手段と演算手段とを備えたサブプロセッサとから成り、前記光ディスク装置は、前記メインプロセッサがバスマスタとなるデータバスと、前記サブプロセッサがバスマスタとなる専用データバスとを備え、前記サブプロセッサの前記演算手段は、タイマーから所定周期ごとに生成される第１割り込み信号をトリガーとして前記光ピックアップが検出したエラー信号のうちフォーカスエラー信号又はトラッキングエラー信号を前記エラー信号取り込み回路から前記専用データバスを介して取り込むと共に、前記第２記憶手段に記憶されたフィルター係数を用いたフィルター演算処理を行ってフォーカス信号又はトラッキング信号を生成して前記専用データバスを介して前記光ピックアップを駆動するためのドライブ信号生成回路に出力し、前記ドライブ信号生成回路は、前記フォーカス信号又は前記トラッキング信号からフォーカスドライブ信号又はトラッキングドライブ信号を生成して前記駆動回路を駆動することを特徴とする光ディスク装置とした。

本発明によれば、メインプロセッサと独立してトラッキング及びフォーカス演算処理をサブプロセッサが実行し、メインプロセッサがバスマスタとなるデータバスと独立した専用データバスによりデータ転送を行う。

従って、最も高速動作が要求されるフォーカス制御及びトラッキング制御のためのフィルター演算処理をメインプロセッサで実行する必要がなく、メインプロセッサの処理負荷を低減させることができ、その結果、サンプリング周波数の高い高倍速書き込み又は読み出しを行うことができる。

また、サブプロセッサは第１及び第２の記憶手段を有し、いずれか一方の記憶手段に記憶されたフィルター係数を参照してフィルター演算処理を行っている間に、これと並列して、他方の記憶手段にはメインプロセッサから次に実行するフィルター演算のためのフィルター係数を書き込むようにしたので、メインプロセッサのタスクを低減させるとともに、フィルター係数の転送時間を短縮することができ、高速読み出し書き込みを実行することができる。

また、サブプロセッサは第１及び第２サブプロセッサから構成し、第1サブプロセッサがトラッキング制御のためのフィルター演算処理を実行し、これと並列に第２サブプロセッサがフォーカス制御のためのフィルター演算処理を実行するので、フィルター演算処理の時間を短縮することができ、そのために、サンプリング周波数を高くすることが可能となり、高倍速の読み出し書き込み動作を実行することができる。

また、所定の周期を有するサンプリング周期毎に光ピックアップのサーボ制御を実行するに当たり、高速演算処理を行うサブプロセッサに与える割り込み信号に対して、メインプロセッサに対しては、メインプロセッサの処理負荷状況に応じてサンプリング周期毎の割り込み信号を間引いた割り込み信号を与えるようにしたので、メインプロセッサのシステムクロックの周波数を低減させることができ、消費電流を低下させることができる。

以下、本発明の実施の形態を説明する。

本実施の形態における制御回路及びこれを用いた光ディスク装置１は、メインプロセッサ２とサブプロセッサの互いに独立して並列処理を行う2つの種類のプロセッサを備えている。

メインプロセッサ２は記録媒体の回転制御や周辺機器の制御を行う。サブプロセッサは、記録媒体上の情報が記録された案内溝に光ピックアップ１０から照射する光スポットが所定範囲内に入るように、フォーカス制御又はトラッキング制御を行う専用のプロセッサである。

そして、メインプロセッサ２に対するデータ転送はメインプロセッサ２がバスマスタとなるデータバス６を介して行う。

一方、サブプロセッサに対するデータ転送は上記データバス６とは独立にサブプロセッサがバスマスタとなる専用データバス８を介して行う。

サブプロセッサは、光ピックアップ１０で検出されたエラー信号のうちフォーカスエラー信号又はトラッキングエラー信号を、タイマー１６から所定周期を有するサンプリング周期の各周期において生成される割り込み信号をトリガーとして、例えばエラー信号取り込み回路１３から専用データバス８を介して取り込む。

サブプロセッサは、フィルター係数を用いたフィルター演算処理を行ってフォーカス信号又はトラッキング信号を生成する。生成されたフォーカス信号又はトラッキング信号は専用データバス８を介してドライブ信号生成回路１４へ出力される。

なお、サブプロセッサはフォーカス制御かトラッキング制御のいずれかの演算処理を行うものであっても、また、その両方を行うものであってもよい。

ドライブ信号生成回路１４は、光ピックアップ１０の駆動回路である２軸ドライバ１５を駆動するためのフォーカスドライブ信号及びトラッキングドライブ信号を出力する。

光ピックアップ１０は２軸ドライバ１５によって移動し、記録媒体である光ディスク９の半径方向と板面方向の移動が制御される。即ち、最も高速動作が要求されるフォーカス制御又はトラッキング制御を専用のサブプロセッサにより演算を行い、専用データバス８を介してデータ転送を行うものである。

また、サブプロセッサは第１記憶手段と第2記憶手段と演算手段を備えている。タイマー１６においてサンプリング周期毎に生成される割り込み信号をサブプロセッサが入力すると、これをトリガーとして、エラー信号のうちフォーカスエラー信号又はトラッキングエラー信号を取り込む。

そして、演算処理手段はフォーカスエラー信号又はトラッキングエラー信号と第２記憶手段に記憶されたフィルター係数を参照してフィルター演算処理を行い、光ピックアップ１０の位置を制御するためのフォーカス信号又はトラッキング信号を生成する。

一方メインプロセッサ２は、タイマー１６によって生成された割り込み信号をトリガーとして、サブプロセッサの第１記憶手段にアクセスし、次に参照されるべきフィルター係数を上記サブプロセッサの演算処理と並列してデータバスを介して第１記憶手段へ書き込み処理を実行する。サブプロセッサの演算処理の終了後に、メインプロセッサ２の切替え要求に応じて、演算処理手段が参照するフィルター係数を第２記憶手段から第１記憶手段へ切替える。

その結果、次のサンプリング周期に生成される割り込み信号を入力したサブプロセッサは、第１記憶手段に書き込まれたフィルター係数を参照してフィルター演算処理を実行し、同時にメインプロセッサ２からは第２記憶手段に次に参照されるフィルター係数が書き込まれる。以降、これを繰り返す。

その結果、フィルター係数のデータ転送とフィルター演算処理を並列に実行するため、データ転送のための時間を短縮することできる。

また、サブプロセッサは第１サブプロセッサ３と第２サブプロセッサ４とから構成されており、第1サブプロセッサ３はフォーカス信号の演算処理を実行し、これと並列に第２サブプロセッサ４はトラッキング信号の演算処理を実行する。

このため、高速演算処理が要求される２つの演算処理を並列して実行することになるので、サンプリング周期をさらに高くすることができ、高倍速書き込み読み出し動作を行うことができる。

また、例えば光ディスクの回転方式がＺＣＬＶ（Ｚｏｎｅｄ Ｃｏｎｓｔａｎｔ Ｌｉｎｅａｒ Ｖｅｌｏｃｉｔｙ）方式等においては、ゾーン内の光ディスクの回転数は一定となる。

そのために、フォーカス制御又はトラッキング制御のためのフィルター演算処理を行うに当たり、ゾーン内におけるフィルター係数の書き換え頻度を低下させることができる。

そこで、サンプリング周期のｎ周期（ｎは２以上の整数）に１回の割合でメインプロセッサ２が割り込み信号を入力する。例えば２サンプリング周期乃至は４サンプリング周期に１回の割り込み信号を入力し、サブプロセッサの第１または第２記憶手段に対して２サンプリング周期乃至は４サンプリング周期に１回の割合でフィルター係数を書き込む書き込み動作を行うことができる。

その結果、メインプロセッサ２のシステムクロックを低減させることができ、消費電流を低減することができる。

以下、本発明の第１実施形態について、図面を参照して具体的に説明する。

（第１実施形態）
図１は、第１実施形態に係る光ディスク装置１の回路構成を示すブロック図であり、図２は、図１の機能ブロック図である。共通する構成要素は符号を共通としている。

光ディスク装置１は、メインプロセッサ２と第１サブプロセッサ３及び第２サブプロセッサ４を備えている。

メインプロセッサ２はアドレスデコーダであるデータバスデコーダ５を介してメインプロセッサ２がバスマスタとなるデータバス６と接続し、データ転送を行って光ディスク装置１の光ディスクのスピンドルモータ（図示しない）の回転制御やその他のシステム制御を行う。

一方、第１サブプロセッサ３及び第２サブプロセッサ４は、専用バスデコーダ７を介して光ピックアップ１０のフォーカス制御及びトラッキング制御を行う。

フォーカス制御及びトラッキング制御のためのデータ転送は、第１サブプロセッサ３及び第２サブプロセッサ４がバスマスタとなる専用データバス８により行う。

メインプロセッサ２がバスマスタとなるデータバス６は、エラー信号取り込み回路１３、タイマー１６、第１サブプロセッサ３、第２サブプロセッサ４、ドライブ信号生成回路１４、及び、図示しないスピンドルサーボ、光ディスクのハードブロック、汎用Ｉ／Ｏブロックなどの周辺回路１７に接続している。

第１サブプロセッサ３及び第２サブプロセッサ４がバスマスタとなる専用データバス８は、エラー信号取り込み回路１３、ドライブ信号生成回路１４に接続し、フォーカス制御及びトラッキング制御のためのデータ転送を行う。以下、光ディスク装置１の動作について図１及び図２を参照して詳細に説明する。

図１及び図２に示すように、記録媒体である光ディスク９には情報が記録された、又は、情報を記録すべき案内溝が形成されている。この光ディスク９は図示しないスピンドルモータによって高速回転する。

光ピックアップ１０は光ディスク９にレーザー光からなる光スポットを照射してその反射光を検出し、案内溝に記録された記録情報を読み出し、あるいは情報を記録すると同時に、その反射光から上記案内溝に対する光スポットのずれ量を表すエラー信号を検出する。

エラー信号には、ディスク面上の焦点ずれを現すフォーカスエラー、案内溝のトラック方向に対するずれ量を現すトラッキングエラー、光ピックアップ１０から照射される光スポットの光ディスク９面に対する傾きのずれ量をあらわすチルトエラーなどが含まれる。

そして、光ピックアップ１０から検出されたエラー信号はＲＦアンプ１１で増幅され、Ａ／Ｄ変換回路１２でデジタル信号に変換されてバッファであるエラー信号取り込み回路１３に一旦記憶される。

第１サブプロセッサ３は、第１記憶手段であるＤａｔａＲＡＭ１８、第２記憶手段であるＤａｔａＲＡＭ１９及び演算手段であるＩｎｓｔＲＡＭ２０を備えている。

同様に、第２サブプロセッサ４は、第１記憶手段であるＤａｔａＲＡＭ２１、第２記憶手段であるＤａｔａＲＡＭ２２及び演算手段であるＩｎｓｔＲＡＭ２３を備えている。

第１サブプロセッサ３及び第２サブプロセッサ４が、所定周期を有するサンプリング周期の各周期にタイマー１６から出力される割り込み信号をそれぞれ入力されると、この割り込み信号に応じて第１サブプロセッサ３は専用バスデコーダ７のアドレスを指定し、エラー信号取り込み回路１３からフォーカスエラー信号を取り込む。

同様に、第２サブプロセッサ４は、専用バスデコーダ７のアドレスを指定し、エラー信号取り込み回路１３からトラッキングエラー信号を取り込む。

第１サブプロセッサ３の演算手段であるＩｎｓｔＲＡＭ２０は、フォーカスエラー信号とＤａｔａＲＡＭ１９に記憶されたフィルター係数を参照して積和演算処理を実行してフォーカス信号を生成し、専用データバス８を介してドライブ信号生成回路１４に出力する。

同様に、第２サブプロセッサ４の演算手段であるＩｎｓｔＲＡＭ２３は、トラッキングエラー信号とＤａｔａＲＡＭ２２に記憶されたフィルター係数を参照して、上記第１サブプロセッサ３の演算処理と並列して積和演算処理を実行してトラッキング信号を生成し、専用データバス８を介してドライブ信号生成回路１４に出力する。

メインプロセッサ２はデータを記憶するＤａｔａＲＡＭ２４や演算処理を行うＩｎｓｔＲＡＭ２５を備えている。

このメインプロセッサ２は、タイマー１６から割り込み信号を入力し、データバスデコーダ５のアドレスを指定し、データバス６を介して第１サブプロセッサ３のＤａｔａＲＡＭ１８及び第２サブプロセッサ４のＤａｔａＲＡＭ２１にアクセスし、上記第１サブプロセッサ３及び第２サブプロセッサ４それぞれが積和演算処理を実行している間に並列して、次のサンプリング周期に参照されるフォーカス演算用のフィルター係数をＤａｔａＲＡＭ１８に、トラッキング演算用のフィルター係数をＤａｔａＲＡＭ２１に書き込む書き込み処理を実行する。

そして、メインプロセッサ２からのバッファ切替え要求に応じて、第１サブプロセッサ３が参照するフィルター係数をＤａｔａＲＡＭ１９からＤａｔａＲＡＭ１８へ切替える。

同様に、メインプロセッサ２からのバッファ切替え要求に応じて、第２サブプロセッサ４が参照するフィルター係数をＤａｔａＲＡＭ２２からＤａｔａＲＡＭ２１へ切替える。

第１及び第２サブプロセッサ３，４で算出されたフォーカス信号及びトラッキング信号は、専用データバス８を介してドライブ信号生成回路１４へ出力される。

ドライブ信号生成回路１４は、データバス６を介してメインプロセッサ２から出力された制御信号により駆動回路である２軸ドライバ１５へパルス信号からなるフォーカスドライブ信号及びトラッキングドライブ信号を出力して光ピックアップ１０を駆動する。

これを、サンプリング周期ごとに繰り返して、フォーカス誤差及びトラッキング誤差を所定範囲内に制御する。なお、ドライブ信号生成回路１４は、メインプロセッサ２からデータバス６を介して他の制御であるフォーカスサーチ／ジャンプ信号等を受けて、光ピックアップ１０の動作制御を行うためのドライブ信号をも生成する。

図３は、第１サブプロセッサ３及び第２サブプロセッサ４の動作を説明するためのタイミングチャート図である。

第１サブプロセッサ３及び第２サブプロセッサ４は、サンプリング周期毎にタイマー１６からそれぞれ割り込み信号を受けて、エラー信号取り込み回路１３から専用データバス８を介してフォーカスエラー信号とトラッキングエラー信号をそれぞれ受け取り、ＤａｔａＲＡＭ１９及びＤａｔａＲＡＭ２２に記憶されたフィルター係数を参照して、演算手段であるＩｎｓｔＲＡＭ２０及びＩｎｓｔＲＡＭ２３において積和演算を互いに並列して実行する。

メインプロセッサ２は、第１サブプロセッサ３及び第２サブプロセッサ４が積和演算を実行している間に、フィルター係数の書き換え要求３０をデータバス６を介して第１サブプロセッサ３の第１記憶手段であるＤａｔａＲＡＭ１８及び第２サブプロセッサ４の第１記憶手段であるＤａｔａＲＡＭ２１へ出力して、ＤａｔａＲＡＭ１８及びＤａｔａＲＡＭ２１にフォーカス制御用のフィルター係数及びトラッキング制御用のフィルター係数を書き込む書き換え処理を実行する。

そして、第１サブプロセッサ３のフォーカスフィルター演算処理及びＤａｔａＲＡＭ１８の書き換え処理の終了後に、第１サブプロセッサ３はメインプロセッサ２から記憶手段切替え要求３１を受け取り、ＩｎｓｔＲＡＭ２０が参照するフィルター係数をＤａｔａＲＡＭ１８のフィルター係数を参照するように切替える。同時に、メインプロセッサ２が次に書き込むべき記憶手段をＤａｔａＲＡＭ１９にセットする。

第２サブプロセッサ４においても同様に、第２サブプロセッサ４のトラッキングフィルター演算処理及びＤａｔａＲＡＭ２１の書き換え処理の終了後に、第２サブプロセッサ４はメインプロセッサ２から記憶手段切替え要求３１を受け取り、ＩｎｓｔＲＡＭ２３が参照するフィルター係数を書き換えられたＤａｔａＲＡＭ２１に記憶されたフィルター係数を参照するように切替える。同時に、メインプロセッサ２が次に書き込むべき記憶手段をＤａｔａＲＡＭ２２にセットする。

なお、第２サブプロセッサ４の演算処理は第1サブプロセッサ３の演算処理よりも若干の時間的遅れが生じている。これは、エラー信号取り込み回路１３から専用データバス８を介してフォーカスエラー信号及びトラッキングエラー信号をシリアルデータとして取り込むためである。

また、図３においては、サンプリング周期ごとにメインプロセッサ２がフィルター係数書き換え要求３０を出力して書き換え処理を実行している例を示しているが、後述するように、これを２サンプル周期ごと、あるいは数サンプル周期ごとにメインプロセッサ２がフィルター係数書き換え要求３０を出力して、書き換え処理を実行するようにしてもよい。

このようにして、フォーカスフィルターの演算処理とトラッキングフィルターの演算処理とを並列して実行し、かつ、次に参照されるべきフィルター係数を事前に書き換える書き込み処理も並列して実行している。

また、フォーカスエラー信号やトラッキングエラー信号の取り込みや、積和演算の結果であるフォーカス信号やトラッキング信号を専用データバス８を介して転送する。

そのために、メインプロセッサ２の他の演算処理を行う時間的余裕を確保することができ、サンプリング周期を短くすることが可能となる。

図４は、第１サブプロセッサ３又は第２サブプロセッサ４の動作を説明するためのフローチャート図である。

以下第１サブプロセッサ３と第２サブプロセッサ４とは基本的に同じ動作を行うので区別しないで説明する。

図４に示すように、サブプロセッサは起動後にタイマー１６からのサンプリング割り込み信号の待ち状態を維持する（Ｓ１）。サンプリング割り込み信号をサブプロセッサが入力すると、処理中であることを知らせるアクティブフラグをオンし（Ｓ２）、第２記憶手段であるＤａｔａＲＡＭ１９又はＤａｔａＲＡＭ２２に記憶されているフィルター係数を参照してフィルター演算処理を実行する（Ｓ３）。

その後、フィルター演算処理を終了した後にアクティブフラグをオフし（Ｓ４）、メインプロセッサ２からの記憶手段切替え要求の待ち状態を維持する（Ｓ５）。記憶手段切替え要求を受けたサブプロセッサは、記憶手段の切替えを実行し（Ｓ６）、次の演算処理で参照する記憶手段を、ＤａｔａＲＡＭ１９又は２２からＤａｔａＲＡＭ１８又は２１へ切替える。同時に、ＤａｔａＲＡＭ１９又は２２は、メインプロセッサ２からのアクセスを可能とし、メインプロセッサ２の指令により次のフィルター係数を書き換え可能とする。

図５及び図６は、タイマー１６がサンプリング周期ごとに生成する割り込み信号を概念的に表すタイミングチャート図である。図５がメインプロセッサ２へ出力されるタイミング信号に間引きのない場合を、図６が２サンプリング周期に１回の間引きがある場合をそれぞれ示している。縦軸は、タイマー１６が備えているカウンタ値を現している。

図５において、タイマカウンター値がゼロからスタートしてメインスレッショルド値に達するまでの期間がサンプリング周期である。

タイマー１６は、タイマカウンター値がゼロのときに割り込み信号４０を発生してメインプロセッサ２へ出力し、タイマカウンター値がスレッショルドＢに達したときに、フォーカス信号演算用の割り込み信号４１を生成して第１サブプロセッサ３へ出力し、タイマカウンター値がスレッショルドＡに達したときに、トラッキング信号演算用の割り込み信号４２を生成して第２サブプロセッサ４へ出力する。

メインプロセッサ２は、割り込み信号を入力後に、スピンドルの回転数や光ピックアップ１０が位置するゾーン等を参照してフォーカスフィルター及びトラッキングフィルター演算処理用のフィルター係数の準備処理を実行する。

第１サブプロセッサ３は、割り込み信号４１を入力すると、これをトリガーとしてエラー信号取り込み回路１３からフォーカスエラー信号を専用データバス８を介して取り込み、第２記憶手段であるＤａｔａＲＡＭ１９に記憶されたフィルター係数を参照しながらＩｎｓｔＲＡＭ２０においてフィルター演算処理を実行してフォーカス信号を生成し、専用データバス８を介してドライブ信号生成回路１４へ転送する。

第２サブプロセッサ４は、割り込み信号４２を入力してこれをトリガーとしてエラー信号取り込み回路１３からトラッキングエラー信号を専用データバス８を介して取り込み、第２記憶手段であるＤａｔａＲＡＭ２２に記憶されたフィルター係数を参照しながらＩｎｓｔＲＡＭ２３においてフィルター演算処理を実行してトラッキング信号を生成し、専用データバス８を介してドライブ信号生成回路１４へ転送する。

メインプロセッサ２は、第１サブプロセッサ３がフィルター演算処理を実行中に、第１サブプロセッサ３の第１記憶手段であるＤａｔａＲＡＭ１８にフィルタ書き換え要求を出してフォーカス信号算出用のフィルター係数を出力して書き換えを実行する。

この書き換え終了後であってフィルター演算処理が終了後に、記憶手段切替え要求を行って、第１サブプロセッサ３の演算手段であるＩｎｓｔＲＡＭ２０が参照する記憶手段をＤａｔａＲＡＭ１９からＤａｔａＲＡＭ１８へ切替える。

メインプロセッサ２は、第２サブプロセッサ４がフィルター演算処理を実行中に、第１サブプロセッサ３の第１記憶手段であるＤａｔａＲＡＭ２１にフィルタ書き換え要求を出力し、トラッキング信号算出用のフィルター係数を出力して書き換えを実行する。

この書き換え終了後であってフィルター演算処理が終了後に、記憶手段切替え要求を出して第２サブプロセッサ４の演算処理手段であるＩｎｓｔＲＡＭ２３が参照する記憶手段をＤａｔａＲＡＭ２２からＤａｔａＲＡＭ２１へ切替える。

そして、次のサンプリング周期の時には、第１サブプロセッサ３の記憶手段であるＤａｔａＲＡＭ１９にメインプロセッサ２からフィルター係数を書き込む書き換え処理が実行され、第２サブプロセッサ４の記憶手段であるＤａｔａＲＡＭ２２にメインプロセッサ２からフィルター係数を書き込む書き換え処理が実行される。以降、これを繰り返す。

図６は、メインプロセッサ２によるフィルター係数の書き換え処理の実行のための割り込み信号４０を、２回のサンプリング周期に１回の割合で発生させている状態を示している。フォーカス信号やトラッキング信号を生成するための積和演算は高速処理が要求される。

本実施の形態においては、第１サブプロセッサ３及び第２サブプロセッサ４によりメインプロセッサ２と分離独立してこれらの演算処理を実行し、データの転送も専用データバス８を介して行われる。

そのために、メインプロセッサ２の演算負荷は大幅に緩和される。特に光ディスクの回転方式がＺＣＬＶ方式の場合は、光ピックアップ１０がゾーン間を跨って移動するような場合以外の通常動作のときはフィルター係数の書き換え頻度は少なくてよい。

図６においては２サンプリング周期に１回間引いた例であるが、これを、３サンプリング周期、あるいは４サンプリング周期に１回の割合で割り込み信号４０を生成してメインプロセッサ２へ出力するようにしてもよい。

（第２実施形態）
次に、本発明の第２実施形態について、図７〜図１０を参照して説明する。なお、図７〜図１０において、図１に示す第１実施形態の光ディスク装置１の構成要件と同様の構成要件については、同一の名称及び同一の符号を付して説明する。

図７は、第２実施形態に係る光ディスク装置を示す機能ブロック図であり、図８は、サブプロセッサ起動回路を示す機能ブロック図であり、図９は、第２実施形態に係るドライブ信号生成回路を示す機能ブロック図であり、図１０は、サブプロセッサが行うフィルター演算処理を概念的に示す説明図である。

図７に示すように、第２実施形態の光ディスク装置１Ａは、１つのメインプロセッサ２と、一つ以上（ここでは２つ）のサブプロセッサ（第１サブプロセッサ３、第２サブプロセッサ４）を備えており、その基本的構成に関しては、図１に示す第１実施形態の光ディスク装置１と同様であるが、第１サブプロセッサ３に第１サブプロセッサ起動回路３Ａが接続され、第２サブプロセッサ４に第２サブプロセッサ起動回路４Ａが接続されている点が異なる。

この光ディスク装置１Ａにおいて、メインプロセッサは、光ディスク９へのデータの書き込みや、データの読出しを行う際、光ピックアップ１０のサーボ制御処理中に条件判断を伴う処理や、予め決まった複数の処理を順番に行うシーケンス処理を行う。

また、第１サブプロセッサ３及び第２サブプロセッサ４は、主に、エラー信号取込み回路１３により取込まれたフォーカスエラー信号やトラッキングエラー信号等のエラー信号に対してフィルター演算処理を行う。

そして、メインプロセッサ２は、比較的低い周波数の動作クロックにより動作させ、第１サブプロセッサ３及び第２サブプロセッサ４は、メインプロセッサ２よりも高い周波数の動作クロックにより動作させるように構成しており、これにより、第１サブプロセッサ３及び第２サブプロセッサ４をメインプロセッサ２よりも高速で動作させるようにしている。

このように、比較的処理量の多いメインプロセッサ２を比較的低速で動作させることにより、メインプロセッサ２の消費電力を低減させ、もともと比較的低消費電力で動作する第１サブプロセッサ３及び第２サブプロセッサ４を高速で動作させるようにしているため、この光ディスク装置１Ａでは、１つのＤＳＰでサーボ制御全体の処理を行わせる他の光ディスク装置と比べて低消費電力でありながら、同等か、若しくは、それ以上の処理性能を実現することができる。

また、上記したように、メインプロセッサ２に条件判断を伴う処理を行わせるようにしたため、第１サブプロセッサ３及び第２サブプロセッサ４に条件分岐命令処理を行わせることなく、フィルター演算処理だけを行わせればよくなるので、第１サブプロセッサ３及び第２サブプロセッサ４の回路規模を縮小することができる。

さらに、第１サブプロセッサ３及び第２サブプロセッサ４は、それぞれ自身の動作を停止させる動作停止命令を備えている。

このように、第１サブプロセッサ３及び第２サブプロセッサ４に動作停止命令を持たせたことにより、第１サブプロセッサ３及び第２サブプロセッサ４は、所定の処理が終了した後、動作停止命令を実行してスリープモードになる。これにより、第１サブプロセッサ３及び第２サブプロセッサ４が消費する電力量を可及的に低減することができる。

また、第１サブプロセッサ３及び第２サブプロセッサ４は、所定の処理が終了した後に、他の周辺回路や外部機器等に対し、割り込み信号として、自身の処理が終了したことを示す信号を出力するようにしている。

これにより、第１サブプロセッサ３及び第２サブプロセッサ４は、例えば、メインプロセッサ２と、他のサブプロセッサとから同時にアクセスされることにより、自身のメモリ内においてデータが破壊されることを防止することができる。

また、上記したように、これら第１サブプロセッサ３及び第２サブプロセッサ４は、命令数が少ない（ここでは、８ｂｉｔである）ため、命令メモリの容量が比較的少なくてよく、比較的安価なメモリを用いて構成することができる。

次に、サブプロセッサ起動回路について図７及び図８を参照して説明する。

図７に示すように、第１サブプロセッサ起動回路３Ａは、第１サブプロセッサ３と、タイマー１６と、データバス６とに接続されており、データバス６を介してメインプロセッサ２から入力される選択信号に基づいて、後述する起動要因出力回路５４（図８参照）を切替えることにより、第１サブプロセッサ３に実行させるフィルター演算処理の種類を選択させて、第１サブプロセッサ３を起動させる回路である。なお、ここでは図示していないが、この第１サブプロセッサ起動回路３Ａは、光ディスク９を回転させるモータのロータリーエンコーダ（ＦＧ）信号も入力される。

また、第２サブプロセッサ起動回路４Ａは、第２サブプロセッサ４と、タイマー１６と、データバス６とに接続されており、データバス６を介してメインプロセッサ２から入力される選択信号に基づいて、後述する起動要因出力回路５４（図８参照）を切替えることにより、第２サブプロセッサ４に実行させるフィルター演算処理の種類を選択させて、第２サブプロセッサ４を起動させる回路である。なお、ここでは図示していないが、この第２サブプロセッサ起動回路４Ａは、光ディスク９を回転させるモータのロータリーエンコーダ（ＦＧ）信号も入力される。

これら、第１サブプロセッサ起動回路３Ａと第２サブプロセッサ起動回路４Ａとは、同様の構成をしているため、ここでは、図８を参照して第１サブプロセッサ起動回路３Ａに関してのみ説明することとする。

図８に示すように、第１サブプロセッサ起動回路３Ａは、起動要因出力回路５４と、第１レジスタ５０と、第２レジスタ５１と、第３レジスタ５２と、逓倍・分周回路５３とを備えている。

起動要因出力回路５４は、その入力側にタイマー１６等の周辺回路が接続されており、これらの周辺回路から入力される複数種類のタイミング信号のうち、いずれか１つのタイミング信号を第１レジスタ５０、第２レジスタ５１、第３レジスタ５２のうちのいずれか１つのレジスタに選択的に入力させるためのセレクタ回路である。

具体的には、この起動要因出力回路５４は、その入力側にデータバス６、タイマー１６等の所定の周辺回路が接続されており、その出力側に第１レジスタ５０、第２レジスタ５１、第３レジスタ５２がそれぞれ接続されている。

そして、この起動要因出力回路５４には、タイマカウンター値がスレッショルドＡ、Ｂ、Ｃ等に達したときにタイマー１６が出力する割り込み信号や、光ディスク９を回転させるモータのロータリーエンコーダ（ＦＧ）信号等といった複数種類のタイミング信号が入力される。

起動要因出力回路５４は、データバス６を介してメインプロセッサ２から入力される選択信号に基づいて、所定の周辺回路から入力される複数種類のタイミング信号の中から１つのタイミング信号を選択すると共に、その選択したタイミング信号を出力するレジスタ（第１レジスタ５０、第２レジスタ５１、第３レジスタ５２のうちの１つ）を選択し、選択したレジスタへ選択したタイミング信号を出力する。

ここでは、第１レジスタ５０が選択されたときに、第１のタイミング信号５０ｃを第１レジスタ５０へ出力するようにしており、第２レジスタ５１が選択されたときに、第２のタイミング信号５１ｃを第２レジスタ５１に出力するようにしており、第３レジスタ５２が選択されたときに、第３のタイミング信号５２ｃを第３レジスタ５２へ出力するようにしている。

第１レジスタ５０は、第１開始アドレス格納レジスタ５０ａと、第１動作クロック設定レジスタ５０ｂとを備え、その入力側に起動要因出力回路５４とデータバス６とが接続されており、その出力側に第１サブプロセッサ３が備えるプログラムカウンタ５５と、逓倍・分周回路５３とが接続されている。

そして、この第１レジスタ５０では、メインプロセッサ２からデータバス６を介して入力される、第１レジスタ５０を作動させるための開始アドレス値が第１開始アドレス格納レジスタ５０ａに格納されると共に、第１レジスタ５０を作動させるための動作クロックの設定値が第１動作クロック設定レジスタ５０ｂに格納される。

その後、この第１レジスタ５０に起動要因出力回路５４から第１のタイミング信号５０ｃが入力されると、第１レジスタ５０は、第１サブプロセッサ３が備えるプログラムカウンタ５５に、第１開始アドレス格納レジスタ５０ａに格納している開始アドレス値を上書きする。

このとき同時に、第１レジスタ５０は、第１動作クロック設定レジスタ５０ｂに格納している動作クロックの設定値を逓倍・分周回路５３へ出力する。

そして、第１サブプロセッサ３は、プログラムカウンタ５５の開始アドレス値が上書きされたことを契機として起動して、分周回路５３から入力される動作クロックに同期して所定のフィルター演算処理を実行する。

また、第２レジスタ５１は、第２開始アドレス格納レジスタ５１ａと、第２動作クロック設定レジスタ５１ｂとを備えており、第３レジスタ５２は、第３開始アドレス格納レジスタ５２ａと、第３動作クロック設定レジスタ５２ｂとを備えている。

これら第２レジスタ５１及び第３レジスタ５２は、第１レジスタ５０と同様に、その入力側に起動要因出力回路５４とデータバス６とが接続されており、その出力側に第１サブプロセッサ３が備えるプログラムカウンタ５５と、逓倍・分周回路５３とが接続されている。

そして、第２レジスタ５１及び第３レジスタ５２では、第１レジスタ５０と同様に、第２開始アドレス格納レジスタ５１ａ及び第３開始アドレス格納レジスタ５２ａにそれぞれ所定の開始アドレス値が格納され、第２動作クロック設定レジスタ５１ｂ及び第３動作クロック設定レジスタ５２ｂにそれぞれ所定の動作クロックの設定値が格納される。

その後、第２レジスタ５１又は第３レジスタ５２に、それぞれ対応した第２のタイミング信号５１ｃ、第３のタイミング信号５２ｃが入力されると、第２レジスタ５１と第３レジスタ５２とは、それぞれが格納している所定の開始アドレス値を第１サブプロセッサ３が備えるプログラムカウンタ５５に上書きする。

このとき同時に、第２レジスタ５１及び第３レジスタ５２は、それぞれが格納している所定の動作クロックの設定値を逓倍・分周回路５３へ出力する。

そして、第１サブプロセッサ３は、プログラムカウンタ５５の開始アドレス値が上書きされたことを契機として起動して、分周回路５３から入力される動作クロックに同期して所定のフィルター演算処理を実行する。

このように、第１サブプロセッサ起動回路３Ａでは、起動要因出力回路５４が出力する第１〜第３のタイミング信号５０ｃ、５１ｃ、５２ｃが、第１サブプロセッサ３を起動する契機となる起動信号として機能しており、この起動信号は、図２に示したタイマー１６と、第１サブプロセッサ３とを接続している点線を介して送信される割り込み信号と同じ位置付けである。

また、第１〜第３レジスタ５０、５１、５２は、上記したように、その構成に関しては全て同様であるが、各レジスタに格納している各開始アドレス値と、各動作クロックの設定値の内容が異なる。

すなわち、第１開始アドレス格納レジスタ５０ａには、図２に示す第１サブプロセッサ３のＩｎｓｔＲＡＭ２０における光ピックアップ１０のフォーカス制御用プログラムの開始アドレス値を格納しており、第１動作クロック設定レジスタ５０ｂには、第１サブプロセッサ３がフォーカス制御用プログラムを実行する際の動作クロックを設定するための設定値を格納している。

また、第２開始アドレス格納レジスタ５１ａには、第１サブプロセッサ３のＩｎｓｔＲＡＭ２０における光ピックアップ１０のチルト制御用プログラムの開始アドレス値を格納しており、第２動作クロック設定レジスタ５１ｂには、第１サブプロセッサ３がチルト制御用プログラムを実行する際の動作クロックを設定するための設定値を格納している。

また、第３開始アドレス格納レジスタ５２ａには、第１サブプロセッサ３のＩｎｓｔＲＡＭ２０におけるスピンドルモータ回転制御用プログラムの開始アドレス値を格納しており、第３動作クロック設定レジスタ５２ｂには、第１サブプロセッサ３がスピンドルモータ回転制御用プログラムを実行する際の動作クロックを設定するための設定値を格納している。

逓倍・分周回路５３は、その入力側に、光ディスク装置１Ａ全体の動作の基準となるシステムクロックが接続されており、その出力側に第１サブプロセッサ３が接続されている。

さらに、この逓倍・分周回路５３は、上記のように、第１〜第３レジスタ５０、５１、５２とも接続されており、これら第１〜第３レジスタ５０、５１、５２からそれぞれ所定のタイミングで第１サブプロセッサ３の動作クロックを設定するための設定値が入力される。

ここで、第１〜第３レジスタ５０、５１、５２は、起動要因出力回路５４から第１〜第３のタイミング信号５０ｃ、５１ｃ、５２ｃが入力されたことを契機として、それぞれ所定の動作クロックの設定値を逓倍・分周回路５３へ入力するように構成している。

そして、この逓倍・分周回路５３は、第１〜第３レジスタ５０、５１、５２から入力される動作クロックの設定値に基づいて、システムクロックから入力される基準クロックの周波数を逓倍、若しくは、分周することにより、第１サブプロセッサ３を動作させるための動作クロックを、実行するフィルター演算処理の種類に応じて生成する。

このとき、逓倍・分周回路５３が出力する動作クロックは、メインプロセッサ２の動作クロックよりも周波数の高く、且つ、第１サブプロセッサ３がフィルター演算処理を実行する際に、次のフィルター演算処理の実行が開始されるまでに、前回のフィルター演算処理が完了するような動作クロックである。

このように、第１サブプロセッサ起動回路３Ａが、第１サブプロセッサ３で実行されるプログラムの開始アドレス値、及び、動作クロックの設定値を設定するので、第１サブプロセッサ３側では、条件判断処理やそれに伴う分岐処理命令を実行する必要がなく、これにより、第１サブプロセッサ３の回路規模を縮小することができる。

しかも、第１サブプロセッサ起動回路３Ａ内に、起動要因出力回路５４と、第１〜第３レジスタ５０、５１、５２という複数のレジスタとを備え、これら第１〜第３レジスタ５０、５１、５２が、起動要因出力回路５４から入力される第１〜第３のタイミング信号５０ｃ、５１ｃ、５２ｃによって作動するように構成しているので、１つのサブプロセッサにより、複数種類のフィルター演算処理を実行させることができる。

したがって、この光ディスク装置１Ａでは、フォーカス制御、トラッキング制御、チルト制御、スピンドルモータの回転制御等といった複数種類の制御毎に、それぞれ１つずつサブプロセッサを設ける必要がなく、１つのサブプロセッサに複数の制御を実行させることができる。

その結果、光ディスク装置１Ａに設けるサブプロセッサの個数を減少させることができるようになり、光ディスク装置１Ａの小型化及び低コスト化を図ることができる。

次に、光ディスク装置１Ａが備えるドライブ信号生成回路１４について説明する。このドライブ信号生成回路１４は、図９に示すように、第１出力レジスタ６０と、第２出力レジスタ６１と、第３出力レジスタ６２と、条件選択回路６３と、出力切替レジスタ６４と、第１切替回路６５と、第２切替回路６６と、リミッタ回路６７とＤＡコンバータ６８とを備えている。

そして、このドライブ信号生成回路１４は、エラー信号取込み回路１３により取込んだエラー信号に基づいて光ピックアップ１０のサーボ制御を行うために、２軸ドライバ１５へ出力するトラッキングドライブ信号やフォーカスドライブ信号等の制御信号を生成する回路である。

第１出力レジスタ６０は、入力側がデータバス６に接続され、出力側が第２切替回路６６に接続されている。そして、この第１出力レジスタ６０には、データバス６を介してメインプロセッサ２から入力される固定値が設定される。

ここで、第１出力レジスタ６０に設定される固定値は、エラー信号取込み回路１３によりエラー信号が検出される直前まで第１サブプロセッサ３又は第２サブプロセッサ４が出力していた通常制御時のフィルター演算処理の結果を、メインプロセッサ２がソフトウェア処理により設定するものである。

第２出力レジスタ６１は、入力側が専用データバス８に接続され、出力側が第１切替回路６５に接続されている。そして、この第２出力レジスタ６１には、専用データバス８を介して、第１サブプロセッサ３又は第２サブプロセッサ４から入力される通常制御時のフィルター演算処理結果の値が設定される。

第３出力レジスタ６２は、入力側が専用データバス８に接続され、出力側が第１切替回路６５に接続されている。そして、この第３出力レジスタ６２には、専用データバス８を介して、第１サブプロセッサ３又は第２サブプロセッサ４から入力される異常発生時のフィルター演算処理結果の値が設定される。

ここで、第１サブプロセッサ３又は第２サブプロセッサ４が行うフィルター演算処理の一例について説明する。なお、ここでは、第１サブプロセッサ３がフォーカス制御を行う際のフィルター演算処理について説明する。

第１サブプロセッサ３は、専用バスデコーダ７のアドレスを指定してエラー信号取込み回路１３からフォーカスエラー信号を取込むと、演算手段であるＩｎｓｔＲＡＭ２０がフォーカスエラー信号と、ＤａｔａＲＡＭ１９に記憶されたフィルター係数を参照して積和演算処理を実行し、フォーカス信号を生成して、専用データバス８を介して、ドライブ信号生成回路１４へ出力する。

このとき、第１サブプロセッサ３は、図１０に示すように、第１のフィルター係数を用いて第１のローパスフィルター演算処理を実行する。

次に、第１サブプロセッサ３は、第１のローパスフィルター演算処理の結果に対して、第２のフィルター係数を用いて第２のローパスフィルター演算処理を実行した後に、第１のローパスフィルター演算処理の演算結果に対して、ハイパスフィルター演算処理を実行する。

そして、この第２のローパスフィルター演算処理の演算結果と、ハイパスフィルター演算処理の演算結果とを加算し、通常制御時のフィルター演算処理結果として第２出力レジスタ６１へ出力する。

そして、第１サブプロセッサ３は、続けて第２出力レジスタ６１へ出力する通常制御時のフィルター演算処理結果に対して、第３のフィルター係数を用いて第３のローパスフィルター演算処理を実行し、この第３のローパスフィルター演算処理結果を異常発生時のフィルター演算処理結果として第３出力レジスタ６２へ出力する。

そして、第１サブプロセッサ３は、フォーカス制御に関するフィルター演算処理を実行している間、常時、通常制御時のフィルター演算処理と、異常発生時のフィルター演算処理とを並行して行い、その各演算処理結果を第２出力レジスタ６１と、第３出力レジスタ６２とにそれぞれ出力して設定するようにしている。

条件選択回路６３は、メインプロセッサ２からデータバス６を介して入力される選択信号に基づいて、ここでは図示していない信号処理回路から出力される複数種類のエラー信号のいずれか１つが選択され、選択されたエラー信号が検出されるまでの間、第１切替回路６５へ第２出力レジスタ６１を選択させるための選択信号を出力し、エラー信号が検出されたことを示す信号が入力されると、それをトリガーとして第１切替回路６５へ第３出力レジスタ６２を選択させるための選択信号出力する回路である。

出力切替レジスタ６４は、データバス６を介してメインプロセッサ２から入力される条件判断信号に基づいて所定の値を格納するレジスタであり、このレジスタ内に格納した値に応じて、第２切替回路６６へ切替信号を出力するものである。

そして、メインプロセッサ２は、エラー信号に基づいて、エラーの程度が所定範囲を超えていると判断した場合に、第２切替回路６６へ、その旨を示す条件判断信号を出力することにより、出力切替レジスタ６４に第１出力レジスタ６０を選択させるための値を設定する。

一方、メインプロセッサ２は、エラー信号に基づいて、エラーの程度が所定範囲内であると判断した場合に、第２切替回路６６へ、その旨を示す条件判断信号を出力することによって、出力切替レジスタ６４に第１切替回路６５を選択させるための値を設定する。

第１切替回路６５は、条件選択回路６３から入力される選択信号に基づいて、第２出力レジスタ６１と第３出力レジスタ６２とのうちの何れか一方を選択して第２切替回路６６に接続するスイッチ回路である。

第２切替回路６６は、出力切替レジスタ６４から入力される切替信号に基づいて第１出力レジスタ６０と第１切替回路６５とのうちの何れか一方を選択してリミッタ回路６７に接続するスイッチ回路である。

リミッタ回路６７は、ドライブ信号生成回路１４の出力範囲を制限するものであり、第２切替回路６６から入力される０〜２５６までのデジタル値のうち、出力するデジタル値の上限と下限とを予め設定しておく。

そして、このリミッタ回路６７は、第２切替回路６６から予め設定した上限を超えたデジタル値が入力されている間リミッタ機能を作動させて、設定されている上限値を継続してＤＡコンバータ６８へ出力し、下限値を下回るデジタル値が入力されている間リミッタ機能を作動させて、設定されている下限値を継続してＤＡコンバータ６８へ出力するようにしている。

また、このリミッタ回路６７は、リミッタ機能を作動させた際に、リミッタ機能を作動させたことを示すリミッタ作動信号をメインプロセッサ２へ出力するようにしている。

そして、メインプロセッサ２は、このリミッタ作動信号を割り込み処理として受信すると、異常が発生したものと判断して、リミッタ回路６７の出力信号と、第２出力レジスタ６１の出力信号とを監視する後述の出力信号監視処理を開始する。

ＤＡコンバータ６８は、リミッタ回路６７から入力されるデジタル値からなる信号をアナログ信号に変換して、２軸ドライバ１５へトラッキングドライブ信号やフォーカスドライブ信号等として出力する。

ここで、メインプロセッサ２が実行する出力信号監視処理について説明する。メインプロセッサ２は、リミッタ回路６７からリミッタ作動信号を受信すると、一定期間リミッタ回路６７の出力信号と、第２出力レジスタ６１の出力信号とを監視する処理を開始する。

このとき、メインプロセッサ２は、リミッタ回路６７から所定時間以上継続してリミッタ作動信号を受信した（リミッタ回路６７が作動し続けている）と判断すると、異常状態が発生していると判断する。

また、メインプロセッサ２は、リミッタ作動信号を受信してから、所定時間以上経過しても、第２出力レジスタ６１の出力信号がリミッタ回路６７に設定した上限と下限との間の値まで復帰しないと判断した場合にも、異常状態が発生していると判断する。

そして、メインプロセッサ２は、異常状態が発生していると判断すると、サーボ制御を停止させる処理を行う。

ここで、メインプロセッサ２は、出力切替レジスタ６４へ、条件判断信号を出力することにより、出力切替レジスタ６４へ第１出力レジスタ６０を選択させるための値を設定する。

この設定により出力切替レジスタ６４は、第２切替回路６６へ切替信号を出力して第１出力レジスタ６０とリミッタ回路６７とが接続させ、メインプロセッサ２から入力される固定値をリミッタ回路６７から出力させて、サーボ制御を停止させる。

このようにメインプロセッサ２は、リミッタ回路６７がリミッタ機能を作動させると即座にサーボ制御を停止させるのではなく、所定時間待っても異常状態から復帰できないときに、固定値の制御信号を２軸ドライバ１５へ出力することによって、サーボ制御を停止させる制御を行うので、サーボ制御が発振した場合のみサーボ制御を停止させることができ、外乱に対する特性を損なうことなく制御対象が破損することを防止することができる。

このように、第２実施形態の光ディスク装置１Ａでは、第１サブプロセッサ３を起動させる第１サブプロセッサ起動回路３Ａを設けると共に、第２サブプロセッサ４を起動させる第２サブプロセッサ起動回路４Ａを設け、各サブプロセッサ起動回路３Ａ、４Ａに複数の開始アドレスレジスタ５０ａ、５１ａ、５２ａと、複数の動作クロック設定レジスタ５０ｂ、５１ｂ、５２ｂとを設けたことにより、第１サブプロセッサ３及び第２サブプロセッサ４が備えるメモリ内のフィルター演算処理プログラムを変更、若しくは、追加し、開始アドレスレジスタ５０ａ、５１ａ、５２ａと動作クロック設定レジスタ５０ｂ、５１ｂ、５２ｂとに、それぞれ、そのプログラムに応じた開始アドレス値と動作クロックの設定値を格納させるだけで、制御対象に応じた自由なフィルター構成や新たな制御理論の組み込みを容易に行うことができる。

以上説明してきた実施形態は、本発明の一実施形態を示したに過ぎず、本発明は、本発明の技術思想を逸脱しない範囲において、適宜変更することがき、例えば、本実施形態に記載したサブプロセッサに代えて、本実施形態のサブプロセッサと同等の機能を有するハードウェアによるフィルター演算専用の演算器を用いても良く、その場合には、回路規模を小さくしたり、消費電力をさらに低減することができる。

第１実施形態に係る制御回路及び光ディスク装置を示す回路ブロック図である。 第１実施形態に係る制御回路及び光ディスク装置を示す機能ブロック図である。 第１実施形態に係るサブプロセッサの動作説明のためのタイミングチャート図である。 第１実施形態に係るサブプロセッサの動作説明のためのフローチャート図である。 第１実施形態に係る割り込み信号を概念的に表すタイミングチャート図である。 第１実施形態に係る割り込み信号を概念的に表すタイミングチャート図である。 第２実施形態に係る光ディスク装置を示す機能ブロック図である。 サブプロセッサ起動回路を示す機能ブロック図である。 第２実施形態に係るドライブ信号生成回路を示す機能ブロック図である。 サブプロセッサが行うフィルター演算処理を概念的に示す説明図である。 従来公知の光ディスク装置を示す回路ブロック図である。

符号の説明

１ 光ディスク装置
２ メインプロセッサ
３ 第１サブプロセッサ
４ 第２サブプロセッサ
５ データバスデコーダ
６ データバス
７ 専用データバスデコーダ
８ 専用データバス
９ 光ディスク
１０ 光ピックアップ
１１ ＲＦアンプ
１２ Ａ／Ｄ変換回路
１３ エラー信号取り込み回路
１４ ドライブ信号生成回路
１５ ２軸ドライバ
１６ タイマー
１７ 周辺回路
１８、１９、２１、２２、２４ ＤａｔａＲＡＭ
２０、２３、２５ ＩｎｓｔＲＡＭ
３０ フィルター係数書き換え要求
３１ 記憶手段切替え要求
４０ メインプロセッサ割り込み
４１ サブプロセッサ割り込み（フォーカス）
４２ サブプロセッサ割り込み（トラッキング）
１Ａ 光ディスク装置
３Ａ 第１サブプロセッサ起動回路
４Ａ 第２サブプロセッサ起動回路
５０ 第１レジスタ
５０ａ 第１開始アドレス格納レジスタ
５０ｂ 第１動作クロック設定レジスタ
５１ 第２レジスタ
５１ａ 第２開始アドレス格納レジスタ
５１ｂ 第２動作クロック設定レジスタ
５２ 第３レジスタ
５２ａ 第３開始アドレス格納レジスタ
５２ｂ 第３動作クロック設定レジスタ
５３ 逓倍・分周回路
５４ 起動要因出力回路
５５ プログラムカウンタ
６０ 第１出力レジスタ
６１ 第２出力レジスタ
６２ 第３出力レジスタ
６３ 条件選択回路
６４ 出力切替レジスタ
６５ 第１切替回路
６６ 第２切替回路
６７ リミッタ回路
６８ ＤＡコンバータ

Claims (4)

1. 光ディスク装置の光ピックアップをサーボ制御する制御回路において、
   前記制御回路は、記録媒体の回転制御及び周辺機器の制御を行うためのメインプロセッサと、前記メインプロセッサがバスマスタとなるデータバスと、前記光ピックアップのトラッキング又はフォーカスの制御を行うためのサブプロセッサと、前記サブプロセッサがバスマスタとなる専用データバスとを備え、
   前記サブプロセッサは、第１記憶手段と第２記憶手段と演算手段とを備え、
   前記サブプロセッサの前記演算手段は、タイマーから所定周期ごとに生成される第１割り込み信号をトリガーとして前記光ピックアップが検出したエラー信号のうちフォーカスエラー信号又はトラッキングエラー信号を前記専用データバスを介して取り込むと共に、前記第２記憶手段に記憶されたフィルター係数を用いたフィルター演算処理を行ってフォーカス信号又はトラッキング信号を生成して前記専用データバスを介して前記光ピックアップを駆動するためのドライブ信号生成回路に出力し、
   前記メインプロセッサは、前記第１記憶手段にフィルター係数を書き込む書き込み処理を前記フィルター演算処理中に実行し、
   前記サブプロセッサの前記演算手段は、前記フィルター演算処理の終了後に前記メインプロセッサから入力する切替え要求に応じて前記前記サブプロセッサの演算手段が参照するフィルター係数を前記第２記憶手段から前記第１記憶手段に切替える制御回路。
2. 前記メインプロセッサは、前記所定周期のｎ周期（ｎは２以上の整数）に１回の割合で発生する第２割り込み信号をトリガーとして、前記第１記憶手段にフィルター係数を書き込む書き込み処理を実行する請求項１に記載の制御回路。
3. 前記サブプロセッサは第１サブプロセッサと第２サブプロセッサとから成り、
   前記第１サブプロセッサが、前記フォーカスエラー信号に基づいてフィルター係数を用いたフィルター演算処理を実行して前記フォーカス信号を生成し、
   前記第2サブプロセッサが、前記トラッキングエラー信号に基づいてフィルター係数を用いたフィルター演算処理を前記第1サブプロセッサの演算処理と並列して実行し、前記トラッキング信号を生成する請求項１又は請求項２に記載の制御回路。
4. 記録媒体上に形成された案内溝に光ピックアップから光スポットを照射し、その反射光を検知して前記光スポットの案内溝に対するずれ量をエラー信号として取り込むエラー信号取り込み回路と、所定周期ごとに割り込み信号を生成するタイマーと、前記割り込み信号をトリガーとして前記エラー信号取り込み回路からエラー信号を取り込み、演算処理を実行して前記光ピックアップを駆動するための駆動信号を生成するプロセッサと、前記生成された駆動信号を、前記光ピックアップを駆動するための駆動回路にフィードバックしてサーボ制御を行う光ディスク装置において、
   前記プロセッサは、記録媒体の回転制御及び周辺機器の制御を行うメインプロセッサと、前記光ピックアップの駆動を制御するためのフォーカス信号又はトラッキング信号を生成するための第１記憶手段と第２記憶手段と演算手段とを備えたサブプロセッサとから成り、
   前記光ディスク装置は、前記メインプロセッサがバスマスタとなるデータバスと、前記サブプロセッサがバスマスタとなる専用データバスとを備え、
   前記サブプロセッサの前記演算手段は、タイマーから所定周期ごとに生成される第１割り込み信号をトリガーとして前記光ピックアップが検出したエラー信号のうちフォーカスエラー信号又はトラッキングエラー信号を前記エラー信号取り込み回路から前記専用データバスを介して取り込むと共に、前記第２記憶手段に記憶されたフィルター係数を用いたフィルター演算処理を行ってフォーカス信号又はトラッキング信号を生成して前記専用データバスを介して前記光ピックアップを駆動するためのドライブ信号生成回路に出力し、
   前記ドライブ信号生成回路は、前記フォーカス信号又は前記トラッキング信号からフォーカスドライブ信号又はトラッキングドライブ信号を生成して前記駆動回路を駆動することを特徴とする光ディスク装置。

Images