JP2004192045A - 処理装置 - Google Patents

Abstract

【課題】モード（例えば、記録又は再生）に応じて演算係数を変更して同一処理するような処理形態において、モード判定を行う条件分岐命令を使用することなく実現すること。
【解決手段】制御対象物の変化に対応したデータを予め決まった時間間隔で取り込んで複数工程で処理作業を行うＤＳＰ８と、ＤＳＰに対して処理作業内容の指示を行う制御マイコン１０と、を備えた処理装置であって、ＤＳＰは、マイコンＩＦ２ｆと、ロード又はストア命令処理と演算命令処理を実行する演算回路２ｃと、データメモリ２ｅと、命令コードに応じて演算回路に指示を与えるデコード回路２ｂと、を備え、データメモリ２ｅに保存されている処理作業の演算係数を制御マイコン１０がモードに対応して更新する要求を行った場合、マイコンＩＦ２ｆは演算回路２ｃがデータメモリを使用しない時間を特定し、使用しない時間に更新の要求に応じるように制御すること。
【選択図】 図２

Description

【０００１】
【発明の属する技術分野】
本発明は、制御対象物の変化に対応したデータを予め決まった時間間隔で取り込んで複数の工程で処理作業を行うＤＳＰを備えた処理装置に関し、特に、モード判定に伴う条件分岐命令を使用することなく処理作業を実行できる技術に関する。
【０００２】
【従来の技術】
ＤＶＤ、ＣＤ等のディスクを記録媒体としたディスク装置は、光ピックアップからのレーザービームをディスクに照射してディスク上の情報を読み取るものであり、その光ピックアップをディスク上の所望の位置に追随させるサーボ制御には、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）を使用してソフトウエア処理する、いわゆるソフトウエアサーボが取り入れられている。図１は、一般的なディスクサーボ制御装置の基本的構成を示すシステム図であり、図１に示すデジタルサーボ制御処理回路８がＤＳＰで構成されている。
【０００３】
次に、図１に示す一般的なディスクサーボ制御装置の動作概要を説明する。図１によると、光ピックアップ２から読み出されたディスク１上の信号は、ＲＦ処理回路５で電流信号から電圧信号に変換され、ディスク１に書き込まれている論理情報と、サーボ制御に必要な信号とに分離して出力される。そして、サーボ制御に必要な信号は、ＡＤコンバータ６でアナログ信号からデジタル信号に変換され、デジタルサーボ制御処理回路８へ取り込まれる。
【０００４】
デジタルサーボ制御処理回路８では、あらかじめ決まった時間間隔（サンプリング周期）でデータを取り込み、複数の工程を経て各制御系（フォーカス制御、トラッキング制御等）を動作させるための信号を生成し、ＰＷＭ信号生成回路９へ出力する。この信号に基づいてＰＷＭ信号がＰＷＭドライバ１３に送出され、ＰＷＭドライバ１３において光ピックアップ２とスレッドモータ４の駆動信号が生成される。このようして、ディスク１上の情報を継続して得ることができる。
【０００５】
ここで、デジタルサーボ制御処理回路８で入力データを取り込むサンプリング周期は一定とする必要がある。すなわち、常に一定間隔で処理が開始され、次の所定時刻になるまでにサーボ制御に必要な処理を終了する。これによって、ＤＳＰで処理する信号の伝達特性を一定にすることが可能となり、安定したディスクサーボ制御を行うことができる。処理時間がオーバーするとサンプリング周期が変化し、ＤＳＰで処理する信号の伝達特性が変わる。これはフィルタ等の周波数特性の変化となり、ディスクサーボ制御に影響を与える。
【０００６】
サンプリング周期が固定されると云うことは、ＤＳＰ（一例として、デジタルサーボ制御処理回路８）で実行するプログラムコード数にも制限があることを意味する。従って、よりコンパクトなプログラムの記述が求められることになる。サンプリング周期内で行う処理のプログラムサイズを小さくすれば、より高いサンプリング周波数でのサーボ制御ができ、これは高精度のサーボ制御が行えることを示す。
【０００７】
次に、ＤＳＰの処理形態について説明する。一般に、ＤＳＰにはパイプライン方式というアーキテクチャが使用されている。これは、１つのプログラム実行を複数の別々の作業（ステージ）に分割し、順次同時に行うことで処理速度を向上させる方法である。図２は、ＤＳＰの内部構成と、ＤＳＰを備えた処理装置の構成を示すブロック図であり、図３はデジタルサーボ制御処理回路を構成例とするＤＳＰにおけるパイプライン動作の一例、即ち命令処理のステージの一例を示す説明図である。
【０００８】
図２と図３を参照して、まず、プログラムが格納されている命令メモリ２ａから命令を取り出す（フェッチステージ３ａ）。続いて、取り出した命令をデコード回路２ｂが解読する（デコードステージ３ｂ）。そして、解読した命令内容に従って演算回路２ｃが演算を行い（実行ステージ３ｃ）、最後に、命令実行結果を内部レジスタ２ｄに保存する（保存ステージ３ｄ）。これらの動作（ステージ）が、１ステージずつずれて実行されることで、１命令を１ステージで実行することができる。図３では４つのステージで命令を処理するパイプラインを例示しているが、その数はＤＳＰにより様々である。
【０００９】
【発明が解決しようとする課題】
上述したようなデジタルサーボ制御処理回路を構成例とするＤＳＰに組み込むディスクサーボ制御のソフトウエアは、記録モード又は再生モードというようなモードが異なっても、同じ処理で異なる演算係数の使用で対応可能となる部分が多い。例えば、記録と再生のように別のモードであっても、演算係数の変更のみで対応できる処理が存在する。具体例で云えば、記録と再生とでレーザービームのパワーが異なるが、記録と再生とにおけるフォーカス制御において、パワーに関する演算係数を変更するのみで双方の制御が可能である。
【００１０】
このような場合、ディスク装置を管理する制御マイコンからのモード変更指示に従って動作モードを切り替える。つまり、モード変更指示を受信すると、ＤＳＰのソフトウエアは該当処理部分でモード判定（例として、記録か再生かの判定）を行い、どちらの演算係数を使用するか選択する。更に、モードの態様として、ＤＶＤとＣＤの両方のディスクに対する記録再生が可能なコンボドライブ等では、これら切り替えの種類が更に多くなる。
【００１１】
モード判定を行う場合、プログラムには条件分岐命令を記述する。この命令は、ある条件が成立する（又は成立しない）場合に、命令メモリ２ａの、ある特定のアドレスから命令を取り出し始める動作を行う。つまり、アドレス１、アドレス２、アドレス３、アドレス１１６、アドレス１１７、アドレス１１８、…のように、連続して命令を取り出していた状態から突然不連続の位置へと分岐する。
【００１２】
この場合、ＤＳＰのパイプライン動作に次のような状態が発生する（図５参照）。図３に示すステージ構成の場合に命令を実行するのは実行ステージ３ｃとなる。
【００１３】
いまここで、従来技術に関する処理装置で条件分岐命令を実行する場合のパイプライン動作を説明すると、図５を参照して、命令２が条件分岐命令の場合、実行ステージで条件判定を行い、次に取り出すべき命令が格納されているアドレスを生成する。従って、分岐先の命令（命令５）処理が開始されるまでに２命令分の空白（命令３と命令４）が発生する。この２命令分の時間には、通常と同じ命令が記述できる場合や、決められた命令（ＮＯＰ、すなわちＮｏ Ｏｐｅｒａｔｉｏｎ）しか記述できない場合など、ＤＳＰにより様々である。
【００１４】
また、プログラムを記述する上においても、条件分岐命令の後に分岐前の処理を記述する形態は、あらかじめ意図したソフトウエア構成にしておかない限りあまり使用されない。ＤＳＰによっては、プログラムでは明記せずハードウエアが自動的に待ち時間として扱ってしまうものもある。どちらの場合も、条件分岐命令実行から分岐先命令を実行するまでの間に２命令文の余分な時間が発生する。つまり、条件分岐命令後の２命令分は、冗長として扱われる場合が多くなる。
【００１５】
パイプラインが４つのステージで構成される場合は２命令文の冗長であるが、例えば８つのステージで構成される場合は６命令分が冗長となる（命令２から分岐先命令が命令９になる）。また、モードの判定数が増えると、１つの処理を行うまでに複数回の条件分岐命令を実行する必要が出てくる。このことは、サンプリング周期内に一定の処理を行う必要のあるディスクサーボ制御にとって、解決されるべき課題となり、また、プログラムを格納する命令メモリ２ａの容量の増大にも繋がる。
【００１６】
一方、制御マイコンからの指示を優先して対応するＤＳＰの処理方法もある。これは、ＤＳＰのパイプラインを一時的に停止させる方法であり、図６にその一例を示す。図６は、従来技術に関する処理装置で外部要求処理を優先する場合のパイプライン動作を示す説明図である。図６に示す方法は迅速に外部からの要求に応じることができる反面、ＤＳＰのパイプラインを停止させるため、最小でも１ステージ分の冗長が発生する。これも上述したことと同様に、ディスクサーボ制御にとって解決されるべき課題となる。
【００１７】
本発明の目的は、上述した課題を解決するために、サンプリング周期内で行う処理の冗長部分を発生させることなく、且つ命令メモリの容量縮小の実現が可能な処理装置を提供することにある。
【００１８】
【課題を解決するための手段】
前記課題を解決するために、本発明は主として次のような構成を採用する。 制御対象物の変化に対応したデータを予め決まった時間間隔で取り込んで複数の工程で処理作業を行うＤＳＰと、前記ＤＳＰに対して前記処理作業内容の指示を行う制御マイコンと、を備えた処理装置であって、
前記ＤＳＰは、前記制御マイコンと前記ＤＳＰとの間の情報伝達を行うマイコンＩＦと、データの移動を行うロード又はストア命令処理とデータを利用した演算を行う演算命令処理を実行する演算回路と、前記演算回路で処理されたデータと前記制御マイコンからのデータを保存するデータメモリと、命令コードを取り出して前記命令コードに応じて前記演算回路に指示を与えるデコード回路と、を備え、
前記データメモリに保存されている前記処理作業の演算係数を前記制御マイコンがモードに対応して更新する要求を行った場合、前記マイコンＩＦは前記演算回路が前記データメモリを使用しない時間を特定し、前記使用しない時間に前記更新の要求に応じるように制御する構成とする。
【００１９】
また、前記処理装置において、前記制御対象物の変化に対応したデータはディスク装置のトラッキングサーボ信号又はフォーカスサーボ信号であり、前記モードは記録モード又は再生モードであり、前記複数の工程は、オフセット除去、ゲイン調整、フィルタリングを含み、前記演算係数は、オフセット値、ゲイン値、フィルタ係数を含む構成とする。
【００２０】
このような構成を採用することにより、モードに応じて演算係数を変更して同一処理するような処理形態において、モード判定を行う条件分岐命令を使用することなく実現することができる。
【００２１】
【発明の実施の形態】
本発明の実施形態に係る処理装置について、図１〜図４を参照しながら以下説明する。図１は本発明の実施形態に係る処理装置をディスクサーボ制御装置に適用した場合の構成を示すブロック図であり、図２は本発明の実施形態に係るＤＳＰを備えた処理装置の具体的構成を示すブロック図であり、図３はデジタルサーボ制御処理回路を構成例とするＤＳＰにおけるパイプライン動作の一例を示すイメージ図であり、図４は本実施形態に係る処理装置のデータメモリ更新指示を処理する場合のパイプライン動作を示すイメージ図である。
【００２２】
まず、本発明の実施形態に係る処理装置が適用されるディスク装置の構成について説明する。図１に示すディスク装置は、ディスク１のトラッキングを行う光ピックアップ２を有し、この光ピックアップ２はディスク１の径方向に移動する。この光ピックアップ２によってディスク１の記録及び／又は再生が行われる。また、光ピックアップ２は、スレッドモータ４の回転駆動を直線駆動に変換する図示しない中間伝達手段によって、ディスク１の径方向への移動を行う。
【００２３】
そして、スレッドモータ４は、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）ドライバ１３からのスレッドモータ駆動信号によって駆動する。また、このスレッドモータ４内には、Ｎ極とＳ極とが交互に磁化されたリング状のマグネットと、ホール素子（図示しない）が設けられており、その出力がＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）で構成されたデジタルサーボ制御処理回路８に送出される。
【００２４】
デジタルサーボ制御処理回路８では、スレッドモータ４からの出力と後述するＲＦ処理回路５からの信号に基づいてサーボ制御信号が生成され、このサーボ制御信号に基づきＰＷＭ信号生成回路９において各制御系を動作させるための信号を出力する。そして、ＰＷＭ信号生成回路９からのＰＷＭ信号がＰＷＭドライバ１３に送出されて、スレッドモータ駆動信号が生成される。
【００２５】
光ピックアップ２で光検出され電流信号として出力される信号が、ＲＦ処理回路５によって電圧信号に変換される。このＲＦ信号処理回路５に出力される信号のうち、データを有するＲＦ信号に対応する光検出信号は、位相が正反対の２つの信号からなる。よって、この光検出信号は、ＲＦ処理回路５に送出されると、この２つの信号を差動増幅した後、ＡＧＣ（Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）処理が施されて信号処理回路７に送出される。
【００２６】
そして、信号処理回路７において、ＮＲＺＩ（Ｎｏｎ−Ｒｅｔｕｒｎ−ｔｏ−Ｚｅｒｏ Ｉｎｖｅｒｔ）変換、ビタビ復号、デインターリーブ、エラー訂正などによって復号化され、インターフェース１２に送出されて外部へ出力される。このようにして、ディスク１内のデータの再生が行われる。
【００２７】
また、デジタルサーボ制御処理回路８では、ＲＦ信号から得た同期信号が基本周波数信号となるマスタークロックに基づいてＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）処理される。このようにＰＬＬ処理された信号が、ＰＷＭ信号生成回路９でＰＷＭ処理され、スピンドルモータドライバ１４を介してスピンドルモータ３を回転制御する。このスピンドルモータ３は、ディスク１をその周方向に動作させるためのモータであり、ディスク１を記録又は再生するためのいわゆるトラッキング動作を行う際に、上述したようなＰＬＬ制御が施される。
【００２８】
ここで、ディスクの回転起動時やトラックのロングサーチを行うときは、スピンドルモータ３自体の回転に関する信号と、本来あるべき回転速度と比較することによって出力されるエラー信号に基づいて制御を行うＦＧ（Ｆｒｅｑｕｅｎｃｙ Ｇｅｎｅｒａｔｏｒ）サーボによって制御される。なお、スピンドルモータドライバ１４で生成されたＦＧ信号は、制御用マイコン１０にも与えられる。このように与えられたＦＧ信号より、スピンドルモータ３の回転速度を検出し、光ピックアップ２の位置するゾーンのあるべき回転速度に対応するレーザービーム照射が、ディスク１に対して実施される。
【００２９】
一方、光ピックアップ２で光検出されたトラッキングエラー信号やフォーカスエラー信号といったエラー信号は、ＲＦ処理回路５で処理された後、Ａ／Ｄコンバータ６でデジタル信号に変換される。このデジタル信号は、デジタルサーボ制御処理回路８に送出される。そして、デジタルサーボ制御処理回路８で処理された信号がＰＷＭ信号生成回路９でＰＷＭ処理された後、ＰＷＭドライバ１３を介して、スレッドモータ４や光ピックアップ２内の図示しないアクチュエータを駆動して、フォーカス制御やトラッキング制御がなされる。
【００３０】
トラッキング制御を行うためのトラッキングサーボは、光ピックアップ２→ＲＦ処理回路５→Ａ／Ｄコンバータ６→デジタルサーボ制御処理回路８→ＰＷＭ信号生成回路９→ＰＷＭドライバ１３→光ピックアップ２又はスレッドモータ３というメインループと、ホール素子（図示しない）→デジタルサーボ制御処理回路８→ＰＷＭ信号生成回路９→ＰＷＭドライバ１３→光ピックアップ２又はスレッドモータ３というサブループとから構成される。
【００３１】
このような構成のディスク装置における全体の制御を行う制御回路１１は、制御マイコン１０、信号処理回路７、デジタルサーボ制御処理回路８、ＰＷＭ信号生成回路９、から構成される。
【００３２】
次に、図１のデジタルサーボ制御処理回路８を構成するＤＳＰの内部構成について、制御マイコンとの関連で説明する。図２に示すように、デジタルサーボ制御処理回路８を構成するＤＳＰは、命令メモリ２ａ、デコード回路２ｂ、演算回路２ｃ、内部レジスタ２ｄ、データメモリ２ｅ、マイコンＩＦ２ｆ、から構成される。
【００３３】
ディスク装置の電源がＯＮ状態になると、図１の制御マイコン１０からの要求によりＤＳＰ（デジタルサーボ制御処理回路８）が動作を始める。まず、デコード回路２ｂが命令メモリ２ａに保存されている命令コードを取り出す。デコード回路２ｂは、取り出した命令コードを識別し、内容に応じて演算回路２ｃへ指示を出す。指示を受けた演算回路２ｃは、内部レジスタ２ｄ、データメモリ２ｅ、ＤＳＰ外部へのデータ移動を行うロード／ストア命令処理、内部レジスタ２ｄのデータを利用した算術／論理演算を行う演算命令処理、命令メモリ２ａのアドレスジャンプの判定と実施を行う条件分岐命令処理等の各処理を実行する。演算回路２ｃで処理されたデータは、必要に応じてデータメモリ２ｅに保存される。これら各処理は、ＤＳＰ外部から供給されるクロック毎に各々並行して行われる。
【００３４】
マイコンＩＦ２ｆは、制御マイコン１０とＤＳＰ間の情報伝達手段であるとともに、制御マイコン１０からデータメモリ２ｅへのアクセス手段を提供する。また、マイコンＩＦ２ｆは、制御マイコン１０からデータメモリ２ｅの更新要求が発生した場合には、パイプラインステージを調べて、ＤＳＰがデータメモリ２ｅを使用しない時間を特定し、その時間に更新要求に応じる管理制御も行う。
【００３５】
ＤＳＰで動作するプログラムは、電源ＯＮの直後、ＤＳＰ自体の設定を行う命令から処理が開始される。その中には、サンプリング周波数の設定を行う命令や、割り込み信号に対応した開始アドレス設定等の命令が含まれる。サンプリング周波数の設定は、デコード回路２ｂに含まれる動作制御回路（図示しない）に対して一定値を設定することで行う。動作制御回路は、ＤＳＰのクロック毎にカウント動作を行い、設定値に一致した時点で割り込み信号を発生する。
【００３６】
デコード回路２ｂは、これに同期してあらかじめＤＳＰソフトウエアによって設定されているアドレス値を持って命令メモリ２ａにアクセスする。これにより特定のインストラクション処理を開始することが可能となる。このように、一定時間経過を知らせる信号を生成し、割り込みという形で知らせることで、一定時間間隔での処理を行っている。
【００３７】
ディスクサーボ動作中は、まず、上記割り込みが発生すると同時に、ＲＦ処理回路５より出力されるフォーカスエラー信号、トラッキングエラー信号と、デジタルサーボ制御処理回路８で生成するスピンエラー信号を内部レジスタ２ｄへ取り込む。これらのエラー信号は、ディスク１や光ピックアップ２等の状態により時々刻々と変化する信号である。
【００３８】
ＤＳＰのソフトウエアでは、このエラー信号を小さくするための各工程を順次処理する。この処理は、取り込んだエラー信号に対してオフセット除去、ゲイン調整等の工程を経て正規化し、その後フィルタリング、サーボゲイン調整等の工程を経て制御信号を生成し、ＰＷＭ信号生成回路９へ送る工程で完了する。これらの動作をサンプリング周期毎に行うことで、安定したディスク再生及び／又は記録等の動作を実現している。
【００３９】
これらの処理においては、オフセット値、ゲイン値、フィルタ係数等の演算係数を使用した演算処理が行われる。これらの演算係数の値は、通常、データメモリ２ｅに保存されている。演算を行う際には、まずロード命令によって演算回路２ｃがデータメモリ２ｅから演算に必要な演算係数を取り出して、演算回路２ｃにある内部レジスタ２ｄへ格納する。また、別のロード命令によって、ＤＳＰ外部より取り込んだエラー信号を内部レジスタ２ｄへ格納する。その後、これら内部レジスタ２ｄに格納された２つの演算係数の数値を演算命令によって演算し、その結果を内部レジスタ２ｄに保存する。この動作を工程別に実施して出力制御信号を生成する。これらの処理は再生時と記録時でほぼ同じであって、オフセット値、ゲイン値、フィルタ係数等の演算係数の変更で対応することができる。
【００４０】
次に、モード切替時における図１のデジタルサーボ制御処理回路８での処理方法について、図２、図３及び図４を参照しながら説明する。
【００４１】
制御マイコン１０は、データメモリ２ｅへモード（例えば、記録モード又は再生モード等）に応じた演算係数の書き込みと、モード変更指示をデジタルサーボ制御処理回路８に送信する。これを受信したマイコンＩＦ２ｆは、ＤＳＰのパイプラインを調査する動作を始める。
【００４２】
本実施形態のＤＳＰでは、演算回路２ｃがデータメモリ２ｅにアクセスを行うのが実行ステージ３ｃのみであるため、次のステージで行われる演算処理がデータメモリ２ｅへのアクセスを必要とする命令かどうかの判断は、実行ステージ３ｃ直前のデコードステージ３ｂで行う。マイコンＩＦ２ｆからのコントロール信号＝１を受信したデコード回路２ｂは、命令メモリ２ａから取り出した命令のデコードを行うと同時に命令種別を判定し、メモリアクセス命令であればメモリフラグ信号＝１、そうでなければメモリフラグ信号＝０をマイコンＩＦ２ｆへ伝える。
【００４３】
メモリフラグ信号＝１の場合、マイコンＩＦ２ｆはそのままの状態を保持する。メモリフラグ信号＝０となった時点で制御マイコン１０から要求のあったデータメモリ２ｅのアドレス及びデータを準備し、次のステージ（すなわち実行ステージ）開始とともに書き込みを行う。このとき、該当ステージが含まれる命令の前後の命令は、それぞれデコードステージ３ｂおよび保存ステージ３ｄである（実行ステージではない）ため考慮する必要はない。
【００４４】
また、マイコンＩＦ２ｆは、データメモリ２ｅへデータ書き込み処理が終了するまでの間、処理中であることを知らせる信号（ＢＵＳＹ信号＝１）を制御マイコン１０へ出力する。制御マイコン１０は、この信号を監視することで書き込み終了を知ることができる。
【００４５】
一方、制御マイコン１０がデータメモリ２ｅの更新要求を発行した時に、ＤＳＰのプログラムがデータメモリ２ｅを連続してアクセスしている場合は、長時間に渡って処理中の信号がセットされた状態が続くことになる。この場合は、あらかじめ制御マイコン１０が設定する最大継続時間が経過した時点で、マイコンＩＦ２ｆからＢＵＳＹ信号＝０とすると同時に、オーバータイム信号＝１とする。これを受信した制御マイコン１０は再度要求を行うことができる。ＤＳＰのプログラム側で、ある程度この影響を考慮した構成となっている場合、即ち、データメモリ２ｅへの一定時間以上の連続アクセスを行わない場合には、この最大継続時間は機能させなくても良い。
【００４６】
このように、本発明の実施形態に関するＤＳＰを使用した処理方法を用いると、モード切替に対応したデータメモリ２ｅからの演算係数の読み出しが、条件分岐命令の記述無しで行うことができる。すなわち、制御マイコン１０からのモード変更要求及び係数値更新要求が、処理中のＤＳＰに影響を与えることなく実行可能となるため、ＤＳＰのプログラムで条件分岐命令を記述する必要が無くなり、該当する処理工程の実行時間短縮ができる。このことは、サンプリング周波数の向上に繋がり、また、条件分岐命令が削除できた分の命令メモリ２ａを削減することができる。
【００４７】
【発明の効果】
本発明によれば、制御対象物の変化状況に応じて複数の工程を処理する等の作業を行う場合で、モードに応じて演算係数を変更して同一処理するような処理形態においては、モード判定を行う条件分岐命令を使用することなく実現することができる。
【００４８】
これにより、ディスクサーボ制御におけるサンプリング周波数の向上ができる。また、該当処理プログラムのサイズを縮小することができるため、プログラムを格納するメモリ容量を少なくすることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る処理装置をディスクサーボ制御装置に適用した場合の構成を示すブロック図である。
【図２】本発明の実施形態に係るＤＳＰを備えた処理装置の具体的構成を示すブロック図である。
【図３】デジタルサーボ制御処理回路を構成例とするＤＳＰにおけるパイプライン動作の一例を示すイメージ図である。
【図４】本実施形態に係る処理装置のデータメモリ更新指示を処理する場合のパイプライン動作を示すイメージ図である。
【図５】従来技術に関する処理装置において、条件分岐命令を実行する場合のパイプライン動作を示すイメージ図である。
【図６】従来技術に関する処理装置において、外部要求処理を優先する場合のパイプライン動作を示すイメージ図である。
【符号の説明】
１ ディスク
２ 光ピックアップ
３ スピンドルモータ
４ スレッドモータ
５ ＲＦ処理回路
６ ＡＤコンバータ
７ 信号処理回路
８ デジタルサーボ制御処理回路
９ ＰＷＭ信号生成回路
１０ 制御用マイクロコンピュータ
１１ 制御回路
１２ インターフェース
１３ ＰＷＭドライバ
１４ スピンドルモータドライバ
２ａ 命令メモリ
２ｂ デコード回路
２ｃ 演算回路
２ｄ 内部レジスタ
２ｅ データメモリ
２ｆ マイコンＩＦ
３ａ フェッチステージ
３ｂ デコードステージ
３ｃ 実行ステージ
３ｄ 保存ステージ

Claims (7)

1. 制御対象物の変化に対応したデータを予め決まった時間間隔で取り込んで複数の工程で処理作業を行うＤＳＰと、前記ＤＳＰに対して前記処理作業内容の指示を行う制御マイコンと、を備えた処理装置であって、
   前記ＤＳＰは、前記制御マイコンと前記ＤＳＰとの間の情報伝達を行うマイコンＩＦと、データの移動を行うロード又はストア命令処理とデータを利用した演算を行う演算命令処理を実行する演算回路と、前記演算回路で処理されたデータと前記制御マイコンからのデータを保存するデータメモリと、命令コードを取り出して前記命令コードに応じて前記演算回路に指示を与えるデコード回路と、を備え、
   前記データメモリに保存されている前記処理作業の演算係数を前記制御マイコンがモードに対応して更新する要求を行った場合、前記マイコンＩＦは前記演算回路が前記データメモリを使用しない時間を特定し、前記使用しない時間に前記更新の要求に応じるように制御する
   ことを特徴とする処理装置。
2. 請求項１に記載の処理装置において、
   前記制御マイコンからの前記演算係数の更新要求が完了するまでの間、前記マイコンＩＦは前記制御マイコンへ更新中の信号を出力し続けることを特徴とする処理装置。
3. 請求項１に記載の処理装置において、
   前記ＤＳＰの命令処理形態は、命令の取り出し、デコード、実行、結果保存を含む別々のステージを順次同時に行う方式であることを特徴とする処理装置。
4. 請求項１に記載の処理装置において、
   前記制御対象物の変化に対応したデータはディスク装置のトラッキングサーボ信号又はフォーカスサーボ信号であり、前記モードは記録モード又は再生モードであることを特徴とする処理装置。
5. 請求項４に記載の処理装置において、
   前記複数の工程は、オフセット除去、ゲイン調整、フィルタリングを含み、前記演算係数は、オフセット値、ゲイン値、フィルタ係数を含むことを特徴とする処理装置。
6. 請求項１に記載の処理装置において、
   前記制御マイコンが前記演算係数の更新要求を発行したときに、前記ＤＳＰが前記データメモリに連続してアクセスしている場合、所定の時間経過後に前記マイコンＩＦからの識別信号で前記制御マイコンが再度更新要求できることを特徴とする処理装置。
7. 請求項６に記載の処理装置において、
   前記所定の時間は、前記制御マイコンの設定により可変であることを特徴とする処理装置。

Images