JP3727711B2 - 画像情報処理装置 - Google Patents
画像情報処理装置 Download PDFInfo
- Publication number
- JP3727711B2 JP3727711B2 JP08863896A JP8863896A JP3727711B2 JP 3727711 B2 JP3727711 B2 JP 3727711B2 JP 08863896 A JP08863896 A JP 08863896A JP 8863896 A JP8863896 A JP 8863896A JP 3727711 B2 JP3727711 B2 JP 3727711B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image information
- video signal
- unit
- dimensional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T15/00—3D [Three Dimensional] image rendering
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Processing Or Creating Images (AREA)
- Image Generation (AREA)
- Memory System (AREA)
Description
【発明の属する技術分野】
本発明は画像処理装置に係り、特にビデオカメラ等から得られる入力ビデオ信号に対して3次元コンピュータグラフィックスの情報処理を施す画像処理装置に関する。
【0002】
近年、ゲーム等のエンタテイメントの分野やコンピュータを活用したマルチメディアの分野では、動きのある3次元物体を扱う3次元コンピュータグラフィックスが利用されている。しかし、3次元コンピュータグラフィックスでは、情報処理の高速性を追及するため、3次元物体の形状を複数の多角形に分割して、近似的に3時源の仮想物体を表現する手法を取っている。このため、3次元コンピュータグラフィックスは、人間の表情等の実在世界の微妙な表現には適していない。
【0003】
そこで、3次元コンピュータグラフィックスにより、仮想空間と実在空間とを切れ目なく融合し、より高度な表現を可能とすることが求められている。
【0004】
【従来の技術】
従来、ビデオカメラ等から得られる入力ビデオ信号に対して直接3次元コンピュータグラフィック処理を施して、仮想空間と実在空間とを融合したビデオ画像を表示する特種な装置が提案されている。このような、仮想空間と実在空間とを融合したビデオ画像の一例としては、実在空間を背景としてアニメーションのキャラクターが仮想空間で動くテレビのコマーシャル等がある。しかし、上記の如きビデオ画像専用の特種な装置は、構成が複雑であると共に非常に高価であった。
【0005】
そこで、従来の3次元コンピュータグラフィックス生成装置でビデオ信号も処理できれば非常に便利であるが、従来の3次元コンピュータグラフィックス生成装置は、ホストプロセッサからの指示に基づいて3次元コンピュータグラフィックスを生成する構成であるため、ビデオ信号を直接取り込む機能が設けられていなかった。
【0006】
図18は、ビデオ信号も処理可能な、考えられる第1の3次元コンピュータグラフィックス生成装置の概略構成を示すブロック図である。同図中、3次元コンピュータグラフィックス生成装置501は、ビデオカメラ502から得られる入力ビデオ信号を供給され、処理された結果である3次元画像データをディスプレイ503に表示する。3次元コンピュータグラフィックス生成装置501は、大略ビデオ信号取り込みユニット510と、ホストプロセッサ511と、システムバス512を介してホストプロセッサ511に接続されている取り込みバッファメモリ513及び3次元画像生成ユニット514とからなる。
【0007】
ビデオカメラ502から得られる入力ビデオ信号は、ビデオ信号取り込みユニット510により取り込まれて取り込みバッファメモリ513に画像データとして一旦格納される。取り込みバッファメモリ513に格納された画像データは、ホストプロセッサ511の制御下で、システムバス512を介して3次元画像生成ユニット514に供給される。3次元画像生成ユニット514は、ホストプロセッサ511からの指示に基づいて画像データに対して3次元コンピュータグラフィックス処理を施して、処理された3次元画像データをディスプレイ503に表示する。
【0008】
図19は、ビデオ信号も処理可能な、考えられる第2の3次元コンピュータグラフィックス生成装置の概略構成を示すブロック図である。同図中、3次元コンピュータグラフィックス生成装置601は、ビデオカメラ502から得られる入力ビデオ信号を供給され、処理された結果である3次元画像データをディスプレイ503に表示する。3次元コンピュータグラフィックス生成装置601は、大略ビデオ信号取り込みユニット610と、ホストプロセッサ611と、システムバス612を介してホストプロセッサ611に接続されている3次元画像生成ユニット614、ビデオ合成ユニット615とからなる。
【0009】
ビデオカメラ502から得られる入力ビデオ信号は、ビデオ信号取り込みユニット610により取り込まれてビデオ合成ユニット615に画像データとして供給される。3次元画像生成ユニット614は、ホストプロセッサ611からの指示に基づいて3次元コンピュータグラフィックス処理を行い、グラフィックデータをビデオ合成ユニット615に供給する。ビデオ合成ユニット615は、ビデオ信号取り込みユニット610からの画像データと3次元画像生成ユニット614からのグラフィックデータとを合成し、合成された3次元画像データをディスプレイ503に表示する。
【0010】
【発明が解決しようとする課題】
図18に示す考えられる第1の3次元コンピュータグラフィックス生成装置の場合、ビデオ信号取り込みユニット610からの画像データは3次元画像生成ユニット614に供給されるので、ビデオ信号に対して直接3次元コンピュータグラフィック処理を施すことができる。しかし、画像データをシステムバス512を介して転送する必要があるため、画像データ転送のオーバーヘッドが生じ、リアルタイムの画像処理が困難であるという問題があった。
【0011】
他方、図19に示す考えられる第2の3次元コンピュータグラフィックス生成装置の場合、画像データ転送のオーバーヘッドがないために、リアルタイムの画像処理が可能である。ところが、ビデオ信号取り込みユニット610からの画像データは3次元画像生成ユニット614に供給されないので、ビデオ合成ユニット615では単に3次元画像生成ユニット614からのグラフィックデータにビデオカメラ502で撮像された画像データをスーパーインポーズするだけである。このため、ビデオ信号に対して直接3次元コンピュータグラフィック処理を施すことができないという問題があった。
【0012】
即ち、従来の3次元コンピュータグラフィックス生成装置でビデオ信号も処理できれば非常に便利であるが、従来の3次元コンピュータグラフィックス生成装置は、ホストプロセッサからの指示に基づいて3次元コンピュータグラフィックスを生成する構成であるため、ビデオ信号を直接取り込む機能が設けられていなかった。そこで、図18及び図19に示すように、ビデオ信号を直接取り込む機能を付加した3次元コンピュータグラフィックス生成装置も考えられるものの、ビデオ信号のリアルタイム処理及びビデオ信号に対する自由な3次元コンピュータグラフィック処理を両立することはできなかった。
【0013】
そこで、本発明は、ビデオ信号のリアルタイム処理及びビデオ信号に対する自由な3次元コンピュータグラフィック処理を両立可能とする画像情報処理装置を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記の課題は、請求項1記載の、2次元画像を示す第1の画像情報と、3次元物体を複数の多角形の近似により表現する3次元コンピュータグラフィックスを示す第2の画像情報とが入力されるクロスバースイッチ回路と、該第1の画像情報に関連した同期信号に基づいて該クロスバースイッチ回路の接続を予め定められた規則に従って制御する調停回路と、該クロスバースイッチ回路から出力される画像情報を第1のメモリ領域に書き込んでいる期間、画像情報を第1のメモリ領域とは異なる第2のメモリ領域から読み出し可能なメモリ手段と、該第2の画像情報を生成する3次元画像情報生成手段を更に備え、該3次元画像情報生成手段は、該メモリ手段の該第1のメモリ領域に書き込んでいる期間であっても該第2のメモリ領域に格納された画像情報を読み出して3次元的に加工して該第2の画像情報として出力ビデオ信号を出力可能である画像情報処理装置によって達成できる。
【0016】
請求2記載の発明では、請求項1の発明において、前記3次元画像情報生成手段は、前記メモリ手段の第3の領域に格納された多角形の表面に張り付けるべき模様に関する画像情報を読み出して第2の画像情報を生成する。
請求項3記載の発明では、請求項1の発明において、前記3次元画像情報生成手段は、外部から入力される多角形の座標を解釈して多角形を1画素単位で分解したときの座標及び色値を計算する線形補間処理部と、前記メモリ手段の第3の領域をアクセスして多角形の表面に張り付けるべき模様の色値を計算するテクスチュア処理部と、最終的な色情報を格納するフレームメモリ手段と、画素の奥行き情報及び色情報に基づいて該フレームメモリ手段への描画を行うか否かを判定する描画判定部と、該フレームメモリ手段から読み出した色情報に基づいて出力ビデオ信号を生成出力するビデオコントローラとを有する。
【0017】
請求項4記載の発明では、請求項3の発明において、前記描画判定部は、予め定められた複数の色判定モードを有し、色判定モードに応じて描画条件を決定することにより所定の色の画素を抽出可能である。
請求項5記載の発明では、請求項1〜4のいずれかの発明において、2次元画像を示す入力ビデオ信号に基づいて第1の画像情報を生成するビデオ信号取り込み手段を更に備えている。
【0018】
請求項6記載の発明では、請求項5の発明において、前記ビデオ信号取り込み手段は、前記調停回路から得られる信号に基づいて複数の入力ビデオ信号から1つの入力ビデオ信号を選択出力するセレクタを有する。
請求項7記載の発明では、請求項5又は6の発明において、前記入力ビデオ信号は、ビデオカメラの出力から得られる。
【0019】
請求項8記載の発明では、請求項5〜7のいずれかの発明において、前記ビデオ信号取り込み手段に入力される入力ビデオ信号に対する前記3次元画像情報生成手段から出力される出力ビデオ信号の遅れを所定時間に保つ手段を更に備えている。
【0020】
請求項9記載の発明では、請求項1〜8のいずれかの発明において、前記メモリ手段は、第1のメモリ領域を構成する第1のメモリと、第2のメモリ領域を構成すると共に第1のメモリとは独立した第2のメモリとからなる。
請求項10記載の発明では、請求項2〜4のいずれかの発明において、前記メモリ手段は、第1のメモリ領域を構成する第1のメモリと、第2のメモリ領域を構成すると共に第1のメモリとは独立した第2のメモリと、第3のメモリ領域を構成すると共に第1及び第2のメモリとは独立した第3のメモリとからなる。
【0021】
請求項1〜3記載の発明によれば、ビデオ信号のリアルタイム処理及びビデオ信号に対する自由な3次元コンピュータグラフィック処理を、比較的簡単な回路構成を用いて両立させることが可能となり、仮想空間と実在空間とを切れ目なく融合することができる。
【0022】
請求項4記載の発明によれば、ビデオ合成処理で一般的に行われているクロマキー処理を実現することができる。
請求項5〜7記載の発明によれば、比較的簡単な回路を設けることにより、ビデオ信号を直接取り込む機能を有さない画像情報処理装置においても、ビデオ信号を3次元的に加工することが可能となる。
【0023】
請求項8記載の発明によれば、人間の目には確認できない程度の時間的な遅れで入力ビデオ信号を3次元的に加工することができる。
請求項9及び10記載の発明によれば、入力ビデオ信号から導出される第1の画像情報が途切れないように、且つ、3次元画像生成時に用いられる模様と同様に扱うことができるようにすることが可能となる。
【0024】
従って、本発明によれば、ビデオ信号のリアルタイム処理及びビデオ信号に対する自由な3次元コンピュータグラフィック処理を両立させることが可能となり、仮想空間と実在空間とを切れ目なく融合することができる。
【0025】
【発明の実施の形態】
本発明になる画像情報処理装置は、3次元物体を複数の多角形の近似により表現する3次元コンピュータグラフィックス処理装置等に適用される。画像情報処理装置は、外界の情報を取り入れるための、ビデオカメラ等からのビデオ信号を取り込む画像情報入力機能を備えている。又、画像情報処理装置は、3次元コンピュータグラフィックスを生成する3次元画像生成機能も備えている。この3次元画像生成機能は、元のビデオ信号をリアルタイムで3次元的に加工することもできる。従って、3次元画像生成機能により、3次元コンピュータグラフィックスに関する画像データ、3次元的に加工されたビデオ信号に関する画像データ、又は、3次元コンピュータグラフィックス及び3次元的に加工されたビデオ信号の合成結果に関する画像データが出力される。出力された画像データは、例えば表示装置により3次元画像として表示される。
【0026】
本発明によれば、ビデオ信号のリアルタイム処理及びビデオ信号に対する自由な3次元コンピュータグラフィック処理を両立させることが可能となる。
【0027】
【実施例】
図1は、本発明になる画像情報処理装置の第1実施例の概略構成を示すブロック図である。同図中、3次元コンピュータグラフィックス生成装置1は、ビデオカメラ2から得られる入力ビデオ信号を供給され、処理された結果である3次元画像データをディスプレイ3に表示する。3次元コンピュータグラフィックス生成装置1は、大略ビデオ信号取り込みユニット10と、ホストプロセッサ11と、システムバス12を介してホストプロセッサ11に接続されている3次元画像生成ユニット14と、ビデオ信号取り込みユニット10と接続されたビデオ用テクスチュアメモリ部15とからなる。
【0028】
ビデオカメラ2から得られる入力ビデオ信号は、ビデオ信号取り込みユニット10により取り込まれてビデオ用テクスチュアメモリ部15に画像データとして供給される。3次元画像生成ユニット14は、ホストプロセッサ11からの指示に基づいて入力ビデオ信号に対して3次元コンピュータグラフィックス処理を施し、3次元画像データをディスプレイ3に供給する。これにより、ディスプレイ3は、3次元画像生成ユニット14からの、3次元コンピュータグラフィックスに関する画像データ、3次元的に加工されたビデオ信号に関する画像データ、又は、3次元コンピュータグラフィックス及び3次元的に加工されたビデオ信号の合成結果に関する画像データを表示する。
【0029】
ホストプロセッサ11は、模様等の2次元画像データを予めテクスチュアメモリ部15に転送しておく。3次元画像生成ユニット14は、適宜テクスチュアメモリ部15をアクセスし、生成するべき多角形の表面に、2次元画像を模様として張り付ける処理を行う。本実施例では、テクスチュアメモリ部15に対して、3次元画像生成ユニット14からの読み込み処理が可能であると共に、ビデオ信号から導出される2次元画像データをビデオ信号取り込みユニット10から直接書き込む処理を行うことも可能である。これにより、3次元画像生成ユニット14は、オーバーヘッドなしでテクスチュアメモリ部15からの通常の模様等の2次元画像データの場合と同様に、ビデオ信号から導出された2次元画像データを模様として生成するべき多角形の表面に張り付ける処理を行うことも可能となる。
【0030】
図2は、ビデオ信号取り込みユニット10の一実施例の概略構成を示すブロック図である。ビデオ信号取り込みユニット10は、大略同図の如く接続されたセレクタ21と、同期分離回路22と、色分離回路23と、垂直カウント回路24と、水平カウント回路25とからなる。
【0031】
セレクタ21は、後述するテクスチュアメモリ部15からの待ち合わせ信号TSに応答して、複数の入力ビデオ信号V1〜Vnから1つのビデオ信号を選択して同期分離回路22及び色分離回路23に供給する。例えば、2つの画像を合成する場合、セレクタ21は2つの入力ビデオ信号を順次出力する。複数の入力ビデオ信号V1〜Vnは、ビデオカメラ2等から供給されるNTSC方式やPAL方式等のビデオ信号である。尚、入力ビデオ信号V1は、出力ビデオ信号を生成する際に用いられる基準信号として、後述する3次元画像生成ユニット14のビデオコントローラにも供給される。
【0032】
同期分離回路22は、セレクタ21から得られる1つのビデオ信号Vi(i=1〜n)に基づいて、垂直同期信号SV及び水平同期信号SHを分離すると共に、ビデオ信号Viの画素単位のタイミング信号TMを生成する。垂直同期信号SVは、垂直カウント回路24のリセット端子RSに供給され、水平同期信号SHは、垂直カウント回路24のカウント端子CNT及び水平カウント回路25のリセット端子RSに供給される。又、タイミング信号TMは、水平カウント回路25のカウント端子CNTに供給される。
【0033】
色分離回路23は、セレクタ21から得られる1つのビデオ信号Viに基づいて、各画素毎の赤、緑、青の各色成分のデジタル値RC,GC,BCを分離する。通常のビデオ信号処理では、輝度−色差成分で信号処理を行う場合が多いが、3次元画像生成では、赤、緑、青の各色成分でテクスチュアメモリを構成することが多いので、本実施例では、色分離回路23は赤、緑、青の各色成分のデジタル値RC,GC,BCを分離して出力する。尚、テクスチュアメモリ部15が輝度−色差成分で信号処理を行える構成であれば、色分離回路23は必ずしも赤、緑、青の各色成分を分離する構成である必要はないことは言うまでもない。
【0034】
垂直カウント回路24は、水平同期信号SHをカウントして、赤、緑、青の各色成分のデジタル値RC,GC,BCを格納するべきテクスチュアメモリ部15内の垂直座標VCを生成する。ビデオ信号Viの画面(フレーム)は、垂直同期信号SV毎に繰り返される。従って、垂直カウント回路24は、垂直同期信号SVでリセットされ、垂直同期後に水平同期信号SH毎にカウントアップされることで垂直座標VCを得る。尚、垂直同期信号SVは、1画面の完了を示すフレーム信号Fとして、後述するテクスチュアメモリ部15に供給される。
【0035】
水平カウント回路25は、画素タイミング信号TMをカウントして、赤、緑、青の各色成分のデジタル値RC,GC,BCを格納するべきテクスチュアメモリ部15内の水平座標HCを生成する。水平カウント回路25は、水平同期信号SHでリセットされ、水平同期後に、画素タイミング信号TM毎にカウントアップされることで水平座標HCを得る。尚、画素タイミング信号TMは、テクスチュアメモリ部15への書き込みタイミングを示すライト信号Wとして、テクスチュアメモリ部15に供給される。
【0036】
図3は、テクスチュアメモリ部15の一実施例の概略構成を示すブロック図である。テクスチュアメモリ部15は、図示の如く接続された調停回路31と、クロスバースイッチ回路32と、メモリ33,34とからなる。
メモリ33,34は、テクスチュアメモリを構成し、ビデオ信号Viから導出される2次元画像データを保持するのにも使用される。各メモリ33,34は、ライトイネーブル端子/WEに印加されるライトイネーブル信号/WEが有効(「0」)であると、アドレス端子ADRに印加されるアドレス信号ADRにより指定される座標に対してデータ端子Dに印加された2次元画像データを書き込む。又、各メモリ33,34は、リード(出力)イネーブル端子/OEに印加されるリード(出力)イネーブル信号/OEが有効(「0」)であると、アドレス端子ADRに印加されるアドレス信号ADRにより指定される座標から書き込まれている2次元画像データを読み出してデータ端子Dより出力する。
【0037】
アドレス信号ADRは、垂直及び水平座標VC,HC又は後述する垂直及び水平座標vc,hcに基づいて生成された信号である。
クロスバースイッチ回路32には、ビデオ信号取り込みユニット10からの垂直及び水平座標VC,HC及び赤、緑、青の各色成分のデジタル値RC,GC,BCと、後述する3次元画像生成ユニット14からの垂直及び水平座標vc,hc、赤、緑、青の各色成分のデジタル値rc,gc,bc、画像完了信号E及びリード信号Rと、調停回路31からの信号とが供給される。クロスバースイッチ回路32は、調停回路31からの信号に応じて接続状態が決定され、ビデオ信号取り込みユニット10からの信号をメモリ33に格納して3次元画像生成ユニット14からの信号をメモリ34に格納するか、或いは、ビデオ信号取り込みユニット10からの信号をメモリ34に格納して3次元画像生成ユニット14からの信号をメモリ33に格納する。尚、基本的には、ビデオ信号取り込みユニット10からはメモリ33,34に対して書き込み処理のみが行われるため、メモリ33又は34に対するリードイネーブル信号/OEは無効状態となるようにする。他方、基本的には、3次元画像生成ユニット14からはメモリ33,34に対して読み出し処理のみが行われるため、メモリ33又は34に対するライトイネーブル信号/WEは無効状態となるようにする。
【0038】
調停回路31は、ビデオ信号取り込みユニット10からのフレーム信号F及び3次元画像生成ユニット14からの画像完了信号Eにより、図4及び図5に示す状態遷移に従ってクロスバースイッチ回路32の接続状態を決定する。図4は、調停回路31の状態遷移図であり、図5は、調停回路32の状態とクロスバースイッチ回路32の接続状態との関係を示す図である。図4中、「○」印は有効、「×」印は無効を示す。図4及び図5に示すように、調停回路31には8つの状態I〜VIIIがあり、各状態ではクロスバースイッチ回路32の接続状態が図示の如く決定される。
【0039】
又、調停回路31は、ビデオ信号取り込みユニット10からのライト信号Wを供給され、調停回路31の状態に基づいてメモリ33又は34へのライトイネーブル信号/WEを強制的に無効状態にする処理及びビデオ信号取り込みユニット10及び3次元画像生成ユニット14に対して待ち合わせ信号TSを生成出力する。この待ち合わせ信号TSが有効の場合、3次元画像生成ユニット14は待ち合わせ信号TSが無効となるまで次の3次元画像の生成を待つ。
【0040】
このように、調停回路31と2系統のメモリ33,34からなるテクスチュアメモリを設けることにより、3次元画像生成ユニット14が一方のメモリ33(又は34)から画像データの読み出しを行っている間でも、ビデオ信号取り込みユニット10からの画像データを他方のメモリ34(又は33)に書き込むことが可能である。従って、ビデオ信号Viから導出される2次元画像データを、途切れることなく、3次元画像生成の際に張り付けられる模様として使用できる。つまり、3次元画像生成ユニット14は、オーバーヘッドなしでテクスチュアメモリ部15からの模様等の2次元画像データの場合と同様に、ビデオ信号Viから導出された2次元画像データを、模様として、生成するべき多角形の表面に張り付ける処理を行うことも可能となる。
【0041】
図6は、本実施例の動作タイミングを説明するためのタイミングチャートである。同図は、フレーム信号F、画像完了信号E、3次元画像生成ユニット14によるメモリ33,34からの読み出し、入力ビデオ信号取り込みユニット10によるメモリ33,34への書き込み及び調停回路31の状態遷移のタイミングを示す。同図中、「33」,「34」は、アクセスされる側のテクスチュアメモリ部15のメモリ33,34を示し、I〜VIIIは調停回路31の状態を示す。
【0042】
図6において、初期状態では調停回路31は状態IVをとり、入力ビデオ信号はメモリ34に書き込まれると共に、メモリ33に書き込まれているビデオ信号は3次元画像生成ユニット14により読み出される。この状態で、フレーム信号Fと画像完了信号Eとが時刻t1で同時に発生すると、メモリ33,34へのアクセスが逆転し、調停回路31は状態Iをとる。
【0043】
1画面分の入力ビデオ信号のメモリ33への書き込みが完了し、時刻t2でフレーム信号Fが発生すると、調停回路31の状態は状態IIへ遷移し、ライト信号Wは無効となる。このため、入力ビデオ信号のメモリ33への書き込みは中断され、3次元画像生成ユニット14によるメモリ34からのビデオ信号の読み出しが完了するまで待ち状態となる。
【0044】
3次元画像生成ユニット14によるメモリ34からのビデオ信号の読み出しが完了し、時刻t3でフレーム信号Fが発生すると、調停回路31の状態は状態VIIへ遷移し、メモリ33,34へのアクセスが逆転する。ただし、この場合、入力ビデオ信号のメモリ34への書き込みは、次のフレーム信号Fが発生するまで中断されたままであり、調停回路31は状態VIIを維持する。このように、次のフレーム信号Fが発生するまで入力ビデオ信号のメモリ34への書き込みを中断しないと、ビデオ信号がフレーム信号F間で1フレーム書き込まれるため、時刻t3の状態ではフレームの途中の画像から書き込みが開始されてしまう。時刻t4で次のフレーム信号Fが発生すると、調停回路31は状態IVをとり、入力ビデオ信号のメモリ34への書き込みが開始される。
【0045】
次に、時刻t5で3次元画像生成ユニット14からの画像完了信号Eが先に発生すると、入力ビデオ信号のメモリ34への書き込みがまだ完了していないため、待ち合わせ信号TSが有効となり、調停回路31は状態VIをとる。調停回路31は、フレーム信号Fが発生するまで状態VIを維持し、メモリ34へのアクセスの待ち合わせが行われる。入力ビデオ信号のメモリ34への書き込みが完了すると、時刻t6でフレーム信号Fが発生し、メモリ33,34へのアクセスが逆転し、調停回路31は状態Iをとる。
【0046】
図7は、3次元画像生成ユニット14の一実施例の概略構成を示すブロック図である。3次元画像生成ユニット14は、図示の如く接続された制御部41と、線形補間処理(DDA)部42と、テクスチュア処理部43と、描画判定部44と、ローカルメモリ46と、フレームメモリ47,48と、ビデオコントローラ49とからなる。テクスチュアメモリ部15は、テクスチュアバス50を介してテクスチュア処理部43及び描画判定部44に接続されている。本実施例では、テクスチュアメモリ部15は、図3に示すメモリ33,34の他に、第3のメモリ(図示せず)を有する。
【0047】
制御部41は、システムバス12に接続されており、図1に示すホストプロセッサ11から供給される多角形の座標を解析してDDA部42に必要な情報を設定する。DDA部42は、多角形を1画素単位に分解した時の座標や色値を計算する。テクスチュア処理部43は、テクスチュアバス50を介してテクスチュアメモリ部15の第3のメモリをアクセスして、多角形の表面に張り付ける、即ち、投影するべき模様の色値を計算する。
【0048】
テクスチュアメモリ部15は、3次元画像生成ユニット14が生成するべき多角形の表面に張り付ける模様等の2次元画像データを予め第3のメモリに格納している。又、ビデオ信号Viから導出された2次元画像データもテクスチュアメモリ部15のメモリ33,34に格納してテクスチュア処理部43よりアクセス可能とするために、テクスチュアメモリ部15に接続するテクスチュアバス50が拡張されている。テクスチュアバス50上では、垂直及び水平座標VC,vc,HC,hc、色値RC,rc,GC,gc,BC,bc、ライト信号W、リード信号R、待ち合わせ信号TS等が転送される。これにより、3次元画像生成ユニット14のテクスチュア処理部43がテクスチュアメモリ部15にアクセス可能なテクスチュア情報は、多角形の表面に張り付けるべき模様等の2次元画像データに加えて、ビデオ信号Viから導出された2次元画像データとなる。
【0049】
描画判定部44は、ローカルメモリ46に格納される、画素の奥行き情報や色情報を元に、フレームメモリ47,48に描画を行うか否かを判定する。描画判定部44は、既に描画されている画素上の奥行き情報と、DDA部42で生成された新たに描画しようとする画素の奥行き情報とを比較し、より手前にある画素のみを新たに描画し、奥にある画素は描画しないという判定を行うことで、3次元画像データの処理を実現している。このような描画判定部44の機能自体は周知である。本実施例では、このような機能に加えて、描画判定部44はテクスチュア処理部43で得られた描画するべき画素の色情報に対して、図8に示すような判定処理を行うと共に、図9及び図10に示すような64通りの色判定モードを有する。尚、赤、緑、青各々の値の最小値及び最大値と、どの色判定モードを用いるかは、予め指定しておく。これにより、各色の値の最小値及び最大値と色判定モードに加えて、背景等の不要な色以外を指定しておくことにより、背景を除いた注目するべき画素のみを抽出することができ、ビデオ信号合成処理で一般的に行われているクロマキー処理等と同等な処理を実現することが可能である。
【0050】
図8は、画素の各色値に対する描画判定部44の処理を説明するフローチャートであり、同図(a)は画素の赤色値に対する処理、同図(b)は画素の緑色値に対する処理、同図(c)は画素の青色値に対する処理を示す。図8(a)〜(c)に示す処理は、並列に行われる。
【0051】
図8(a)中、ステップS1は画素の赤色値と赤色値の最小値とを比較し、赤色値の方が最小値より小さい場合は、状態がst4に設定される。赤色値の方が最小値より大きい場合は、ステップS2で赤色値と赤色値の最大値とを比較し、赤色値の方が最大値より小さい場合は、状態がst5に設定される。他方、赤色値の方が最大値より大きい場合は、状態がst6に設定される。
【0052】
図8(b)中、ステップS11は画素の緑色値と緑色値の最小値とを比較し、緑色値の方が最小値より小さい場合は、状態がst1に設定される。緑色値の方が最小値より大きい場合は、ステップS12で緑色値と緑色値の最大値とを比較し、緑色値の方が最大値より小さい場合は、状態がst2に設定される。他方、緑色値の方が最大値より大きい場合は、状態がst3に設定される。
【0053】
図8(c)中、ステップS21は画素の青色値と青色値の最小値とを比較し、青色値の方が最小値より小さい場合は、状態がst7に設定される。青色値の方が最小値より大きい場合は、ステップS22で青色値と青色値の最大値とを比較し、青色値の方が最大値より小さい場合は、状態がst8に設定される。他方、青色値の方が最大値より大きい場合は、状態がst9に設定される。
【0054】
図9に示すように、例えば色判定モードが「4」の場合は、描画判定部44は状態st4の時に描画を行う。又、例えば色判定モードが「15」の場合は、描画判定部44は状態st6、且つ、状態st3の時に描画を行う。更に、図10に示すように、例えば色判定モードが「51」の場合は、描画判定部44は状態st9、且つ、状態st3の時に描画を行う。図9及び図10に示す描画条件より明らかな如く、上記の色判定モードを設けることにより、例えばクロマキー処理等のように、画像中の所定の色の部分のみを編集して分離する等といった画像編集も容易に行うことができる。図9及び図10に示す如き色判定モードと描画条件との関係は、描画判定部44内に格納されていても、例えばローカルメモリ46に格納されていても良い。
【0055】
フレームメモリ47,48は、最終的な色情報を格納するために設けられている。描画判定部44での描画判定の結果、描画を行うべきと判定されると、描画するべき画素情報が描画判定部44によりフレームメモリ47又は48に書き込まれる。ビデオコントローラ49は、描画判定部44が書き込みを行っているフレームメモリ47(又は48)とは異なるフレームメモリ48(又は47)から画素情報を読み出して画像データ(出力ビデオ信号)VOUTを生成して、ディスプレイ3に出力する。1画面分の描画処理が完了すると、制御部41は画像完了信号を生成して、フレームメモリ47,48の書き込み/読み出しの役割を逆転させる。これにより、描画判定部44がフレームメモリに書き込み途中の画素情報が出力ビデオ信号VOUTとして出力されることを確実に防止することができる。
【0056】
入力ビデオ信号Viと出力ビデオ信号VOUTとの関係は、3次元画像生成処理において多角形で近似して表現される3次元物体が1フレーム以内で描画完了する程度の複雑さであり、且つ、入力ビデオ信号Viが1つのみであると仮定すると、例えば図11に示すようになる。図11は、フレーム信号Fと、ビデオ信号取り込みユニット10のビデオ信号取り込み処理、3次元画像生成ユニット14の3次元画像生成処理及びビデオコントローラ49による出力ビデオ信号生成処理(ディスプレイ3によるビデオ表示処理)とのタイミングの関係を示すタイミングチャートである。
【0057】
図11において、フレーム単位で見ると、時刻T1での入力ビデオ信号Viはテクスチュアメモリ部15のメモリ33に取り込まれる。この間、3次元画像生成ユニット14では、以前にテクスチュアメモリ部15のメモリ34に取り込まれているビデオ信号を使用して3次元画像生成処理を行っている。時刻T1で取り込まれたビデオ信号Viは、次のフレームの時刻T2で3次元画像生成ユニット14により3次元的な加工を施されてからフレームメモリ47に書き込まれる。この間、ビデオコントローラ49では、以前にフレームメモリ48に書き込まれている画素情報を元に、出力ビデオ信号VOUTを生成してディスプレイ3に出力している。時刻T1でテクスチュアメモリ部15のメモリ33に取り込まれた入力ビデオ信号Viは、更に次のフレームの時刻T3になって初めてビデオコントローラ49によりフレームメモリ47から読み出され、これを元に出力ビデオ信号VOUTが生成されてディスプレイ3に出力される。
【0058】
従って、本実施例では、入力ビデオ信号と出力ビデオ信号との時間的なずれは、最小で3フレーム期間である。入力ビデオ信号と出力ビデオ信号との時間的なずれが例えば3フレーム期間であると、人間の目ではそのずれが確認できない程度の遅れでビデオ信号を3次元的に加工することが可能である。
【0059】
多角形で近似して表現される3次元物体が複雑になり、1フレーム期間内で3次元画像生成処理が完了しない場合には、超過時間分に対応するフレーム数が、最小の3フレーム期間に加えビデオ信号の遅れとして発生する。このような、ビデオ信号の著しい遅れを回避するため、本実施例では、ビデオコントローラ49が1フレーム期間の完了時点で制御部41に対して打ち切り信号STPを供給する。3次元画像生成処理中にこの打ち切り信号STPが有効になると、制御部41は強制的に3次元画像生成処理を打ち切って画像完了信号Eを有効にすると共に、ビデオコントローラ49が読み出すフレームメモリ及び描画判定部44が書き込むフレームメモリを切り換える。これにより、出力ビデオ信号VOUTの遅れを、一定の値に制限することができる。
【0060】
尚、3次元画像生成処理を途中で打ち切ることによって生じる不都合は、画面上の主要な画素を先に描画して、打ち切られても支障のない画面の周辺部分の情報を後で描画する等の、3次元形状の作り方により違和感がないようにする対策を取ることにより、回避することができる。
【0061】
次に、本発明になる画像情報処理装置の第2実施例を、図12と共に説明する。図12は、第2実施例の概略構成を示すブロック図であり、同図中、図1と同一部分には同一符号を付し、その説明は省略する。
図12において、3次元コンピュータグラフィックス生成装置1は、マザーボード70及びドーターボード71からなる。マザーボード70は、大略図示の如く接続されたインタフェースコントローラ701と、コントローラ702と、3次元画像生成部703と、ローカルメモリ704と、フレームメモリ705,706と、ビデオエンコーダ707とからなる。他方、ドーターボード71は、大略図示の如く接続されたビデオデコーダ711と、コントローラ712と、クロスバースイッチ713と、テクスチュアメモリ714〜716とからなる。インタフェースコントローラ701は、システムバス12を介してホストプロセッサ11に接続されている。ビデオエンコーダ717の出力は、例えばCRTからなるディスプレイ3に接続されている。又、ビデオカメラ2等からの入力ビデオ信号は、ビデオデコーダ711に供給される。
【0062】
3次元画像生成部703と、ローカルメモリ704と、フレームメモリ705,706と、ビデオエンコーダ707とからなる部分は、図1に示す3次元画像生成ユニット14に対応する。ビデオデコーダ711と、コントローラ712とからなる部分は、図1に示すビデオ信号取り込みユニット10に対応する。又、クロスバースイッチ713と、テクスチュアメモリ714〜716とからなる部分は、図1に示すテクスチュアメモリ部15に対応する。
【0063】
インタフェースコントローラ701及びコントローラ702は、システムバス12の制御を行う。例えば、インタフェースコントローラ701にはAMCC社製の半導体回路AMCC−S5933が使用され、コントローラ702にはザイリンクス社製の半導体回路XC3190Aが使用される。3次元画像生成部703は、入力ビデオ信号関連の制御以外の全ての機能を有し、図7に示す制御部41、DDA部42、テクスチュア処理部43及び描画判定部44からなる部分に対応する。3次元画像生成部703には、例えば富士通社製の半導体回路MB86271が使用される。ローカルメモリ704は、図7に示すローカルメモリ46に対応し、例えば日本電気社製のSDRAMuPd4516161G5−A12を使用し得る。フレームメモリ705,706は、夫々図7に示すフレームメモリ47,48に対応し、例えば日本電気社製のVRAMuPD482445を使用し得る。ビデオエンコーダ707は、3次元画像生成部703によりフレームメモリ705,706上に生成された画像情報をビデオ信号に変換して出力する。このビデオ信号への変換を行う際には、ビデオデコーダ711で入力ビデオ信号から分離された同期信号を使用するので、入力ビデオ信号と同期した出力ビデオ信号を出力することができる。ビデオエンコーダ707には、例えばブルックツリー社製の半導体回路Bt855を使用し得る。
【0064】
ビデオデコーダ711には、例えばブルックツリー社製の半導体回路Bt812を使用し得る。コントローラ712は、図3に示す調停回路31を含み、例えばザイリンクス社製の半導体回路XC3190Aを使用し得る。クロスバースイッチ713は、図3に示すクロスバースイッチ回路32に対応し、例えばテキサスインスツルメンツ社製の半導体回路SN74CBT16209を使用し得る。テクスチュアメモリ714〜716は、図3に示すテクスチュアメモリ33,34及び図示しない第3のメモリに対応する。この場合、テクスチュアメモリ716は、3次元画像生成ユニット14が生成するべき多角形の表面に模様として張り付ける2次元画像情報を格納するための専用の第3のメモリとして設けられている。テクスチュアメモリ714〜716には、夫々例えば東芝社製のSRAMTC551664AJを使用し得る。
【0065】
本実施例によれば、既存の半導体回路を用いた比較的簡単な構成で、ビデオ信号のリアルタイム処理及びビデオ信号に対する自由な3次元コンピュータグラフィック処理を両立可能とする安価な画像情報処理装置を実現できる。
尚、上記実施例では、説明の便宜上、テクスチュアメモリ及びフレームメモリは、各々2つ以上設けてリード/ライトアクセスを切り換えているが、デュアルポートメモリのような単一のメモリ素子を用いてリード/ライトアクセスされる複数のメモリ領域を切り換えるようにしても良いことは、言うまでもない。
【0066】
又、本発明は、基本的にはテクスチュアメモリを用いてテクスチュア処理を行う構成の画像情報処理装置又はシステムであれば、適用可能である。そこで、本発明を適用し得る画像情報処理システムの一例を、図13〜図16と共により詳細に説明する。
【0067】
図13は、本発明を適用可能な画像情報処理システムの構成を示すブロック図である。同図において、画像情報処理システム111は、三次元画像データをディスプレイ等の表示部117に表示できるデータに変換して出力する。この情報処理システム111は、三次元画像データを供給して上位システムとして動作するホストコンピュータ112、ホストコンピュータ112から供給されるデータを処理し、描画しようとする画像のデータに展開する情報処理装置113、情報処理装置113で展開された画像データを格納するフレームメモリ114、情報処理装置113での処理プログラムや表示しようとする三次元画像データ等が格納されるローカルメモリ115、表示体表面に模様をはり付けるためのテクスチャデータが格納されたテクスチャメモリ116、及びフレームメモリ114に格納された二次元の画像データを読み出して表示する表示部117より構成される。
【0068】
ホストコンピュータ112は、三次元の画像データを図形要素に分解し、幾何変換を行なった後、パケット形式のデータとして情報処理装置113に供給する。
情報処理装置113は、ホストコンピュータ112から供給される三次元の画像データに対して予め設定された処理を実行し、描画しようとする画像データを作成してフレームメモリ114上に展開する。情報処理装置113は、供給された画像データを内部に予め設定された専用ハードウェアにより処理するグラフィック専用ハードウェア部118、グラフィック専用ハードウェア部118と並列に動作してプログラムに応じた処理を実行するマイクロプログラム(μP)実行部119、グラフィック専用ハードウェア部118、マイクロプログラム実行部119からの指示に応じてフレームメモリ114に対して画像データの書込み、読み出しを制御するフレームメモリ制御部120、ローカルメモリ115に対してマイクロプログラム及び処理済みの画像データの書き込み、読み出し制御を行なうローカルメモリ制御部121、及びテクスチャメモリ116に対してテクスチャデータの書き込み、読み出し制御を行なうテクスチャメモリ制御部122より構成される。
【0069】
フレームメモリ114は、VRAM(ビデオ・ランダム・アクセス・メモリ)等よりなり、R,G,Bの色データ及びα値を各8ビットで格納する。
ローカルメモリ115は、SDRAM等よりなり、マイクロプログラム、R,G,Bの色データ、ブレンディングに関するα値、奥行に関するZ値等の描画データやユーザデータを格納する。
【0070】
テクスチャメモリ116は、SDRAM,SRAM,PROM等よりなり、R,G,Bの色データ、α値より構成されるテクスチャデータを格納する。
テクスチャメモリ116では、テクスチャデータのパターン毎にページ単位でデータが管理されていており、ページ毎にデータを参照すればよいため、テクスチュアメモリ116へのアクセスは高速で行なえる。
【0071】
グラフィック専用ハードウェア部118は、三次元グラフィックス描画を行なう為の専用のハードウェア部で、三次元グラフィックスを構成する図形(ポリゴン)の内部を構成する各ピクセルを補間する処理を行なう線形補間演算(DDA)部123、線形補間演算部123で補間された部分の文様を設定する処理をテクスチャメモリ116内のデータに基づいて実行するテクスチャ処理部124、画素単位のデータをもとにその画素を描画すべきか否かの判定を行う描画条件判定部125、及び描画する画素の色値とその画素の下にすでに描画されている画素の色値との混ぜ合わせを行なうブレンダ部126より構成され、必要なパラメータを設定して起動をかけることによりマイクロプログラム実行部119とは独立して処理が行われる。
【0072】
DDA部123には補間の開始点のピクセルの座標(X,Y,Z)、色(R,G,B,α)、テクスチャ座標(S,T,Q)、デプスキュー値(D)、補間の開始点への各値の増分値(ΔX,ΔY,ΔZ,ΔR,ΔG,ΔB,ΔA,ΔS,ΔT,ΔQ,ΔD)及び補間演算の回数が与えられる。DDA部123は、設定された補間演算回数だけ初期値に増分値を加算し、補間値として出力する。
【0073】
マイクロプログラム実行部119は、ホストコンピュータ112から供給されるパケット形式のデータの解析処理を行なうと共に、情報処理装置113と接続されるフレームメモリ114、ローカルメモリ115及びテクスチャメモリ116に対するアクセス制御を行なうホストインタフェース(I/F)部127、情報処理装置113全体をローカルメモリ115に格納されたプログラムに従って制御する実行制御部128、実行制御部28により解釈・実行される命令ブロックを一時格納する命令キャッシュ129、実行制御部128からの命令に従って各種演算を実行する主演算部130、実行制御部128からの命令に従って主演算部130と並列に各種演算を実行する副演算部131、主演算部130及び副演算部131に対して並列にデータの読み出し、書き込み可能な共有レジスタ132、及び共有メモリ133より構成される。
【0074】
ホストインタフェース部127は、描画しようとするポリゴンのデータを一時的に格納するバッファ(図示せず)を有し、データはホストインタフェース部127から順次読み込まれる。
主演算部130はプログラム実行制御機能を有し、副演算部131はグラフィック専用ハードウェア部118を制御する機能を有する。又、主副演算部130,131は並列命令コードによって同期して動作する構成とされている。
【0075】
マイクロプログラム実行部119は、処理をマイクロプログラムにより制御するため、基本的な命令を組み合わせることにより各種処理に対応するRISC型命令セットに対応する構成とされている。
フレームメモリ制御部120はフレームメモリ114、グラフィック専用ハードウェア部118及びマイクロプログラム実行部119のメインバスと接続されていて、グラフィック専用ハードウェア部118及びマイクロプログラム実行部119からの要求に応じてグラフィック専用ハードウェア部118、マイクロプログラム実行部119からフレームメモリ114への画像データの書き込み、フレームメモリ114からグラフィック専用ハードウェア部118及びマイクロプログラム実行部119への画像データの読み出しを制御する。
【0076】
フレームメモリ制御部120は、三次元画像描画時にはフレームメモリ114へのアクセスを書き込み専用とし、フレームメモリ114へのアクセス速度を向上させている。
ローカルメモリ制御部121は、ローカルメモリ115、グラフィック専用ハードウェア部118及びマイクロプログラム実行部119と接続されていて、グラフィック専用ハードウェア部118、マイクロプログラム実行部119からローカルメモリ115へのマイクロプログラム、色データ(R,G,B,α)、Z値、ウィンドウID等の各種データの書き込みやローカルメモリ115からグラフィック専用ハードウェア部118及びマイクロプログラム実行部119への各種データの読み出しを制御する。
【0077】
ローカルメモリ制御部121は、三次元画像描画時にはローカルメモリに色系データ(R,G,B,α)の他に(Z,S,T,Q,D)等のテクスチャ系のデータをコピーさせる。このため、フレームメモリ114へのテクスチャ系データの記憶が不要となり、フレームメモリ114へのアクセス速度を向上させることができ、処理の高速化が実現されている。
【0078】
テクスチャメモリ制御部122はテクスチャメモリ116、グラフィック専用ハードウェア部118及びマイクロプログラム実行部119と接続され、グラフィック専用ハードウェア部118及びマイクロプログラム実行部119からの要求によりテクスチャメモリ116からグラフィック専用ハードウェア部118及びマイクロプログラム実行部119へのテクスチャデータの読み出しを制御すると共にマイクロプログラム実行部119からの要求によりマイクロプログラム実行部119からテクスチャメモリ122へのテクスチャデータの書き込みを制御する。
【0079】
フレームメモリ制御部120、ローカルメモリ制御部121、テクスチャメモリ制御部122によりグラフィック専用ハードウェア部118、マイクロプログラム実行部119から夫々フレームメモリ114、ローカルメモリ115、テクスチャメモリ116にアクセスできるため、メモリへのアクセスの競合が生じず、処理にデータの待ち時間が生じないため、効率的にデータ処理が行なえる。
【0080】
実行制御部128は4ステージパイプラインによって命令フェッチ(F)、命令解釈(D)、データ読み込み(R)、演算実行・データ格納(E)の順で実行を制御する。
実行制御部128は主演算部130、副演算部131、グラフィック専用ハードウェア部118の処理を制御する3フィールド命令系統を有し、夫々に処理の制御が行なえる構成とされている。
【0081】
表示部117はフレームメモリ114に格納された色系データ(R,G,B,α)に基づいて画像を表示する。
図14は、上記画像情報処理システム111における情報処理時の全体的な流れを示す動作フローチャートである。
【0082】
本実施例の情報処理装置113では、情報処理を行なう際に、先ずステップS1−1で初期化を行なう。
次に、未処理パケットの有無が判断され、未処理パケットが有れば、パケットに対応したデータ処理を実行する。具体的には、ステップS1−2で未処理パケットがあるか否かを判定し、判定結果が有となるとステップS1−3でパケットに対応したデータ処理を行う。
【0083】
パケットに対応したデータ処理が終了すると、ステップS1−4で次の未処理パケットに対してデータに対応したパケット処理を実行する。
また、未処理パケットが無い場合には、ステップS1−2で次のパケットが供給されるまで待機する。
【0084】
以上のように、情報処理装置113はホストコンピュータ12から処理データをパケット形式で受け取り、パケット毎に処理を実行する。
次に具体的なデータ処理三次元グラフィックス情報の描画処理について説明する。
【0085】
図15は、上記画像情報処理システム111におけるラスタライズ処理時のマイクロプログラム実行部119の動作を説明する動作フローチャートである。
マイクロプログラム実行部119では、ステップS2−1で先ずホストインタフェース部127より画像の描画に必要となるポリゴンの頂点の座標(X,Y,Z)色値(R,G,B,α)、テクスチャ座標(S,T,Q)、デプスキュー値(D)よりなる初期値(X,Y,Z,R,G,B,α,D,S,T,Q)頂点間における各値の増分値(dX,dY,dZ,dR,dG,dB,dα,dD,dS,dT,dQ)を読み込む。
【0086】
次に、ステップS2−2で、ポリゴンの頂点間の辺を構成する端点を算出する。このとき、後述するようにポリゴンの辺と画素とは必ずしも一致しないため、ポリゴンが正確に描画されるように、グラフィック専用ハードウェア部118のDDA部123に端点の補正計算が実行させる。
【0087】
ステップS2−3は、グラフィック専用ハードウェア部118からの一つの端点に対する補間処理が終了したことを示す補間処理終了通知の有無を判定する。ここで、マイクロプログラム実行部119はグラフィック専用ハードウェア部118から補間処理終了通知が供給されると、ステップS2−4でグラフィック専用ハードウェア部118の線形補間処理を実行する専用ハードウェアであるDDA部123にステップS1−2で既に計算した端点の(X,Y,Z,R,G,B,α,D,S,T,Q)値を供給する。
【0088】
マイクロプログラム実行部119は、グラフィック専用ハードウェア部118より補間処理終了通知が供給されない、つまり、グラフィック専用ハードウェア部118のDDA部123での補間処理が終了していない間は、ステップS2−5で示すように次の処理を行なわず、待機状態となる。
【0089】
ステップS2−6は、全端点の計算が終了したか否かを判定し、判定結果がNOであると処理がステップS2−2へ戻る。これにより、上記ステップS2−2〜S2−5の処理が一つのポリゴンが形成されるまで繰り返される。
図16は、上記画像情報処理システム111におけるラスタライズ処理時のグラフィック処理専用ハードウェア部118のDDA部123の動作を説明する動作フローチャートである。
【0090】
グラフィック専用ハードウェア部118は先ずステップS3−1で、マイクロプログラム実行部119から補正計算された端点の(X,Y,Z,R,G,B,α,D,S,T,Q)値及び一ラインの補間に必要な補間処理回数n、隣接する画素間の(X,Y,Z,R,G,B,α,D,S,T,Q)値の増分値(dX,dY,dZ,dR,dG,dB,dα,dD,dS,dT,dQ)を読み込む。
【0091】
次に、ステップS3−2でグラフィック専用ハードウェア部118での読み込んだ補間処理回数nをグラフィック専用ハードウェア部118に内蔵されたリピートカウンタ(RC)にセットする。
ステップS3−3では、グラフィック専用ハードウェア部118はマイクロプログラム実行部119から読み込まれた端点の(X0 ,Y0 ,Z0 ,R0 ,G0 ,B0 ,α0 ,D0 ,S0 ,T0 ,Q0 )値をDDA部123での初回のデータとしてテクスチャ処理部124に供給する。
【0092】
ステップS3−4では、グラフィック専用ハードウェア部118のDDA部123において、初回の値(X0 ,Y0 ,Z0 ,R0 ,G0 ,B0 ,α0 ,D0 ,S0 ,T0 ,Q0 )にステップS2−1で読み込んだ増分値(dX(=1),dY(=0),dZ,dR,dG,dB,dα,dD,dS,dT,dQ)を加算した値(X0 +1,Y0 ,Z0 +dZ,R0 +dR,G0 +dG,B0 +dB,α0 +dα,D0 +dD,S0 +dS,T0 +dT,Q0 +dQ)を今回の画素の値とする。
【0093】
次に、ステップS3−5では、今回求めた画素の値(X0 +1,Y0 ,Z0 +dZ,R0 +dR,G0 +dG,B0 +dB,α0 +dα,D0 +dD,S0 +dS,T0 +dT,Q0 +dQ)をテクスチャ処理部124に供給し、リピートカウンタRCを起動して、セトされた補間処理回数nから1を減算し、補間処理回数を(n−1)とする。
【0094】
ステップS3−6では、グラフィック専用ハードウェア部118は前回の画素値(Xn-1,Yn-1,Zn-1,Rn-1,Gn-1,Bn-1,αn-1,Dn-1,Sn-1,Tn-1,Qn-1)に増分値(1,0,dZ,dR,dG,dB,dα,dD,dS,dT,dQ)を加算し、今回の画素値とし、テクスチャ処理部124に供給し、補間処理回数から1を減算する。
【0095】
上記ステップS3−5,S3−6をリピートカウンタRCの値が「0」となるまで繰り返し、リピートカウンタRCの値が「0」となった時点で補間処理終了通知をマイクロプログラム実行部119に通知する。具体的には、ステップS3−7は設定回数が「0」であるか否かを判定し、判定結果がYESであるとステップS3−8で補間処理終了通知をマイクロプログラム実行部19に通知し、処理が終了する。他方、ステップS3−7の判定結果がNOであると、ステップS3−6は前回のデータに増分値を加算して今回のデータとした後、処理がステップS3−5へ戻る。以上のように、端点から所定の補間処理を設定回数分繰り返すだけでポリゴン内部のデータの補間が実行できる。このため、補間のための処理が単純化され、簡単なパイプライン処理で実現できる。
【0096】
図17は、図13に示すグラフィック専用ハードウェア部118の概略構成を、マイクロプログラム実行部119、フレームメモリ制御部120、ローカルメモリ制御部121及びテクスチュアメモリ制御部122等の図示を省略し、本発明の特徴部分と共に示すブロック図である。同図中、図1、図7及び図13と同一部分には同一符号を付し、その説明は省略する。
【0097】
図17に示すように、テクスチュアメモリ部15−1は、テクスチュアメモリ116を除き、図3に示すテクスチュアメモリ部15と同じ構成を有する。テクスチュアメモリ116は、図3に示すメモリ33,34及び第3のメモリ(図示せず)に対応するので、テクスチュアメモリ部15−1は大略図3に示す調停回路31とクロスバースイッチ回路32とからなる。テクスチュアメモリ116及びテクスチュアメモリ部15−1は、夫々テクスチュアバス50を介してテクスチュア処理部124に接続されている。
【0098】
尚、ビデオ信号取り込みユニット10に供給される入力ビデオ信号は、ビデオカメラ2から出力されるものに限定されず、例えばビデオテープレコーダ(VTR)から出力されるものでも良い。
以上、本発明を実施例により説明下が、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【0099】
【発明の効果】
請求項1〜3記載の発明によれば、ビデオ信号のリアルタイム処理及びビデオ信号に対する自由な3次元コンピュータグラフィック処理を、比較的簡単な回路構成を用いて両立させることが可能となり、仮想空間と実在空間とを切れ目なく融合することができる。
【0100】
請求項4記載の発明によれば、ビデオ合成処理で一般的に行われているクロマキー処理を実現することができる。
請求項5〜7記載の発明によれば、比較的簡単な回路を設けることにより、ビデオ信号を直接取り込む機能を有さない画像情報処理装置においても、ビデオ信号を3次元的に加工することが可能となる。
【0101】
請求項8記載の発明によれば、人間の目には確認できない程度の時間的な遅れで入力ビデオ信号を3次元的に加工することができる。
請求項9及び10記載の発明によれば、入力ビデオ信号から導出される第1の画像情報が途切れないように、且つ、3次元画像生成時に用いられる模様と同様に扱うことができるようにすることが可能となる。
【0102】
従って、本発明によれば、ビデオ信号のリアルタイム処理及びビデオ信号に対する自由な3次元コンピュータグラフィック処理を両立させることが可能となり、仮想空間と実在空間とを切れ目なく融合することができる。
【図面の簡単な説明】
【図1】本発明になる画像情報処理装置の第1実施例の概略構成を示すブロック図である。
【図2】ビデオ信号取り込みユニットの一実施例の概略構成を示すブロック図である。
【図3】テクスチュアメモリ部の一実施例の概略構成を示すブロック図である。
【図4】調停回路の状態遷移図である。
【図5】調停回路の状態とクロスバースイッチ回路の接続状態との関係を示す図である。
【図6】実施例の動作タイミングを説明するためのタイミングチャートである。
【図7】3次元画像生成ユニットの一実施例の概略構成を示すブロック図である。
【図8】画素の各色値に対する描画判定部の処理を説明するフローチャートである。
【図9】色判定モードと描画条件を説明する図である。
【図10】色判定モードと描画条件を説明する図である。
【図11】フレーム信号と、ビデオ信号取り込み処理、3次元画像生成処理及び出力ビデオ信号生成処理とのタイミングの関係を示すタイミングチャートである。
【図12】本発明になる画像情報処理装置の第2実施例の概略構成を示すブロック図である。
【図13】本発明を適用可能な画像情報処理システムの構成を示すブロック図である。
【図14】画像情報処理システムにおける情報処理時の全体的な流れを示す動作フローチャートである。
【図15】画像情報処理システムにおけるラスタライズ処理時のマイクロプログラム実行部の動作を説明する動作フローチャートである。
【図16】画像情報処理システムにおけるラスタライズ処理時のグラフィック処理専用ハードウェア部のDDA部の動作を説明する動作フローチャートである。
【図17】グラフィック専用ハードウェア部の概略構成を本発明の特徴部分と共に示すブロック図である。
【図18】ビデオ信号も処理可能な、考えられる第1の3次元コンピュータグラフィックス生成装置の概略構成を示すブロック図である。
【図19】ビデオ信号も処理可能な、考えられる第2の3次元コンピュータグラフィックス生成装置の概略構成を示すブロック図である。
【符号の説明】
1 3次元画像生成装置
2 ビデオカメラ
3 ディスプレイ
10 ビデオ信号取り込みユニット
11 ホストプロセッサ
12 システムバス
14 3次元画層生成ユニット
15 テクスチュアメモリ部
31 調停回路
32 クロスバースイッチ回路
33,34 メモリ
Claims (10)
- 2次元画像を示す第1の画像情報と、3次元物体を複数の多角形の近似により表現する3次元コンピュータグラフィックスを示す第2の画像情報とが入力されるクロスバースイッチ回路と、
該第1の画像情報に関連した同期信号に基づいて該クロスバースイッチ回路の接続を予め定められた規則に従って制御する調停回路と、
該クロスバースイッチ回路から出力される画像情報を第1のメモリ領域に書き込んでいる期間、画像情報を第1のメモリ領域とは異なる第2のメモリ領域から読み出し可能なメモリ手段と、
該第2の画像情報を生成する3次元画像情報生成手段を更に備え、
該3次元画像情報生成手段は、該メモリ手段の該第1のメモリ領域に書き込んでいる期間であっても該第2のメモリ領域に格納された画像情報を読み出して3次元的に加工して該第2の画像情報として出力ビデオ信号を出力可能である、画像情報処理装置。 - 前記3次元画像情報生成手段は、前記メモリ手段の第3の領域に格納された多角形の表面に張り付けるべき模様に関する画像情報を読み出して第2の画像情報を生成する、請求項1記載の画像情報処理装置。
- 前記3次元画像情報生成手段は、外部から入力される多角形の座標を解釈して多角形を1画素単位で分解したときの座標及び色値を計算する線形補間処理部と、前記メモリ手段の第3の領域をアクセスして多角形の表面に張り付けるべき模様の色値を計算するテクスチュア処理部と、最終的な色情報を格納するフレームメモリ手段と、画素の奥行き情報及び色情報に基づいて該フレームメモリ手段への描画を行うか否かを判定する描画判定部と、該フレームメモリ手段から読み出した色情報に基づいて出力ビデオ信号を生成出力するビデオコントローラとを有する、請求項1記載の画像情報処理装置。
- 前記描画判定部は、予め定められた複数の色判定モードを有し、色判定モードに応じて描画条件を決定することにより所定の色の画素を抽出可能である、請求項3記載の画像情報処理装置。
- 2次元画像を示す入力ビデオ信号に基づいて第1の画像情報を生成するビデオ信号取り込み手段を更に備えた、請求項1〜4のいずれか一項記載の画像情報処理装置。
- 前記ビデオ信号取り込み手段は、前記調停回路から得られる信号に基づいて複数の入力ビデオ信号から1つの入力ビデオ信号を選択出力するセレクタを有する、請求項5記載の画像情報処理装置。
- 前記入力ビデオ信号は、ビデオカメラの出力から得られる、請求項5又は6記載の画像情報処理装置。
- 前記ビデオ信号取り込み手段に入力される入力ビデオ信号に対する前記3次元画像情報生成手段から出力される出力ビデオ信号の遅れを所定時間に保つ手段を更に備えた、請求項5〜7のいずれか一項記載の画像情報処理装置。
- 前記メモリ手段は、第1のメモリ領域を構成する第1のメモリと、第2のメモリ領域を構成すると共に第1のメモリとは独立した第2のメモリとからなる、請求項1〜8のいずれか一項記載の画像情報処理装置。
- 前記メモリ手段は、第1のメモリ領域を構成する第1のメモリと、第2のメモリ領域を構成すると共に第1のメモリとは独立した第2のメモリと、第3のメモリ領域を構成すると共に第1及び第2のメモリとは独立した第3のメモリとからなる、請求項2〜4のいずれか一項記載の画像情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08863896A JP3727711B2 (ja) | 1996-04-10 | 1996-04-10 | 画像情報処理装置 |
US08/710,759 US5835101A (en) | 1996-04-10 | 1996-09-20 | Image information processing apparatus having means for uniting virtual space and real space |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08863896A JP3727711B2 (ja) | 1996-04-10 | 1996-04-10 | 画像情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09282482A JPH09282482A (ja) | 1997-10-31 |
JP3727711B2 true JP3727711B2 (ja) | 2005-12-14 |
Family
ID=13948370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08863896A Expired - Fee Related JP3727711B2 (ja) | 1996-04-10 | 1996-04-10 | 画像情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5835101A (ja) |
JP (1) | JP3727711B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11154240A (ja) * | 1997-11-20 | 1999-06-08 | Nintendo Co Ltd | 取込み画像を用いて画像を作成するための画像作成装置 |
JP2002150315A (ja) * | 2000-11-09 | 2002-05-24 | Minolta Co Ltd | 画像処理装置および記録媒体 |
JP2002342104A (ja) * | 2001-05-18 | 2002-11-29 | Hitachi Ltd | 制御装置及びそれを用いた光ディスク装置 |
US6617125B2 (en) | 2001-06-29 | 2003-09-09 | Perkinelmer Life Sciences, Inc. | Compositions for enhanced catalyzed reporter deposition |
JP4670631B2 (ja) * | 2005-12-26 | 2011-04-13 | ソニー株式会社 | 画像処理装置、画像処理方法、画像処理方法のプログラム及び画像処理方法のプログラムを記録した記録媒体 |
US20080276067A1 (en) * | 2007-05-01 | 2008-11-06 | Via Technologies, Inc. | Method and Apparatus for Page Table Pre-Fetching in Zero Frame Display Channel |
JP2009169257A (ja) * | 2008-01-18 | 2009-07-30 | Kawasaki Microelectronics Inc | メモリ制御回路および画像処理装置 |
JP2011048579A (ja) * | 2009-08-26 | 2011-03-10 | Univ Of Tokyo | 画像処理装置及び画像処理方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5047760A (en) * | 1988-03-23 | 1991-09-10 | Dupont Pixel Systems Limited | Crossbar converter |
GB2256568B (en) * | 1991-06-05 | 1995-06-07 | Sony Broadcast & Communication | Image generation system for 3-D simulations |
US5450549A (en) * | 1992-04-09 | 1995-09-12 | International Business Machines Corporation | Multi-channel image array buffer and switching network |
JPH07325934A (ja) * | 1992-07-10 | 1995-12-12 | Walt Disney Co:The | 仮想世界に向上したグラフィックスを提供する方法および装置 |
US5561745A (en) * | 1992-10-16 | 1996-10-01 | Evans & Sutherland Computer Corp. | Computer graphics for animation by time-sequenced textures |
US5651127A (en) * | 1994-03-08 | 1997-07-22 | Texas Instruments Incorporated | Guided transfers with variable stepping |
JPH07287775A (ja) * | 1994-04-19 | 1995-10-31 | Nippon Telegr & Teleph Corp <Ntt> | 3次元映像表示方法および装置 |
-
1996
- 1996-04-10 JP JP08863896A patent/JP3727711B2/ja not_active Expired - Fee Related
- 1996-09-20 US US08/710,759 patent/US5835101A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5835101A (en) | 1998-11-10 |
JPH09282482A (ja) | 1997-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8963951B2 (en) | Image processing apparatus, moving-image playing apparatus, and processing method and program therefor to allow browsing of a sequence of images | |
US6788309B1 (en) | Method and apparatus for generating a video overlay | |
JP4971442B2 (ja) | ピクセルデータ変換のための画像処理装置及び方法 | |
KR20020012561A (ko) | 이미지 생성 장치 | |
JP4917346B2 (ja) | ゲーム画像処理プログラムおよびゲーム画像処理装置 | |
JP4122573B2 (ja) | 画像処理方法及び画像処理プログラムを記録した記録媒体 | |
JP2004213641A (ja) | 画像処理装置、画像処理方法、情報処理装置、情報処理システム、半導体デバイス、コンピュータプログラム | |
JP3727711B2 (ja) | 画像情報処理装置 | |
JPH09212146A (ja) | アドレス発生装置及び画像表示装置 | |
JP4707782B2 (ja) | 画像処理装置およびその方法 | |
JP2002140722A (ja) | エイリアシングを除去した画像を描画する装置及び方法 | |
JPH10295934A (ja) | ビデオゲーム装置及びモデルのテクスチャの変化方法 | |
JPH01245363A (ja) | データ処理装置 | |
Ikedo | A real-time video-image mapping using polygon rendering techniques | |
JP2004178036A (ja) | 遠隔者の映像を伴う仮想空間の提示装置 | |
JP6991768B2 (ja) | 表示制御装置および表示制御方法 | |
JP3642259B2 (ja) | マルチスクリーン表示装置 | |
JP2001209823A (ja) | ビデオゲームにおける三次元オブジェクト変形方法及びビデオゲーム装置、並びにビデオゲーム用のプログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP2003051023A (ja) | 描画装置、描画方法、描画プログラム、及び描画プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
JP3022334B2 (ja) | 画像生成装置、動画伸長マッピング装置およびマルチメディア機器 | |
JP3910259B2 (ja) | 画像処理装置および方法、並びにレンダリング装置および方法 | |
JP4670185B2 (ja) | 画像生成装置、画像処理装置およびそれらの方法 | |
JP3468985B2 (ja) | グラフィック描画装置、グラフィック描画方法 | |
JPH05292393A (ja) | 動画編集処理方式 | |
JPH07311568A (ja) | 画像出力方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050929 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081007 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |