KR910014812A - 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 - Google Patents

내부 메모리 맵 레지스터를 관측하는 방법 및 장치 Download PDF

Info

Publication number
KR910014812A
KR910014812A KR1019900022362A KR900022362A KR910014812A KR 910014812 A KR910014812 A KR 910014812A KR 1019900022362 A KR1019900022362 A KR 1019900022362A KR 900022362 A KR900022362 A KR 900022362A KR 910014812 A KR910014812 A KR 910014812A
Authority
KR
South Korea
Prior art keywords
register
bus
external
memory map
internal memory
Prior art date
Application number
KR1019900022362A
Other languages
English (en)
Other versions
KR100223096B1 (ko
Inventor
인트라터 지디언
하다스 에어
페레그 조하르
오스트레르 이하론
벤-지브 이갈
리도르 데이비드
비코우스키 지브
비란 단
Original Assignee
존 지. 웨브
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 지. 웨브, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 지. 웨브
Publication of KR910014812A publication Critical patent/KR910014812A/ko
Application granted granted Critical
Publication of KR100223096B1 publication Critical patent/KR100223096B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging
    • G06F11/3648—Software debugging using additional hardware
    • G06F11/3656—Software debugging using additional hardware using a specific debug interface
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

내용 없음

Description

내부 메모리 맵 레지스터를 관측하는 방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 통합된 제어기를 사용하는 전형적인 마이크로프로세서 칩을 예시한 블록 다이어 그램, 제3도는 메모리 맵 주소 지정을 사용하는 마이크로프로세서의 메모리 할당을 예시한 블록 다이어 그램, 제4도는 본 발명에 따른 마이크로 프로세서의 내부 판독 및 기록 사이클을 예시한 타이밍 타이어 그램.

Claims (4)

  1. 주소 버스 및 데이타 버스를 포함하는 시스템 버스에 의하여 외부 디바이스에 위치한 외부 레지스터를 지니는 적어도 한 외부 디바이스에 접속되어있으며 상기 시스템 버스가 상기 외부 레지스터와 통신할 수 있도록 제1신호를 활성화시킴으로써 상기 시스템 버스를 거쳐 상기 외부 레지스터와 통신하는 외부 버스 사이클을 초기화하고 상기 시스템 버스상에 있는 오부 레지스터와의 통신 방향을 결정하는 값으로서 제2신호를 발생시키는 중앙 처리 유니트(CPU)를 포함하며 전송될 데이타가 상기 데이타 버스상에 제공되는 통합된 데이타 처리 시스템에 있어서, 메모리 맵 레지스터(내부 메모리 맵 레지스터)로서 기준되는 상태 및 제어 레지스터를 포함하는 적어도 한개가 통합된 주변 시스템 구성 요소, 상기 외부 레지스터와의 시스템 버스 통신이 디세이블 되도록 상기 제1신호를 불활성화시키는 수단, 상기 시스템 버스가 상기 내부 메모리 맵 레지스터와 통신할 수 있는 제3신호를 활성화시키는 수단, 상기 내부 메모리 맵 레지스터를 호출하며 상기 내부 메모리 맵 레지스터에 포함된 정보를 상기 데이타 버스상에 배치하는 수단을 포함하는 데이타 처리 시스템.
  2. 제1항에 있어서, 상기 통합된 주변 시스템 구성 요소가 코프로세서인 데이타 처리 시스템.
  3. 제1항에 있어서, 상기 통합된 주변 시스템 구성 요소가 제어기인 데이타 처리 시스템.
  4. 주소 버스 및 데이타 버스를 포함하는 시스템 버스에 의하여 외부 버스에 위치한 외부 레지스터를 지니는 적어도 하나의 외부 디바이스에 접속되며 상기 시스템 버스가 상기 외부 레지스터와 통신할 수 있도록 제1신호를 활성화시킴으로써 상기 시스템 버스를 거쳐 상기 외부 레지스터와 통신하는 외부 버스 사이클을 초기화하고 상기 시스템 버스상에 있는 외부 레지스터와의 통신 방향을 결정하는 값으로서 제2신호를 발생시키는 중앙 처리 유니트(CPU)를 포함하며 전송될 데이타가 상기 데이타 버스상에 제공되는 통합된 데이타 처리 시스템의 내부 메모리 맵 레지스터 내용을 관축하는 방법에 있어서, 메모리 맵 레지스터(내부 메모리 맵 레지스터)로서 기준되는 상태 및 제어 레지스터를 포함하며 상기 CPU온 칩과 함께 사용하는 적어도 하나의 주변 시스템 구성 요소를 통합시키는 단계, 상기 외부 레지스터와의 시스템 버스 통신이 디세이블 되도록 상기 제1신호를 불활성화시키는 단계, 상기 내부 메모리 맵 레지스터를 호출하며 상기 내부 메모리 맵 레지스터에 포함된 정보를 상기 데이타 버스상에 배치하는 단계를 포함하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900022362A 1990-01-04 1990-12-29 내부 메모리 맵 레지스터를 관측하는 방법 및 장치 KR100223096B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US46102390A 1990-01-04 1990-01-04
US461,023 1990-01-04

Publications (2)

Publication Number Publication Date
KR910014812A true KR910014812A (ko) 1991-08-31
KR100223096B1 KR100223096B1 (ko) 1999-10-15

Family

ID=23830931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900022362A KR100223096B1 (ko) 1990-01-04 1990-12-29 내부 메모리 맵 레지스터를 관측하는 방법 및 장치

Country Status (4)

Country Link
EP (1) EP0436211B1 (ko)
JP (1) JPH0773132A (ko)
KR (1) KR100223096B1 (ko)
DE (1) DE69033759T2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2669300B2 (ja) * 1993-06-11 1997-10-27 日本電気株式会社 プログラムトレース回路およびプログラムトレース方法
US5860161A (en) * 1996-08-14 1999-01-12 Advanced Micro Devices, Inc. Microcontroller configured to indicate internal memory accesses externally
US5903912A (en) * 1996-08-14 1999-05-11 Advanced Micro Devices, Inc. Microcontroller configured to convey data corresponding to internal memory accesses externally
US5862148A (en) * 1997-02-11 1999-01-19 Advanced Micro Devices, Inc. Microcontroller with improved debug capability for internal memory
US6601189B1 (en) * 1999-10-01 2003-07-29 Stmicroelectronics Limited System and method for communicating with an integrated circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4674089A (en) * 1985-04-16 1987-06-16 Intel Corporation In-circuit emulator
US5084814A (en) * 1987-10-30 1992-01-28 Motorola, Inc. Data processor with development support features

Also Published As

Publication number Publication date
EP0436211B1 (en) 2001-07-11
EP0436211A3 (en) 1992-03-18
JPH0773132A (ja) 1995-03-17
EP0436211A2 (en) 1991-07-10
DE69033759T2 (de) 2002-05-08
DE69033759D1 (de) 2001-08-16
KR100223096B1 (ko) 1999-10-15

Similar Documents

Publication Publication Date Title
KR890007162A (ko) 데이타 처리장치
KR940004434A (ko) 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법
KR900016866A (ko) 데이타 처리 시스템
KR910012962A (ko) Dma제어기
KR940012146A (ko) Cpu와 승산기를 갖는 반도체집적회로
KR910006856A (ko) 어드레스 레지스터를 이용하여 동적으로 버스제어를 실행하는 마이크로컴퓨터
KR890015123A (ko) 싱글 칩 마이크로컴퓨터(single chip micro computer)
KR950033816A (ko) 디지탈 영상/그래픽 프로세싱을 위한 마이크로프로세서에서 회로, 아키텍처 및 방법
KR910012925A (ko) 개인용 컴퓨터 시스템의 부품 및, 메모리를 초기화 및 어드레싱 시키는 방법
KR880013073A (ko) 메모리 시스템
KR970012168A (ko) 외부 장치를 액세스시키는 데이타 처리 시스템 및 외부 장치를 액세스시키는 방법
KR910014812A (ko) 내부 메모리 맵 레지스터를 관측하는 방법 및 장치
KR970067364A (ko) 멀티모드 캐시 메모리
KR920004946A (ko) Vga의 입출력 포트 액세스 회로
JPH0158535B2 (ko)
KR920001516A (ko) 데이터 기억장치
KR910005152A (ko) 정보처리 장치
KR850006742A (ko) 데이터 처리장치
KR910010340A (ko) 확장 어드레싱 회로 및 접합기 카드
KR960018958A (ko) 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치
KR910012972A (ko) 기록 오동작 방지 회로 및 이를 구비한 메모리 장치 및 데이타 처리 장치
KR970023394A (ko) 반도체 메모리장치의 메모리활성화방법
JPH0273592A (ja) 動的メモリのリフレッシュ回路
KR910012928A (ko) 컴퓨터의 메모리 확장 시스템
KR910013712A (ko) 순차 버스용 클럭 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100519

Year of fee payment: 12

EXPY Expiration of term