KR910012972A - 기록 오동작 방지 회로 및 이를 구비한 메모리 장치 및 데이타 처리 장치 - Google Patents

기록 오동작 방지 회로 및 이를 구비한 메모리 장치 및 데이타 처리 장치 Download PDF

Info

Publication number
KR910012972A
KR910012972A KR1019900020877A KR900020877A KR910012972A KR 910012972 A KR910012972 A KR 910012972A KR 1019900020877 A KR1019900020877 A KR 1019900020877A KR 900020877 A KR900020877 A KR 900020877A KR 910012972 A KR910012972 A KR 910012972A
Authority
KR
South Korea
Prior art keywords
data
state
control signal
source voltage
memory device
Prior art date
Application number
KR1019900020877A
Other languages
English (en)
Inventor
야스히데 후지와라
Original Assignee
야마무라 가쯔미
세이꼬 엡슨 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마무라 가쯔미, 세이꼬 엡슨 가부시끼가이샤 filed Critical 야마무라 가쯔미
Publication of KR910012972A publication Critical patent/KR910012972A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음.

Description

기록 오동작 방지 회로 및 이를 구비한 메모리 장치 및 데이타 처리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예에 따른 기록 오동작 방지 회로를 갖는 메모리 장치의 블럭선도,
제2도는 본 발명의 다른 실시예에 따른 기록 오동작 방지 회로를 갖는 메모리 장치의 블럭선도.

Claims (12)

  1. 기록 오동작 방지 회로로서, 소스 전압치를 검출하여 메모리 장치의 상태 선택단자에 전송될 제1제어 신호를 발생하기 위한 소스 전압 검출 수단과, 소정의 참조 데이타가 사전 기억된 참조 레지스터와, 데이타 버스를 통해 참조되어질 데이타를 수신하기 위해 데이타를 기록 및 판독할 수 있는 제1기록 테스트 레지스터와, 참조 데이타가 참조되어질 상기 데이타와 일치하는지 아닌지를 판정화여 상기 판정에 따라 제2제어신호를 발생하는 기록 테스트용 정당상 판정수단과, 상기 참조 데이타 및 참조되어질 상기 데이타는 상기 참조 레지스터와 상기 제1기록 테스트 레지스터로부터 각각 판독되어짐, 상기 제1 및 제2 제어 신호에 따라 상기 상태 선택 단자에 인가되어질 상태 선택 신호를 발생하는 상태 선택 수단을 구비한 기록 오동작 방지 회로.
  2. 제1항에 있어서, 회로 소자 각각은 모노리딕 반도체 집적 회로로서 구성되는 기록 오동작 방지 회로.
  3. 기록 오동작 방지회로와, 메모리 수단과, 소스 전압 검출 수단을 구비하며, 상기 메모리 수단은 이것의 두 상태중 한 상태를 선택하는데 사용된 상태 선택 단자를 포함하며, 상기 한 상태는 상기 메모리 수단으로부터 데이타가 기록 및 판독될 수 있는 활성 상태이며, 상기 다른 상태는 상기 메모리 수단에 기억된 데이타가 보유되어지는 비활성 상태이며, 상기 소스 전압 검출 수단은 소스 전압치를 검출하여 상기 검출된 전압치에 따라 상기 상태 선택 단자에 인가 되어질 제1제어 신호를 발생하는 메모리 장치로서, 소정의 참조 데이타가 사전 기억되어있는 참조 레지스터와, 데이타 버스를 통해 참조되어질 데이타를 수신하기 위해 데이타를 기록 및 판독할 수 있는 제1기록 테스트 레지스터와 상기 참조 데이타와 참조되어질 상기 데이타의 일치를 판정하여 상기 판정에 따라 제2 제어 신호를 발생시키는 정당성 판정 수단과, 상기 참조 데이타 및 참조되어질 상기 데이타는 상기 참조 레지스터 및 상기 제1기록 테스트 레지스터 각각으로부터 판독됨, 상기 제1제어 신호 및 상기 제2제어 신호에 따라 상기 칩 인에이블 단자에 인가되어질 상태 선택 신호를 발생시키는 상태 선택 수단을 구비하는 메모리 장치.
  4. 제3항에 있어서, 상기 데이타 버스를 통해 전달된 데이타를 기억하기 위해 데이타를 기록 및 판독할 수 있는 제2기록 테스트 레지스터를 또한 구비하며, 상기 정당성 판정 수단을 상기 제2기록 테스트 레지스터로부터 판독 출력된 데이타를 반전시켜 생성된 반전 데이타가 발전된 참조 데이타와 일치하는지를 판정하는 메모리 장치.
  5. 기록 오동작 방지 회로와, 메모리 수단과, 소스 전압 검출 수단을 구비하며, 상기 메모리 수단은 이것의 두 상태중 한 상태를 선택하는데 사용된 상태 선택 단자를 포함하며, 상기 한 상태는 상기 메모리 수단으로부터 데이타가 기록 및 판독될 수 있는 활성 상태이며, 상기 다른 상태는 상기 메모리 수단에 기억된 데이타가 보유되어지는 비 활성 상태이며, 상기 소스 전압 검출 수단은 소스 전압치를 검출하여 상기 검출된 전압치에 따라 상기 상태 선택단자에 인가되어질 제1제어 신호를 발생하는 메모리 장치로서, 데이타 버스를 통해 참조되어질 데이타를 수신하기 위해 데이타를 기록 및 판독할 수 있는 제1기록 테스트 레지스터와 상기 제1기록 테스트에 레지스터에 기억되어 참조되어질 상기 데이타를 디코딩하는 디코더와, 상기 제1제어신호와 제2제어 신호에 따라 상기 상태 선택 신호를 발생시키는 상태 선택 제어 수단을 구비하며, 상기 제2제어 신호는 참조될 상기 데이타의 디코드 결과로서 상기 디코더로부터 획득되는 메모리 장치.
  6. 기록 오동작 방지 회로와, 메모리 수단과, 소스 접압 검출 수단을 구비하며, 상기 메모리 수단은 이것의 두상태중 한 상태를 선택하는데 사용된 상태 선택 단자를 포함하며, 상기 한 상태는 상기 메모리 수단으로 부터 데이타가 기록 및 판독될 수 있는 활성 상태이며, 상기 다른 상태는 상기 메모리 수단에 기억된 데이타가 보유되어지는 비활성 상태이며, 상기 소스 전압 검출수단은 소스 전압치를 검출하여 상기 검출된 전압치에 따라 상기 상태 선택 단자에 인가되어질 제1제어 신호를 발생하는 메모리 장치로서, 데이타 버스를 통해 참조될 데이타를 수신하기 위해 데이타를 기록 및 판독할 수 있는 제1기록 테스트 레지스터와, 상기 제1기록 테스트 레지스터와 상기 제1제어 신호에 기억되어 참조되어질 상기 데이타를 수신하고 상기 수신된 데이타 및 신호를 분석하여 상기 상태 선택 단자에 인가되어질 상기 상태 선택 신호를 발생하는 디코더를 구비하는 메모리 장치.
  7. 제3,4,5또는 제6항에 있어서, 상기 메모리 수단은 모노리딕 반도체 집적 회로로서 형성되는 메모리 장치.
  8. 제7항에 있어서, 상기 모노리딕 반도체 집적 회로 및 다른 메모리 회로 소자는 IC카드형인 메모리 장치.
  9. 제3,4,5 또는 제6항에 있어서, 상기 메모리 장치를 구비한 각 소자는 모노리딕 반도체 집적 회로로서 형성되는 메모리 장치.
  10. 제9항에 있어서, 상기 모노리딕 반도체 집적 회로는 IC카드형인 메모리 장치.
  11. 기록 오동작 방지 회로를 구비한 데이타 처리 장치로서, 메모리 수단과 소스 전압 검출수단을 포함한 메모리 장치와, 소정의 참조 데이타가 사전 기억되어 있는 참조 레지스터와, 데이타 버스를 통해 참조되어질 데이타를 수신하기 위해 데이타를 기록 및 판독할 수 있는 제1기록 테스트 레지스터와, 마이크로 프로세서 수단을 갖는 제어블럭과, 상기 참조 데이타와 참조되어질 상기 데이타의 일치를 판정하여 상기 판정에 따라 제2제어 신호를 발생시키는 정당성 판정 수단과, 상기 제1 및 제2제어 신호에 따라 상기 칩 인에이블 단자에 인가되어질 상태 선택 신호를 발생시키는 상태 선택 수단을 구비하며, 상기 메모리 수단은 상기 메모리 수단의 두 상태중 한 상태를 선택하는데 사용된 상태 선택 단자가 제공되어 있으며, 상기 한 상태는 상기 메모리 수단으로부터 데이타를 판독하고 또한 기록할 수 있는 활성 상태이며, 상기 다른 상태는 상기 메모리 수단에 기억된 데이타를 보유하는 비활성 상태이며, 상기 소스 전압 검출 수단은 소스 전압치를 검출하여 상기 검출된 전압치에 따라 상기 상태 선택 단자에 인가되어질 제1제어 신호를 발생하며, 상기 참조 데이타와 참조되어질 상기 데이타는 상기 참조 레지스터 및 상기 제1기록 테스트 레지스터로부터 판독되어지는 데이타 처리 장치.
  12. 기록 오동작 방지 회로를 구비한 데이타 처리 장치로서, 메모리 수단과 소스 전압 검출 수단을 포함한 메모리 장치와, 데이타 버스를 통해 참조되어질 데이타를 수신하기 위해 데이타를 기록 및 판독할 수 있는 제1기록 테스트 레지스터와, 마이크로프로세서 수단을 갖는 제어 블럭과, 상기 제1기록 테스트 레지스터에 기록되어 참조되어질 상기 데이타를 디코딩하는 디코더와, 상기 제1 및 제2제어 신호에 따라 상기 칩 인에이블 단자에 인가되어질 상태 선택 신호를 발생시키는 상태 선택 수단을 구비하며, 상기 메모리 수단에는 상기 메모리 수단의 두 상태중한 상태를 선택하는데 사용된 상태 선택 단자가 제공되어 있으며, 상기 한 상태는 상기 메모리 수단으로부터 데이타를 판독하고 또한 기록할 수 있는 활성 상태이며, 상기 다른 상태는 상기 메모리 수단에 기억된 데이타를 보유하는 비활성 상태이며, 상기 소스 전압 검출수단은 소스 전압치를 검출하여 상기 검출된 전압치에 따라 상기 상태 선택 단자에 인가되어질 제1제어 신호를 발생하며, 상기 제2제어 신호를 참조될 상기 데이타의 디코드 결과로서 상기 디코더로부터 획득되는 데이타 처리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900020877A 1989-12-20 1990-12-18 기록 오동작 방지 회로 및 이를 구비한 메모리 장치 및 데이타 처리 장치 KR910012972A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP33060389 1989-12-20
JP330603 1989-12-20
JP29416290A JP3253296B2 (ja) 1989-12-20 1990-10-31 記憶装置及びデータ処理装置
JP294162 1990-10-31

Publications (1)

Publication Number Publication Date
KR910012972A true KR910012972A (ko) 1991-08-08

Family

ID=26559704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020877A KR910012972A (ko) 1989-12-20 1990-12-18 기록 오동작 방지 회로 및 이를 구비한 메모리 장치 및 데이타 처리 장치

Country Status (4)

Country Link
US (1) US5212694A (ko)
JP (1) JP3253296B2 (ko)
KR (1) KR910012972A (ko)
FR (1) FR2656127B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5377200A (en) * 1992-08-27 1994-12-27 Advanced Micro Devices, Inc. Power saving feature for components having built-in testing logic
JPH09212261A (ja) * 1996-01-31 1997-08-15 Hitachi Ltd 情報処理装置の電源制御システム
EP1712996A1 (en) * 2005-04-15 2006-10-18 STMicroelectronics S.r.l. Method and system for configuring registers in microcontrollers, related microcontroller and computer program product
US11967363B2 (en) * 2020-11-25 2024-04-23 Ap Memory Technology Corporation Display controller having a surge protection unit and display system thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3751649A (en) * 1971-05-17 1973-08-07 Marcrodata Co Memory system exerciser
US4332009A (en) * 1980-01-21 1982-05-25 Mostek Corporation Memory protection system
DD200110A1 (de) * 1981-08-04 1983-03-16 Frank Stiller Schaltungsanordnung zur auswertung des dateninhalts von fluechtigen halbleiterspeichern
US4701858A (en) * 1984-12-31 1987-10-20 Energy Optics Inc. Nonvolatile realtime clock calendar module
US4775857A (en) * 1985-05-17 1988-10-04 Honeywell Inc. On-line verification of video display generator
JPH0713879B2 (ja) * 1985-06-21 1995-02-15 三菱電機株式会社 半導体記憶装置
JPS62271031A (ja) * 1986-05-20 1987-11-25 Fujitsu Ltd 記憶デ−タ保護方式
DE3751002T2 (de) * 1986-10-20 1995-10-05 Nippon Telegraph & Telephone Halbleiterspeicher.
JPH02118474A (ja) * 1988-10-28 1990-05-02 Fujitsu Ltd 伝播遅延時間の試験装置
JPH02255925A (ja) * 1988-11-30 1990-10-16 Hitachi Ltd メモリテスト方法および装置

Also Published As

Publication number Publication date
FR2656127A1 (fr) 1991-06-21
US5212694A (en) 1993-05-18
FR2656127B1 (fr) 1994-01-21
JP3253296B2 (ja) 2002-02-04
JPH03232038A (ja) 1991-10-16

Similar Documents

Publication Publication Date Title
KR870000705A (ko) 반도체 기억 장치
KR920005798A (ko) 반도체 집적회로
KR890008850A (ko) 랜덤 억세스 메모리 유니트
KR970016620A (ko) 선택된 페일러에 대해 페일러 정보를 포착하는 집적 회로의 테스트하기 위한 방법 및 내장 자가 테스트 장치
KR920008598A (ko) 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템
KR970022842A (ko) 카드 및 그 처리장치
KR940022582A (ko) 병렬비트테스트모드내장 반도체 메모리
KR860003556A (ko) 인터럽트 제어 시스템
DE69426733T2 (de) Halbleiterspeichergerät mit Register zum Halten eines Prüfergebnissignals
KR910003677A (ko) 프로그래머블 반도체 메모리 장치
US6353565B2 (en) Semiconductor device, semiconductor memory device and test-mode entry method
KR940005697B1 (ko) 용장 메모리 셀을 갖는 반도체 메모리 장치
KR880013073A (ko) 메모리 시스템
KR900005328A (ko) 메모리카드(memory card)
KR900013621A (ko) 반도체장치
KR960012031A (ko) 반도체기억장치
KR910012972A (ko) 기록 오동작 방지 회로 및 이를 구비한 메모리 장치 및 데이타 처리 장치
KR880000859A (ko) 마이크로 프로세서
KR940022567A (ko) 반도체 집적회로
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
KR870001524A (ko) 마이크로 컴퓨우터를 사용하는 데이터처리 시스템
KR950006858A (ko) 반도체 기억회로
TW349226B (en) A test method of high speed memory devices in which limit conditions for the clock signals are defined
KR950006876A (ko) 롤콜 회로
KR950034262A (ko) 저 전력 소비 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid