KR910003677A - 프로그래머블 반도체 메모리 장치 - Google Patents

프로그래머블 반도체 메모리 장치 Download PDF

Info

Publication number
KR910003677A
KR910003677A KR1019900010466A KR900010466A KR910003677A KR 910003677 A KR910003677 A KR 910003677A KR 1019900010466 A KR1019900010466 A KR 1019900010466A KR 900010466 A KR900010466 A KR 900010466A KR 910003677 A KR910003677 A KR 910003677A
Authority
KR
South Korea
Prior art keywords
cell array
semiconductor memory
identification code
memory device
memory cell
Prior art date
Application number
KR1019900010466A
Other languages
English (en)
Other versions
KR930009542B1 (ko
Inventor
다까오 아가오끼
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR910003677A publication Critical patent/KR910003677A/ko
Application granted granted Critical
Publication of KR930009542B1 publication Critical patent/KR930009542B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

프로그래머블 반도체 메모리 장치.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 RWM의 제1실시예의 회로도.

Claims (17)

  1. 메모리 셀 어레이, 상기 메모리 셀 어레이에 접속된 복수의 비트라인, 번지신호에 응답하여 상기 비트라인중 하나에 접속되는 버스라인, 상기 버스라인에 접속되어 상기 메모리 셀 어레이로부터 데이터를 독출하는 데이터 감지회로 및 프로그래머블 반도체 메모리 장치를 석별하기 위한 식별 코우드를 기억하며, 상기 버스라인에 접속되어 상기 식별 코우드의 외부 독출이 가능한 수단으로 구성된 것이 특징인 프로그래머블 반도체 메모리 장치.
  2. 제1항에서, 상기 식별 코우드 기억수단이, 상기 비트라인과 상기 데이터 감지회로 간에 설치된 상기 버스라인에 접속된 것이 특징인 반도체 메모리 장치.
  3. 제1항에서, 상기 버스라인에 스페어 비트라인의 접속됨으로써, 상기 복수의 비트 라인중 결함있는 1비트라인이 상기 스페어 비트라인에 의해 치환되는 것이 특징인 반도체 메모리 장치.
  4. 제1항에서, 상기 식별 코우드가 독출되면 상기 메모리셀 어레이의 모든 워드라인들이 비활성 상태로 되는 것이 특징인 프로그램머블 반도체 메모리 장치.
  5. 제1항에서, 상기 식별코우드 기억수단이, 상기 버스라인에 각각 접속된 제1 및 제2트랜지스터로 구성돼 있고, 상기 제1트랜지스터는 제1임계전압을 갖고 있으며, 상기 제2트랜지스터가 제2임계전압을 갖으며, 상기 제1 및 제2트랜지스터에 게이트 전압이 공급되면, 상기 제1트랜지스터가 도통되고, 상기 제2트랜지스터가 비도통됨으로써, 각각 논리 “1”과“0”을 제공하는 것이 특징인 프로그래머블 반도체 메모리 장치.
  6. 제1항에서, 상기 식별 코우드 기억수단이 트랜지스터를 포함하며, 상기 트랜지스터는, 그의 드레인과 상기 버스라인간에 설치된 휴즈를 통해서 상기 드레인이 버스라인에 접속했는가의 여부에 따라서 논리 “1”과 논리 “0”을 판정하는 것이 특징인 프로그래머를 반도체 메모리 장치.
  7. 제1항에서, 상기 식별 코우드 기억수단이 상기 데이터 감지회로내에 설치된 것이 특징인 프로그래머블 반도체 메모리장치.
  8. 제1항에서, 상기 식별 코우드 기억수단이 상기 출력 버퍼 회로내에 설치된 것이 특징인 프로그래머블 반도체 메모리 장치.
  9. 메모리 셀 어레이, 상기 메모리 셀 어레이에 접속된 복수의 비트라인, 번지신호에 응답하여 상기 비트라인중 하나에 접속되는 버스라인. 상기 버스라인에 접속되어 상기 메모리 셀 어레이로부터 데이터를 독출하는 데이터 감지회로, 프로그래머블 반도체 메모리장치를 식별하기 위한 식별 코우드를 기억하며, 상기 버스라인에 접속되어 상기 식별코우드의 외부독출이 가능한 수단 및 상기 데이터 감지회로에 접속돼 있고, 상기 메모리 셀 어레이로부터 상기 식별 코우드가 독출됐음을 나타내는 사인신호를 수신하고, 데이터 감지회로의 출력과는 무 관하게 식별코우드를 생성하는 개폐수단으로 구성된 것을 특징으로 하는 프로그래머블 반도 체 메모리 장치.
  10. 제9항에서, 상기 개폐수단이, 풀업 트랜지스터의 게이트를 제어하여, 상기 데이터 감지회로 부터의 데이터의 출력, 또는 상기 식별 코우드의 출력여부를 결정하는 것이 특징인 프로그래머블 반도체 메모리 장치.
  11. 스페어 메모리 셀 어레이 블록, 상기 메모리 셀 어레이 블록으로부터 데이터를 독출하는 데이터 감지회로, 상기 메모리 셀 어레이 블록과 상기 스페어 메모리셀 어레이 블록 양자의 출력단에 접속된 버스라인, 프로그래머블 반도체 메모리 장치를 식별하기 위한 식별 코우드를 기억하며, 상기 버스라인에 접속되어 상기 식별 코우드의 외부독출이 가능한 수단 및 상기 메모리 셀 어레이 블록과 상기 버스라인사이와, 그리고 상기 스페어 메모리 셀어레이 블록과 상기 버스라인 사이에 설치돼 있는, 개폐수단으로 구성돼 있고, 상기 메모리 셀 어레이 블록이 결함있는 것일 경우. 상기 스페어 메모리 셀 어레이 블록이 상기 버스라인에 접속되는 것이특징인 프로그램머블 반도체 메모리 장치.
  12. 제11항에서, 상기 메모리 셀 어레이 블록이 단일 비트라인을 갖는 것이 특징인 프로그래머블 반도체 메모리 장치.
  13. 제11항에서, 상기 시별 코우드 기억 수단이, 상기 버스라인과 상기 데이터 감지회로 간에 설치된 것이 특징인 프로그래머블 반도체 메모리 장치.
  14. 제11항에서, 상기 버스라인에 스페어비트 라인에 접속됨으로써, 상기 복수의 비트 라인중 결함있는 1비트라인이 상기 스페어 비트라인에 의해 치환되는 것이 특징인 반도체 메모리 장치.
  15. 제11항에서, 상기 식별 코우드가 독출되면, 상기 메모리 셀 어레이블록의 모든 워드라인들이 비활성 상태로 되는 것이 특징인 프로그래머블 반도체 메모리장치.
  16. 제11항에서, 상기 식별코우드 기억수단이, 상기 버스라인에 각각 접속된 제1 및 제2트랜지 스터로 구성돼있고, 상기 제1트랜지스터는 제1임계전압을 갖고, 있으며 상기 제2트랜지스터가 제2임계전압을 갖으며, 상기 제1 및 제2트랜지스터에 게이트 전압이 공급되면, 상기 제1 트랜지스터가 도통되고 상기 제2트랜지스터가 비도통됨으로써, 각가 논리 “1”과“0”을 제공하는 것이 특징인 프로그래머를 반도체 메모리 장치.
  17. 제11항에서, 상기 식별코우드 기억수단이, 트랜지스터를 포함하며, 상기 트랜지스터는, 그의 드레인과 상기 버스라인간에 설치된 휴즈를 통해서 상기 드레인이 상기 버스라인에 접속 됐는가의 여부에 따라서 논리 “1”과 논리 “0”을 판정하는 것이 특징인 프로그래머블 반 도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900010466A 1989-07-11 1990-07-11 프로그래머블 반도체 메모리 장치 KR930009542B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17830489A JP2582439B2 (ja) 1989-07-11 1989-07-11 書き込み可能な半導体記憶装置
JP1-178304 1989-07-11
JP89-178304 1989-07-11

Publications (2)

Publication Number Publication Date
KR910003677A true KR910003677A (ko) 1991-02-28
KR930009542B1 KR930009542B1 (ko) 1993-10-06

Family

ID=16046133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900010466A KR930009542B1 (ko) 1989-07-11 1990-07-11 프로그래머블 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US4998223A (ko)
EP (1) EP0408002B1 (ko)
JP (1) JP2582439B2 (ko)
KR (1) KR930009542B1 (ko)
DE (1) DE69029013T2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680353A (en) * 1988-09-14 1997-10-21 Sgs-Thomson Microelectronics, S.A. EPROM memory with internal signature concerning, in particular, the programming mode
JP2547633B2 (ja) * 1989-05-09 1996-10-23 三菱電機株式会社 半導体記憶装置
US5289417A (en) * 1989-05-09 1994-02-22 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device with redundancy circuit
US5343406A (en) * 1989-07-28 1994-08-30 Xilinx, Inc. Distributed memory architecture for a configurable logic array and method for using distributed memory
JPH03241598A (ja) * 1990-02-19 1991-10-28 Fujitsu Ltd シグネチャー回路
JPH043399A (ja) * 1990-04-19 1992-01-08 Sharp Corp 半導体記憶装置
US5204841A (en) * 1990-07-27 1993-04-20 International Business Machines Corporation Virtual multi-port RAM
US5793667A (en) * 1990-09-19 1998-08-11 The United States Of America As Represented By The Secretary Of The Navy Sense amplifier control system for ferroelectric memories
JPH04132089A (ja) * 1990-09-20 1992-05-06 Nec Ic Microcomput Syst Ltd 識別コード内蔵ｅｐｒｏｍ
JP2724046B2 (ja) * 1991-02-07 1998-03-09 富士写真フイルム株式会社 Ｉｃメモリカードシステム
US5197029A (en) * 1991-02-07 1993-03-23 Texas Instruments Incorporated Common-line connection for integrated memory array
JP3128362B2 (ja) * 1992-12-04 2001-01-29 富士通株式会社 半導体装置
JPH0785685A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体装置
JPH07272499A (ja) * 1994-03-30 1995-10-20 Mitsubishi Electric Corp 半導体記憶装置
US5499211A (en) * 1995-03-13 1996-03-12 International Business Machines Corporation Bit-line precharge current limiter for CMOS dynamic memories
JP3531891B2 (ja) * 1996-01-26 2004-05-31 シャープ株式会社 半導体記憶装置
US6188239B1 (en) * 1996-08-12 2001-02-13 Micron Technology, Inc. Semiconductor programmable test arrangement such as an antifuse to ID circuit having common access switches and/or common programming switches
US5976917A (en) 1998-01-29 1999-11-02 Micron Technology, Inc. Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
US6609169B1 (en) 1999-06-14 2003-08-19 Jay Powell Solid-state audio-video playback system
JP4645837B2 (ja) * 2005-10-31 2011-03-09 日本電気株式会社 メモリダンプ方法、コンピュータシステム、およびプログラム
JP4704229B2 (ja) * 2006-02-02 2011-06-15 日本無線株式会社 受信装置
JP4745072B2 (ja) * 2006-02-02 2011-08-10 日本無線株式会社 受信装置
US20110099423A1 (en) * 2009-10-27 2011-04-28 Chih-Ang Chen Unified Boot Code with Signature
KR102532528B1 (ko) * 2016-04-07 2023-05-17 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4055802A (en) * 1976-08-12 1977-10-25 Bell Telephone Laboratories, Incorporated Electrical identification of multiply configurable circuit array
CA1158775A (en) * 1980-06-04 1983-12-13 Thomas L. Phinney Computer annotation system
JPS59146498A (ja) * 1983-02-10 1984-08-22 Fujitsu Ltd 半導体記憶装置
US4622653A (en) * 1984-10-29 1986-11-11 Texas Instruments Incorporated Block associative memory
US4667313A (en) * 1985-01-22 1987-05-19 Texas Instruments Incorporated Serially accessed semiconductor memory with tapped shift register
US4744062A (en) * 1985-04-23 1988-05-10 Hitachi, Ltd. Semiconductor integrated circuit with nonvolatile memory
JPS61258399A (ja) * 1985-05-11 1986-11-15 Fujitsu Ltd 半導体集積回路装置
JPS62217498A (ja) * 1986-03-06 1987-09-24 Fujitsu Ltd 半導体記憶装置
JP2559028B2 (ja) * 1986-03-20 1996-11-27 富士通株式会社 半導体記憶装置
US4789967A (en) * 1986-09-16 1988-12-06 Advanced Micro Devices, Inc. Random access memory device with block reset
JPH0632213B2 (ja) * 1987-02-26 1994-04-27 日本電気株式会社 半導体メモリ
JPH01109599A (ja) * 1987-10-22 1989-04-26 Nec Corp 書込み・消去可能な半導体記憶装置

Also Published As

Publication number Publication date
EP0408002A2 (en) 1991-01-16
JP2582439B2 (ja) 1997-02-19
DE69029013D1 (de) 1996-12-05
DE69029013T2 (de) 1997-05-28
EP0408002B1 (en) 1996-10-30
US4998223A (en) 1991-03-05
EP0408002A3 (en) 1992-06-03
KR930009542B1 (ko) 1993-10-06
JPH0344899A (ja) 1991-02-26

Similar Documents

Publication Publication Date Title
KR910003677A (ko) 프로그래머블 반도체 메모리 장치
KR930013994A (ko) 플래시 eeprom메모리와 함께 사용된 프로그래밍 회로의 상태를 결정하는 장치
KR890002890A (ko) 부정방지장치로 이루어진 메모리를 가진 집적회로
KR920704302A (ko) 반도체 기억장치
US5157634A (en) Dram having extended refresh time
KR960038619A (ko) 판독전용 메모리
KR880003328A (ko) 반도체 메모리장치
KR870009395A (ko) 불휘발성 메모리 회로
KR950020749A (ko) 반도체 불휘발성 기억장치
KR940018871A (ko) 어드레스 천이 검출 회로를 구비한 비휘발성 반도체 메모리
KR940005697B1 (ko) 용장 메모리 셀을 갖는 반도체 메모리 장치
KR960012031A (ko) 반도체기억장치
KR950025777A (ko) 반도체메모리장치
KR870002589A (ko) 센스증폭기와 프로그래밍회로 각각에 독립으로 칼럼 트랜스퍼 게이트 트랜지스터 그롤을 갖게한 반도체 기억장치
KR970017690A (ko) 과전류를 방지하기 위한 번-인 단축회로를 내장한 반도체 메모리 장치
KR880014574A (ko) 기준 셋팅회로
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR880008341A (ko) 특수 모드용 prom 셀들이 있는 반도체장치
KR850004856A (ko) 프로그래머블 반도체 메모리장치
KR860006875A (ko) 반도체 장치
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
US5239207A (en) Semiconductor integrated circuit
KR870007511A (ko) 데이타 판독회로
JP2738782B2 (ja) 半導体集積回路
KR960009202A (ko) 복사 방지 기능을 갖는 반도체 집적회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090925

Year of fee payment: 17

EXPY Expiration of term