KR880008341A - 특수 모드용 prom 셀들이 있는 반도체장치 - Google Patents

특수 모드용 prom 셀들이 있는 반도체장치 Download PDF

Info

Publication number
KR880008341A
KR880008341A KR870014436A KR870014436A KR880008341A KR 880008341 A KR880008341 A KR 880008341A KR 870014436 A KR870014436 A KR 870014436A KR 870014436 A KR870014436 A KR 870014436A KR 880008341 A KR880008341 A KR 880008341A
Authority
KR
South Korea
Prior art keywords
semiconductor device
prom
special mode
terminals
mode
Prior art date
Application number
KR870014436A
Other languages
English (en)
Other versions
KR910005033B1 (ko
Inventor
아쑤시 다께우찌
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR880008341A publication Critical patent/KR880008341A/ko
Application granted granted Critical
Publication of KR910005033B1 publication Critical patent/KR910005033B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

특수 모드용 PROM 셀들이 있는 반도체장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 반도체장의 일 실시예의 회로도,
제5도는 특수 모드의 일예가 가져가는 EPRM을 설명하는 블록 회로도,
제6도는 제5도에 도시한 EPROM의 특수 모드를 설명한 회로도.

Claims (11)

  1. 반도체장치에 있어서, 정상 모드 및 특수 모드 하에서 동작하고 있는 내부 회로와, 단자들과, PROM과, 상기 단자들의 전위에 따라서 상기 PROM을 프로그램하기 위하여 상기 단자들 및 상기 PROM에 동작적으로 연결되어 있는 프로그램 회로와. 상기 PROM의 내용들을 판별하고 거기서부터 상기 특수 모드를 지정하는 제어신호를 출력하기 위하여 상기 PROM에 동작적으로 연결되어 있는 판별회로 등으로 이루어져있고,여기에서 상기 내부 회로가 상기 제어신호에 응하여 상기 정상 모드로부터 상기 특수 모드로 가져가는 반도체장치.
  2. 청구범위 제1항에 있어서, 상기 단자들이 입력단자들 또는 출력단자들로서 상기 내부회로에 동작적으로 연결되어 있는 반도체장치.
  3. 청구범위 제1항에 있어서, 상기 PROM은 2비트 셀 구조를 포함하고, 상기 변별회로는 상기 2비트 데이타 사이의 불일치를 판별하여 상기 제어신호를 출력하는 반도체장치.
  4. 청구범위 제1항에 있어서, 상기 PROM은 EPROM(erasable programable read only memory)셀들을 포함하는 반도체장치.
  5. 청구범위 제1항에 있어서, 상기 PROM은 전기교류 ROM 셀들을 포함하는 반도체장치.
  6. 청구범위 제1항에 있어서, 상기 PROM이 휴즈 ROM 셀들을 포함하는 반도체장치.
  7. 청구범위 제1항에 있어서, 상기 특수 모드가 다수의 여러 모드를 포함하는 반도체장치.
  8. 청구범위 제1항에 있어서, 상기 특수 모드가 상기 내부회로의 테스트 모드를 포함하는 반도체장치.
  9. 청구범위 제1항에 있어서, 용기 내부회로가 다수의 워어드 라인을 지닌 메모리장치를 포함하고, 상기 특수 모드 동안에 모든 워어드 라인들이 선택되는 반도체장치.
  10. 청구범위 제1항에 있어서, 상기 내부회로가 다수의 비트 라인을 지닌 메모리장치를 포함하고, 상기 특수 모드 동안에 모든 비트 라인들이 선택되는 반도체장치.
  11. 청구범위 제1항에 있어서, 상기 PROM이 첫번째 메모리 셀 및 두번째 메모리 셀을 포함하고, 상기 첫번째 메모리 셀이 프로그램 될때 상기 내부회로가 상기 정상 모드로부터 상기 특수 모드로 가져가고, 상기 두번째 메모리 셀이 프로그램 될때 상기 내부회로가 상기 특수 모드로부터 상기 정상 모드로 가져가는 반도체 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870014436A 1986-12-20 1987-12-17 특수모드용 prom셀들을 갖는 반도체장치 KR910005033B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61302811A JPH0752217B2 (ja) 1986-12-20 1986-12-20 半導体装置
JP?61-302811 1986-12-20
JP86302811 1986-12-20

Publications (2)

Publication Number Publication Date
KR880008341A true KR880008341A (ko) 1988-08-30
KR910005033B1 KR910005033B1 (ko) 1991-07-22

Family

ID=17913385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870014436A KR910005033B1 (ko) 1986-12-20 1987-12-17 특수모드용 prom셀들을 갖는 반도체장치

Country Status (5)

Country Link
US (1) US4965768A (ko)
EP (1) EP0272848B1 (ko)
JP (1) JPH0752217B2 (ko)
KR (1) KR910005033B1 (ko)
DE (1) DE3786768T2 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0670776B2 (ja) * 1990-02-23 1994-09-07 株式会社東芝 半導体集積回路
US5072137A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with a clocked access code for test mode entry
US5072138A (en) * 1990-08-17 1991-12-10 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with sequential clocked access codes for test mode entry
US5155704A (en) * 1990-10-16 1992-10-13 Micron Technology, Inc. Memory integrated circuit test mode switching
JP3282188B2 (ja) * 1991-06-27 2002-05-13 日本電気株式会社 半導体メモリ装置
US5497475A (en) * 1993-02-05 1996-03-05 National Semiconductor Corporation Configurable integrated circuit having true and shadow EPROM registers
JPH06243677A (ja) * 1993-02-19 1994-09-02 Hitachi Ltd 半導体記憶装置とメモリ装置及びその品種設定方法
JPH06274656A (ja) * 1993-03-20 1994-09-30 Hitachi Ltd マイクロコンピュータ
DE19819265C1 (de) * 1998-04-30 1999-08-19 Micronas Intermetall Gmbh Verfahren zum Parametrieren einer integrierten Schaltungsanordnung und integrierte Schaltungsanordnung hierfür
KR20020006488A (ko) * 2000-07-12 2002-01-19 윌리엄 비. 켐플러 퓨즈 회로
CN110927562B (zh) * 2019-12-19 2022-08-05 西安紫光国芯半导体有限公司 一种兼容老化测试的方法及其芯片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4301535A (en) * 1979-07-02 1981-11-17 Mostek Corporation Programmable read only memory integrated circuit with bit-check and deprogramming modes and methods for programming and testing said circuit
US4380805A (en) * 1980-09-08 1983-04-19 Mostek Corporation Tape burn-in circuit
GB2094086B (en) * 1981-03-03 1985-08-14 Tokyo Shibaura Electric Co Non-volatile semiconductor memory system
JPS5885995A (ja) * 1981-11-18 1983-05-23 Nec Corp 記憶装置
DE3232215A1 (de) * 1982-08-30 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte digitale halbleiterschaltung
JPS59121699A (ja) * 1982-12-28 1984-07-13 Toshiba Corp 冗長性回路変更装置
US4658380A (en) * 1986-02-28 1987-04-14 Ncr Corporation CMOS memory margining control circuit for a nonvolatile memory

Also Published As

Publication number Publication date
KR910005033B1 (ko) 1991-07-22
DE3786768D1 (de) 1993-09-02
US4965768A (en) 1990-10-23
DE3786768T2 (de) 1993-11-18
JPH0752217B2 (ja) 1995-06-05
EP0272848A2 (en) 1988-06-29
EP0272848A3 (en) 1990-04-18
JPS63157077A (ja) 1988-06-30
EP0272848B1 (en) 1993-07-28

Similar Documents

Publication Publication Date Title
KR910000738B1 (ko) 동작 테스트실행에 적합한 반도체 집적회로
KR850000793A (ko) 반도체(rom)
KR860002148A (ko) 반도체 집적회로 장치
KR870003507A (ko) 집적회로 메모리 시스템
KR870007520A (ko) 여유회로부를 갖춘 반도체 메모리장치
KR880013168A (ko) 반도체 기억장치
KR890008851A (ko) 전기적으로 프로그래밍 가능한 메모리셀의 테스트 방법 및 그 집적회로
KR880013323A (ko) 프로그램가능 논리어레이용 안전 휴즈회로 및 프로그래밍 보장방법
KR900015169A (ko) 불량메모리셀 존재를 표시하는 정보를 갖는 반도체 메모리장치
KR840008073A (ko) 반도체 기억장치
KR880000974A (ko) 휴즈회로와 그 내의 휴즈상태를 검출하는 검출회로를 갖는 반도체장치
KR870009383A (ko) 여분의 회로부를 가지는 반도체 메모리 소자
KR870009397A (ko) 불휘발성 반도체기억장치
KR880014482A (ko) 반도체 집적회로 장치
KR880008341A (ko) 특수 모드용 prom 셀들이 있는 반도체장치
KR870009384A (ko) 반도체 기억 장치
KR890007295A (ko) 파워다운 모드를 갖는 반도체 집적회로 장치
KR930006736A (ko) 반도체 기억장치
KR880009304A (ko) Eprom내장 마이크로 컴퓨터
KR920022307A (ko) 판독 전용 반도체 메모리 장치
KR910001771A (ko) 반도체 메모리 장치
KR860009422A (ko) 기억회로
KR880004376A (ko) 반도체 기억장치
KR910007276A (ko) 직접회로소자용 테스트 회로와 집적회로의 테스트중 구성 비트를 프로그래밍하는 방법
US4646269A (en) Multiple programmable initialize words in a programmable read only memory

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030708

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee