KR890007295A - 파워다운 모드를 갖는 반도체 집적회로 장치 - Google Patents

파워다운 모드를 갖는 반도체 집적회로 장치 Download PDF

Info

Publication number
KR890007295A
KR890007295A KR1019880013136A KR880013136A KR890007295A KR 890007295 A KR890007295 A KR 890007295A KR 1019880013136 A KR1019880013136 A KR 1019880013136A KR 880013136 A KR880013136 A KR 880013136A KR 890007295 A KR890007295 A KR 890007295A
Authority
KR
South Korea
Prior art keywords
signal
terminal
chip
integrated circuit
semiconductor integrated
Prior art date
Application number
KR1019880013136A
Other languages
English (en)
Other versions
KR910007437B1 (ko
Inventor
기요요시 이다노
고오지 심바야시
Original Assignee
야마모도 다꾸마
후지쓰 가부시끼가이샤
나까노 히로유끼
후지쓰 브이엘레스아이 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지쓰 가부시끼가이샤, 나까노 히로유끼, 후지쓰 브이엘레스아이 가부시끼가이샤 filed Critical 야마모도 다꾸마
Publication of KR890007295A publication Critical patent/KR890007295A/ko
Application granted granted Critical
Publication of KR910007437B1 publication Critical patent/KR910007437B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

파워다운 모드를 갖는 반도체 집적회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 제 1실시예의 반도체 집적회로장치를 설명하는 시스템 블록도.
제2도는 제1도에 표시된 반도체 집적회로장치의 입출력버퍼의 실시예를 설명하는 회로도.
제3A도 및 3B도는 제2도에 표시된 입출력 버퍼의 불휘발성 메모리의 실시예를 각각 설명하는 회로도.

Claims (13)

  1. 입력신호를 수신하고 출력신호를 출력하기 위한 다수의 단자; 상기 단자로부터 입력신호를 수신하며 상기 단자로 출력신호를 출력하며, 칩 인에이블 신호에 의해 동작가능상태로 되며 칩 디스에이블 신호에 의해 동작불능상태로 되는 내부회로; 반도체 집적회로장치의 파워다운 모드를 명령할때 제 1논리레벨을 갖는 제어신호를 수신하기 위한 칩 인에이블 제어단자로 상기 단자중에서 선택된 적어도 하나를 지정하는 핀 선택신호를 기억하기 위한 불휘발성 메모리 ; 및 상기 단자와 상기 불휘발성 메모리에 연결되며 핀선택신호와 제어신호 응답하여 칩 인에이블 신호와 칩디스에이블신호를 제어신호 발생하기 위한 버퍼부로 구성되며, 상기 버퍼부는 선택된 일단자에 수신된 제어신호가 제2 논리레벨을 가질때 칩 인에이블 신호를 발생하고 선택된 일단자에 수신된 제어신호가 제1 논리레벨을 가질때는 칩 디스에이블 신호를 발생하여 반도체 집적회로장치의 동작을 파워다운 모드로 설정하는 것을 특징으로 하는 반도체 집적회로 장치.
  2. 제1항에 있어서, 상기 선택된 일단자는 입력단자이고, 상기 버퍼부는 칩 인에이블 신호가 발생될때 상기 선택된 일단자에 수신된 신호를 상기 내부회로에 통과시키고, 칩 디스 에이블 신호가 발생될때에는 상기 선택된 일단자에 수신된 신호를 상기 내부회로에 통과시키고, 칩 디스 에이블 신호가 발생될때에는 상기 선택된 일단자에 수신된 신호가 상기 내부회로에 공급되는 것을 금지하는 논리회로를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  3. 제2항에 있어서, 상기 버퍼부는 칩 인에이블 신호가 발생될때 칩 인에이블 신호 또는 칩 디스에이블 신호로서 상기 선택된 일단자에 수신된 신호를 상기 내부회로에 통과시키며, 상기 칩 디스에이블 신호는 칩 인에이블 신호 반전신호인 것을 특징으로 하는 반도체 집적회로 장치.
  4. 제1항에 있어서, 상기 선택된 일단자는 입/출력단자 이며, 상기 버퍼부는 칩 인에이블 신호가 발생될때 상기 선택된 일단자에 수신된 신호를 상기 내부회로에 통과시키고 상기 내부회로로부터 수신된 신호를 상기 선택된 일단자에 통과시키며 칩 디스에이블 신호가 발생될때 상기 선택된 일단자에 수신된 신호가 상기 내부회로에 공급되는 것을 금지하고 상기 내부회로로부터 수신된 신호가 상기 선택된 일단자에 공급되는 것을 금지하기 위한 논리회로를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  5. 제4항에 있어서, 상기 버퍼부는 칩 인에이블 신호가 발생될때 칩 인에이블 신호 또는 칩 디스에이블 신호로서 상기 선택된 일단자에 수신된 신호를 상기 내부회로에 통과시키며, 상기 칩 디스에이블 신호는 칩 인에이블신호의 반전신호인 것을 특징으로 하는 반도체 집적회로 장치.
  6. 제1항에 있어서, 상기 버퍼부는 반도체 집적회로장치에 정논리 또는 부논리부가 사용되는지를 결정하기 위한 논리 회로를 구비하며, 상기 논리회로는 사용될 논리를 결정하는 극성신호를 기억하기 위한 불휘발성 메모리를 갖는 것을 특징으로하는 반도체 집적회로 장치.
  7. 제1항에 있어서, 상기 내부회로는 프로그램 가능한 논리장치를 포함하는 것을 특징으로 하는 반도체 집적회로 장치.
  8. 제1항에 있어서, 상기 불휘발성 메모리는 상기 단자로부터 모든 입력단자에 대하여 구비되며, 적어도 일 불회발성 메모리는 반도체 집적회로 장치의 파워다운 모드를 명령할때 제 1논리레벨를 제어 신호를 수신하기 위한 칩 인에이블 제어단자로서 갖는 상기 입력단자중 선택된 일단자를 지정하는 핀선택신호를 기억하는 것을 특징으로 하는 반도체 집적회로 장치.
  9. 제8항에 있어서, 상기 버퍼부는 핀선택신호에 의해 지정된 적어도 일선택 입력단자가 제 1논리레벨을 갖는 제어신호를 수신할때 칩 디스에이블 신호를 발생하는 것을 특징으로 하는 반도체 집적회로 장치.
  10. 제1항에 있어서, 상기 불휘발성 메모리는 상기 단자로부터 모든 입/출력단자에 대하여 구비되며, 적어도 일 불휘발성 메모리는 반도체 집적회로 장치의 파워다운 모드를 명령할때 제 1논리레벨을 갖는 제어신호를 수신하기 위한 칩 인에이블 제어단자로서 상기 입/출력단자중 선택된 일 단자를 지정하는 핀선택 신호를 기억하는 것을 특징으로 하는 반도체 집적회로 장치.
  11. 제10항에 있어서, 상기 버퍼부는 핀선택신호에 의해 지정된 적어도 일선택 입/출력단자가 제 1논리레벨을 갖는 제어신호를 수신할 때 칩 기스에이블 신호를 발생하는 것을 특징으로 하는 반도체 집적회로 장치.
  12. 제1항에 있어서, 상기 불휘발성 메모리는 상기 단자로부터 모든 입력단자와 모든 입/출력단자에 대하여 구비되며 적어도 일 불휘발성 메모리는 반도체 집적회로 장치의 파워다운 모드를 명령할때 제1 논리레벨를 갖는 제어신호를 수신하기 위한 칩 인에이블 저단자로서 상기 입력단자와 상기 입/출력단자중 선택된 일단자를 지정하는 핀선택신호를 기억하는 것을 특징으로하는 반도체 집적회로 장치.
  13. 제12항에 있어서, 상기 버퍼부는 핀선택신호에 의해 지정된 적어도 일선택입력 또는 입/출력단자가 제일논리레벨을 갖는 제어신호를 수신할때 칩 디스에이블 신호를 발생하는 것을 특징으로 하는 반도체 집적회로 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880013136A 1987-10-09 1988-10-08 파워 다운모드를 갖는 반도체 집적회로 장치 KR910007437B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62253791A JPH0197016A (ja) 1987-10-09 1987-10-09 半導体集積回路装置
JP62-253791 1987-10-09
JP87-253791 1987-10-09

Publications (2)

Publication Number Publication Date
KR890007295A true KR890007295A (ko) 1989-06-19
KR910007437B1 KR910007437B1 (ko) 1991-09-26

Family

ID=17256198

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880013136A KR910007437B1 (ko) 1987-10-09 1988-10-08 파워 다운모드를 갖는 반도체 집적회로 장치

Country Status (5)

Country Link
US (1) US4906862A (ko)
EP (1) EP0311088B1 (ko)
JP (1) JPH0197016A (ko)
KR (1) KR910007437B1 (ko)
DE (1) DE3879352T2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE110865T1 (de) * 1989-06-30 1994-09-15 Siemens Ag Integrierte schaltungsanordnung.
US5128558A (en) * 1989-10-18 1992-07-07 Texas Instruments Incorporated High speed, low power consumption voltage switching circuit for logic arrays
US5111079A (en) * 1990-06-29 1992-05-05 Sgs-Thomson Microelectronics, Inc. Power reduction circuit for programmable logic device
US5349586A (en) * 1990-10-17 1994-09-20 Nec Corporation Stand by control circuit
US5197034A (en) * 1991-05-10 1993-03-23 Intel Corporation Floating gate non-volatile memory with deep power down and write lock-out
US5347181A (en) * 1992-04-29 1994-09-13 Motorola, Inc. Interface control logic for embedding a microprocessor in a gate array
US5300831A (en) * 1992-09-04 1994-04-05 Pham Dac C Logic macro and protocol for reduced power consumption during idle state
WO1995004402A1 (en) * 1993-08-03 1995-02-09 Xilinx, Inc. Microprocessor-based fpga
US5436579A (en) * 1993-09-07 1995-07-25 Advanced Micro Devices, Inc. Input transition detection circuit for zero-power part
US6195755B1 (en) * 1994-08-09 2001-02-27 Larry D. Webster Nonvolatile power management apparatus for integrated circuit application
JP3272914B2 (ja) * 1995-08-31 2002-04-08 富士通株式会社 同期型半導体装置
US5842028A (en) * 1995-10-16 1998-11-24 Texas Instruments Incorporated Method for waking up an integrated circuit from low power mode
US5787096A (en) * 1996-04-23 1998-07-28 Micron Technology, Inc. Circuit and method for testing an integrated circuit
US5727001A (en) * 1996-08-14 1998-03-10 Micron Technology, Inc. Circuit and method for testing an integrated circuit
US5754559A (en) * 1996-08-26 1998-05-19 Micron Technology, Inc. Method and apparatus for testing integrated circuits
JP3465493B2 (ja) * 1996-09-26 2003-11-10 ヤマハ株式会社 半導体集積回路
DE19832994C2 (de) 1998-07-22 2003-02-13 Infineon Technologies Ag Ferroelektrische Speicheranordnung
DE19944248C2 (de) 1999-09-15 2002-04-11 Infineon Technologies Ag Inputbuffer einer integrierten Halbleiterschaltung
US6909659B2 (en) 2001-08-30 2005-06-21 Micron Technology, Inc. Zero power chip standby mode
ITMI20041038A1 (it) * 2004-05-25 2004-08-25 St Microelectronics Srl Dispositivo di memoria soncrono a ridotto consumo di potenza
JP4662431B2 (ja) * 2004-07-30 2011-03-30 富士通セミコンダクター株式会社 差動入力回路の論理表記ライブラリ
US8218391B2 (en) 2010-07-01 2012-07-10 Arm Limited Power control of an integrated circuit memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111180A (en) * 1980-02-06 1981-09-02 Toshiba Corp Semiconductor device
JPS6021628A (ja) * 1983-07-15 1985-02-04 Ricoh Co Ltd プログラマブルロジツクアレイ
US4612459A (en) * 1984-05-31 1986-09-16 Rca Corporation Programmable buffer selectively settable to operate in different modes
JPS61105795A (ja) * 1984-10-29 1986-05-23 Nec Corp メモリ回路
US4719598A (en) * 1985-05-31 1988-01-12 Harris Corporation Bit addressable programming arrangement
JPH0778993B2 (ja) * 1985-11-05 1995-08-23 株式会社日立製作所 半導体メモリ
US4801820A (en) * 1986-05-02 1989-01-31 Motorola, Inc. LSI array having power down capability
JP2554475B2 (ja) * 1986-09-11 1996-11-13 株式会社リコー プログラマブル・ロジツク・デバイス
US4761570A (en) * 1987-02-12 1988-08-02 Harris Corporation Programmable logic device with programmable signal inhibition and inversion means
US4783606A (en) * 1987-04-14 1988-11-08 Erich Goetting Programming circuit for programmable logic array I/O cell
US4835414A (en) * 1988-03-14 1989-05-30 Advanced Micro Devices, Inc. Flexible, reconfigurable terminal pin

Also Published As

Publication number Publication date
DE3879352T2 (de) 1993-06-24
EP0311088B1 (en) 1993-03-17
KR910007437B1 (ko) 1991-09-26
JPH0527285B2 (ko) 1993-04-20
DE3879352D1 (de) 1993-04-22
JPH0197016A (ja) 1989-04-14
EP0311088A2 (en) 1989-04-12
EP0311088A3 (en) 1990-06-13
US4906862A (en) 1990-03-06

Similar Documents

Publication Publication Date Title
KR890007295A (ko) 파워다운 모드를 갖는 반도체 집적회로 장치
KR920006991A (ko) 반도체메모리 장치의 고전압발생회로
KR850000793A (ko) 반도체(rom)
KR890016574A (ko) 전기적으로 프로그램 가능한 메모리
KR880011801A (ko) 반도체 기억장치
KR20000027295A (ko) 드레인 전압 펌핑 회로
KR900005444A (ko) 속기 기능을 지닌 반도체 메모리 장치
KR850002911A (ko) 단일칩 마이크로 컴퓨터
KR850000125A (ko) Mos 기억장치
KR880013168A (ko) 반도체 기억장치
KR880000974A (ko) 휴즈회로와 그 내의 휴즈상태를 검출하는 검출회로를 갖는 반도체장치
KR850002637A (ko) 반도체 기억장치
KR850003044A (ko) 반도체 기억장치 및 그것을 사용한 시스템
KR910007276A (ko) 직접회로소자용 테스트 회로와 집적회로의 테스트중 구성 비트를 프로그래밍하는 방법
KR910015999A (ko) 반도체 메모리장치
EP0331113A3 (en) Semiconductor memory device
KR910008730A (ko) 반도체 기억장치
KR880008336A (ko) 반도체 집적회로 장치
KR850001570A (ko) 마이크로 프로셋서(microprocessor) 및 그것을 사용한 정보처리 장치
KR880008341A (ko) 특수 모드용 prom 셀들이 있는 반도체장치
KR890017702A (ko) 반도체메모리
US4581549A (en) CMIS chip-select circuit
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
KR970053282A (ko) 반도체 장치의 동작 모드 설정 회로
KR930017037A (ko) 비휘발성 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970822

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee