KR970053282A - 반도체 장치의 동작 모드 설정 회로 - Google Patents

반도체 장치의 동작 모드 설정 회로 Download PDF

Info

Publication number
KR970053282A
KR970053282A KR1019960067944A KR19960067944A KR970053282A KR 970053282 A KR970053282 A KR 970053282A KR 1019960067944 A KR1019960067944 A KR 1019960067944A KR 19960067944 A KR19960067944 A KR 19960067944A KR 970053282 A KR970053282 A KR 970053282A
Authority
KR
South Korea
Prior art keywords
signal
operation mode
internal
setting circuit
state
Prior art date
Application number
KR1019960067944A
Other languages
English (en)
Other versions
KR100233357B1 (ko
Inventor
세이지 사와다
야수히로 고니시
Original Assignee
키타오카 타카시
미쓰비시 덴키 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키타오카 타카시, 미쓰비시 덴키 가부시끼가이샤 filed Critical 키타오카 타카시
Publication of KR970053282A publication Critical patent/KR970053282A/ko
Application granted granted Critical
Publication of KR100233357B1 publication Critical patent/KR100233357B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

대응 규정 회로(10)는 동작 모드 전환 신호(MCHG)의 논리 상태에 따라, 외부 신호(EXT)와 내부 신호(INT)의 대응 관계를 변경하여 모드 지정 신호 발생 회로(20)로 이를 제공한다. 모드 지정 신호 발생 회로는 내부 신호가 사전결정된 조건을 만족할 때에 반도체 장치(5)의 특정의 동작 모드를 지정하는 모드 지정 신호(MODE)를 활성화한다. 따라서, 동일한 내부 구성으로 외부 신호의 상태가 상이한 용도에 적용할 수 있는 동작 모드 설정 회로가 제공된다.

Description

반도체 장치의 동작 모드 설정 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 장치의 전체 구성을 개략적으로 도시한 도면.

Claims (12)

  1. 반도체 장치의 동작 모드를 나타내는 내부 신호(MODE)를 발생하기 위한 동작 모드 설정 회로(an operation mode seating circuit)에 있어서, 동작 모드 전환 신호에 응답하여, 외부로부터 공급되는 외부 신호(EXT)의 상태와 상기 내부 신호(INT)의 상태간의 대응 관계를 변경하는 변경 수단(10, 20)을 포함하는 동작 모드 설정 회로.
  2. 제1항에 있어서, 상기 변경 수단(10, 20)은 상기 동작 모드 전환 신호가 제1 레벨일 때, 제1 상태의 외부 신호를 상기 외부 신호에 대응하는 상기 제1 상태의 제1 내부 신호로서 출력하며, 상기 동작 모드 전환 신호가 제2 레벨일 때, 상기 제1 상태의 외부 신호를 상기 제1 상태와 상이한 제2 상태의 제1 내부 신호로 변경하여 출력하는 수단(12, 14; 22, 24; 30)을 포함하는 동작 모드 설정 회로.
  3. 제1항에 있어서, 상기 변경 수단(10, 20)은 상기 동작 모드 전환 신호의 제1 레벨에 응답하여, 제1 상태의 외부 신호를 상기 제1 상태에 대응하는 제1 내부 신호로서 출력하고, 상기 동작 모드 전환 신호의 제2 레벨에 응답하여, 제2 상태의 외부 신호를 상기 제1 상태에 대응하는 제1 내부 신호로 변경하여 출력하는 수단(12, 14; 22, 24; 30)을 포함하는 동작 모드 설정 회로.
  4. 제1항에 있어서, 상기 변경 수단(10, 20)은 상기 제2 레벨의 동작 모드 전환 신호에 응답하여, 외부 신호를 반전하는 인버터(12a; 22a; 32)를 포함하는 동작 모드 설정 회로.
  5. 제1항에 있어서, 상기 외부 신호 및 상기 내부 신호의 각각은, 다수 비트 신호(a multi-bit signal)이며, 상기 변경 수단(10, 20)은, 상기 동작 모드 전환 신호에 응답하여, 상기 외부 신호를 수신하는 입력 노드(35X-35Z)와, 상기 외부 신호에 대응하는 제1 내부 신호를 출력하는 출력 노드(36X-36Z)간의 접속을 전환하는 수단(NT1-NT3, PT1-PT3)을 포함하는 동작 모드 설정 회로.
  6. 제1항에 있어서, 상기 반도체 장치는 다수의 메모리 셀을 포함하는 반도체 기억 장치이며, 상기 외부 신호는 상기 다수의 메모리 셀에 대한 액세스를 제어하는 신호(ZRAS, ZCAS, ZWE)를 포함하는 동작 모드 설정 회로.
  7. 제1항에 있어서, 상기 반도체 장치는 다수의 메모리 셀을 포함하는 반도체 기억 장치이며, 상기 외부 신호는 상기 다수의 메모리 셀중 액세스될 메모리 셀을 지정하는 다수 비트 어드레스 신호의 소정 비트(A0-An)를 포함하는 동작 모드 설정 회로.
  8. 제1항에 있어서, 상기 변경 수단(10, 20)은, 상기 동작 모드 설정 신호에 따라, 외부 신호와 제1 내부 신호간의 대응관계를 확립하고, 상기 제1 내부 신호의 상태에 따라 상기 내부 신호를 발생하는 제1 내부 신호 지정 수단(20)을 발생하기 위해 외부 신호를 수신하는 대응관계 규정 수단(corresponding defining means)(10)을 포함하는 동작 모드 설정 회로.
  9. 제8항에 있어서, 상기 외부 신호 및 상기 제1 내부 신호 각각은, 다수의 서브 신호(a plurality of sub signals)를 포함하며, 상기 지정 수단(20; 25)은, 상기 제1 신호의 서브 신호의 부분에 따라, 서브 신호의 상기 부분이 소정의 타이밍 조건을 만족하는 지를 검출하는 검출 수단(21, 23, 26)과, 만족되는 소정의 타이밍 조건의 검출에 따라, 상기 제1 내부 신호의 나머지 서브 신호의 논리 값에 따른 내부 신호를 발생하는 발생 수단(28; 27)을 포함하는 동작 모드 설정 회로.
  10. 제4항에 있어서, 상기 변경 수단(10, 20)은 상기 동작 모드 전환 신호에 따라, 제1 내부 신호의 나머지 서브 신호에 대한 대응관계를 확립하는 수단(12, 14; 22, 24; 32)을 포함하는 동작 모드 설정 회로.
  11. 제9항에 있어서, 상기 변경 수단(10, 20)은 상기 동작 모드 전환 신호에 따라, 상기 제1 내부 신호의 서브 신호의 상기 부분에 대한 대응관계를 확립하는 수단(10)을 포함하는 동작 모드 설정 회로.
  12. 제9항에 있어서, 상기 변경 수단(10, 20)은 상기 동작 모드 전환 신호에 따라, 상기 제1 내부 신호의 상기 나머지 서브 신호의 상기 부분에 대한 대응관계를 확립하는 수단(10, 20)을 포함하는 동작 모드 설정 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960067944A 1995-12-19 1996-12-19 반도체 장치의 동작 모드 설정 회로 KR100233357B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7330392A JPH09167483A (ja) 1995-12-19 1995-12-19 動作モード設定回路
JP95-330392 1995-12-19

Publications (2)

Publication Number Publication Date
KR970053282A true KR970053282A (ko) 1997-07-31
KR100233357B1 KR100233357B1 (ko) 1999-12-01

Family

ID=18232097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960067944A KR100233357B1 (ko) 1995-12-19 1996-12-19 반도체 장치의 동작 모드 설정 회로

Country Status (6)

Country Link
US (1) US5818768A (ko)
JP (1) JPH09167483A (ko)
KR (1) KR100233357B1 (ko)
CN (1) CN1089489C (ko)
DE (1) DE19651248B4 (ko)
TW (1) TW297112B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313495B1 (ko) * 1998-05-13 2001-12-12 김영환 반도체메모리장치의동작모드결정회로
JPH11353900A (ja) * 1998-06-11 1999-12-24 Mitsubishi Electric Corp 半導体装置
JP4707255B2 (ja) * 2001-04-26 2011-06-22 ルネサスエレクトロニクス株式会社 半導体記憶装置
US7183792B2 (en) * 2003-04-01 2007-02-27 Micron Technology, Inc. Method and system for detecting a mode of operation of an integrated circuit, and a memory device including same
US7557604B2 (en) * 2005-05-03 2009-07-07 Oki Semiconductor Co., Ltd. Input circuit for mode setting
TW200823477A (en) * 2006-11-24 2008-06-01 Richtek Techohnology Corp On-chip mode-setting circuit and method for a chip
JP5514095B2 (ja) * 2010-12-24 2014-06-04 ルネサスエレクトロニクス株式会社 半導体記憶装置
US10402110B2 (en) 2016-08-04 2019-09-03 Rambus Inc. Adjustable access energy and access latency memory system and devices

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59110090A (ja) * 1982-12-14 1984-06-25 Nec Corp メモリ回路
KR910005615B1 (ko) * 1988-07-18 1991-07-31 삼성전자 주식회사 프로그래머블 순차코오드 인식회로
JPH03102852A (ja) * 1989-09-14 1991-04-30 Nec Eng Ltd ゲートアレイ
JP2568455B2 (ja) * 1990-08-16 1997-01-08 三菱電機株式会社 半導体記憶装置
US5384745A (en) * 1992-04-27 1995-01-24 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
JP2955156B2 (ja) * 1992-10-29 1999-10-04 三菱電機株式会社 半導体装置
JPH06243677A (ja) * 1993-02-19 1994-09-02 Hitachi Ltd 半導体記憶装置とメモリ装置及びその品種設定方法
DE19513587B4 (de) * 1994-04-15 2007-02-08 Micron Technology, Inc. Speicherbauelement und Verfahren zum Programmieren eines Steuerbetriebsmerkmals eines Speicherbauelements
JP2697633B2 (ja) * 1994-09-30 1998-01-14 日本電気株式会社 同期型半導体記憶装置

Also Published As

Publication number Publication date
CN1156334A (zh) 1997-08-06
US5818768A (en) 1998-10-06
CN1089489C (zh) 2002-08-21
DE19651248A1 (de) 1997-06-26
DE19651248B4 (de) 2005-04-14
JPH09167483A (ja) 1997-06-24
KR100233357B1 (ko) 1999-12-01
TW297112B (en) 1997-02-01

Similar Documents

Publication Publication Date Title
KR850000793A (ko) 반도체(rom)
KR920013450A (ko) 판독 및 기입동작을 위한 타임-아웃 제어장치를 구비한 반도체 메모리
KR850000125A (ko) Mos 기억장치
KR920008768A (ko) 반도체기억장치
KR880000974A (ko) 휴즈회로와 그 내의 휴즈상태를 검출하는 검출회로를 갖는 반도체장치
KR920005173A (ko) 칩 동작상에 자동 테스트 모드의 이탈을 가진 반도체 메모리
KR920001552A (ko) 반도체 메모리 장치의 다중 비트 병렬 테스트방법
KR940006148A (ko) 테스트 기능을 가진 메모리장치
KR970076846A (ko) 지연 회로
KR970053282A (ko) 반도체 장치의 동작 모드 설정 회로
KR910005322A (ko) 용장 메모리 셀을 갖는 반도체 메모리 장치
KR840005888A (ko) 반도체 기억장치(半導體記憶置裝)
KR970023404A (ko) 계층적 비트라인 구조를 갖는 반도체 메모리 장치
KR920003314A (ko) 반도체 메모리장치
KR970051143A (ko) 반도체 메모리의 내부 어드레스 발생장치
KR960012016A (ko) 신호 변환 장치를 갖고 있는 어드레스 입력버퍼
KR970017609A (ko) 반도체기억장치
KR940022585A (ko) 반도체 메모리 장치 및 그 장치의 동작 시험 방법
KR970705066A (ko) 비산술 원형 버퍼 셀 이용도 스테이터스 인디케이터 회로(Non-Arithmetical Circular Buffer Cell Availability Status Indicator Circuit)
KR960012497A (ko) 반도체 집적회로
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR970051398A (ko) 메모리 장치의 테스트 회로
KR970076821A (ko) 래치회로
KR950024433A (ko) 데이타 출력 회로 및 반도체 기억 장치
KR960012035A (ko) 용장 비트 라인 선택 신호 발생 회로를 포함하는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080911

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee