KR850000125A - Mos 기억장치 - Google Patents

Mos 기억장치 Download PDF

Info

Publication number
KR850000125A
KR850000125A KR1019840003095A KR840003095A KR850000125A KR 850000125 A KR850000125 A KR 850000125A KR 1019840003095 A KR1019840003095 A KR 1019840003095A KR 840003095 A KR840003095 A KR 840003095A KR 850000125 A KR850000125 A KR 850000125A
Authority
KR
South Korea
Prior art keywords
circuit
output
address signal
address
memory
Prior art date
Application number
KR1019840003095A
Other languages
English (en)
Inventor
간지 오오이시
Original Assignee
미쓰다 가쓰시게
가부시기 가이샤 히다찌 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰다 가쓰시게, 가부시기 가이샤 히다찌 세이사꾸쇼 filed Critical 미쓰다 가쓰시게
Publication of KR850000125A publication Critical patent/KR850000125A/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R25/00—Fittings or systems for preventing or indicating unauthorised use or theft of vehicles
    • B60R25/01—Fittings or systems for preventing or indicating unauthorised use or theft of vehicles operating on vehicle systems or fittings, e.g. on doors, seats or windscreens
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60B—VEHICLE WHEELS; CASTORS; AXLES FOR WHEELS OR CASTORS; INCREASING WHEEL ADHESION
    • B60B7/00—Wheel cover discs, rings, or the like, for ornamenting, protecting, venting, or obscuring, wholly or in part, the wheel body, rim, hub, or tyre sidewall, e.g. wheel cover discs, wheel cover discs with cooling fins
    • B60B7/16—Anti-theft devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R25/00—Fittings or systems for preventing or indicating unauthorised use or theft of vehicles
    • B60R25/30—Detection related to theft or to other events relevant to anti-theft systems
    • B60R25/34—Detection related to theft or to other events relevant to anti-theft systems of conditions of vehicle components, e.g. of windows, door locks or gear selectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

MOS 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예의 RAM의 회로 불록도.
제2도는 메모리 셀 센스 앰프 및 로우 어드레스 데코우더의 회로도.

Claims (8)

  1. MOS메모리는, 각각 선택단자 및 데이터 입출력 단자를 가진 다수의 메모리 셀, 각각 메모리 셀의 선택단자가 결합되는 다수의 워드선, 메모리 셀의 데이터 입출력 단자가 결합되는 데이터 선, 어드레스 신호의 변화를 검출하는 검출회로, 상기 검출 회로의 출력에 응답되어 동작되는 것에 의해서 타밍이 펄스를 형성하는 제1타이밍 발생회로, 그 동작이 상기 타이밍 펄스에 의해서 제어되어, 상기 어드레스 신호에 대응되는 워드선을 선택하는 제1선택회로, 및 상기 제1타이밍 발생회로로부터 출력되는 1개의 타이밍 펄스에 응답되어, 그 타이밍 펄스가 발생되고 나서 소정기간 이내의 기간에 있어서, 워드선의 레벨이 변화되는 것을 금지시키는 금지회로로 된다.
  2. 특허청구의 범위 제1항의 MOS메모리는 또, 상기 제1선택회로에 공급되어야 할 출력 어드레스 신호를 형성하는 제1어드레스 버퍼를 구비하고, 상기 제1어드레스 버퍼는 그 출력 어드레스 신호가 거기에 입력되는 어드레스 신호에 즉시 응답되는 제1동작 상태와 그 출력 어드레스 신호가 그것에 입력되는 어드레스 신호에 응답되지 않고 유지되는 제2동작 상태를 갖고, 그 동작상태가 상기 금지회로의 출력에 의해서 제어된다. 거기에 있어서, 상기 워드선의 레벨 변화의 금지는 상기 제1어드레스 버퍼의 동작 상태가 제2동작 상태로 되는 것에 의해서 달성된다.
  3. 특허청구의 범위 제2항의 MOS메모리에 있어서, 상기 제1어드레스 버퍼는 상기 금지회로의 출력에 의해서 그 동작이 제어되는 클록드 인버어터와, 상기 클록드 인버어터의 출력을 받는 플립 플롭회로로 구성되어 있다.
  4. 특허청구의 범위 제2항의 MOS메모리에 있어서, 상기 메모리 셀의 각각은 다이나믹형 메모리 셀으로 된다.
  5. 특허청구의 범위 제4항의 MOS메모리는, 단 각각에 메모리 셀의 데이터 입출력 단자가 결합되는 다수의 데이터선, 공통 데이터선, 상기 다수의 데이터선 중의 1개를 상기 공통 데이터선을 결합시키는 컬럼 스위치회로, 상기 컬럼 스위치회로에 공급되어야 할 선택신호를 형성하는 제2선택회로와를 구비하고, 상기 금지회로는, 상기 컬럼 스위치회로의 동작개시에 응답된 소정의 기간, 상기 워드선의 레벨 변화를 금지하기 위한 출력을 형성하도록 구성되어 있다.
  6. MOS메모리는, 각각 선택단자 및 데이터 입출력 단자를 갖는 다수의 메모리셀, 각각 메모리 셀의 선택단자가 결합되는 다수의 워드선, 메모리 셀의 데이터 입출력 단자가 결합되는 데이터선, 어드레스 신호에 따라서 상기 다수의 워드선의 1개를 선택하는 선택회로, 상기 어드레스 신호의 변화를 검출하는 검출회로, 상기 검출회로의 검출출력에 의해서 동작되어, 소정의 기간의 타이밍 펄스를 형성하는 타이밍 발생 회로 및 상기 선택회로에 공급되어야 할 출력 어드레스 신호를 형성하는 어드레스 버퍼와를 구비하고, 상기 어드레스 버퍼는 그 출력 어드레스 신호가 거기에 입력되는 어드레스 신호에 응답되어 변화되는 제1동작상태와 그 출력 어드레스 신호가 거기에 입력되는 어드레스 신호에 응답되지 않고 유지되는 제2동작 상태를 가지며, 그 동작 상태가 상기 타이밍 펄스에 의해서 제2동작 상태로 되도록 되어 있다.
  7. MOS메모리는, 다수의 어드레스 단자, 데이터 단자, 칩 선택단자, 다수의 메모리 셀으로 되는 메모리어레이, 상기 어드레스 단자에 공급되는 어드레스 신호에 응답되어, 상기 메모리어 레이의 로우 어드레스를 선택하는 로우 계통회로, 상기 어드레스 단자에 공급되는 어드레스 신호에 응답되어 상기 메모리 어레이의 컬럼 어드레스를 선택하는 컬럼 계통회로, 상기 로우 계통회로에 공급되는 어드레스 신호의 변화를 검출하는 제1검출회로, 상기 컬러 계통 회로에 공급되는 어드레스 신호의 변화를 검출하는 제2검출회로, 상기 제1검출회로의 출력신호에 응답되어 상기 로우 계통회로의 동작을 제어하기 위한 타이밍 신호를 형성하는 제1타이밍 발생회로, 및 상기 칩 선택단자가 선택레벨로 되어 있을 때의 상기 제2검출회로의 출력 신호에 응답해서 상기 컬럼 계통회로의 동작을 제어하기 위한 타이밍 펄스를 형성하는 제2타이밍 발생회로로 되고, 이로 인해서 MOS메모리는, 상기 칩 선택단자가 선택레벨로 고정되어 있을 때에 있어서, 동작이 가능하게 된다.
  8. 특허청구의 범위 제7항의 MOS메모리는 또, 상기 칩 선택단자에 공급되는 칩 선택신호가 칩 선택레벨로 된 것을 검출하는 제3검출회로를 구비하고, 상기 제1타이밍 발생회로는 상기 제1 및 제3검출회로의 출력신호에 응답되도록 되어 있다.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019840003095A 1983-06-03 1984-06-02 Mos 기억장치 KR850000125A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58097824A JPH0762958B2 (ja) 1983-06-03 1983-06-03 Ｍｏｓ記憶装置
JP58-97824 1983-06-03

Publications (1)

Publication Number Publication Date
KR850000125A true KR850000125A (ko) 1985-02-25

Family

ID=14202473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019840003095A KR850000125A (ko) 1983-06-03 1984-06-02 Mos 기억장치

Country Status (7)

Country Link
US (1) US4581718A (ko)
EP (1) EP0128499B1 (ko)
JP (1) JPH0762958B2 (ko)
KR (1) KR850000125A (ko)
DE (1) DE3485038D1 (ko)
HK (1) HK69593A (ko)
SG (1) SG43293G (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59229786A (ja) * 1983-06-10 1984-12-24 Hitachi Micro Comput Eng Ltd 半導体記憶装置
JPS60211692A (ja) * 1984-04-06 1985-10-24 Hitachi Ltd 半導体記憶装置
US4712194A (en) * 1984-06-08 1987-12-08 Matsushita Electric Industrial Co., Ltd. Static random access memory
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
KR950000341B1 (ko) * 1984-11-26 1995-01-13 가부시기가이샤 히다찌세이사꾸쇼 메모리를 내장한 반도체 집적회로 장치
US4747082A (en) * 1984-11-28 1988-05-24 Hitachi Ltd. Semiconductor memory with automatic refresh means
US4701937A (en) * 1985-05-13 1987-10-20 Industrial Technology Research Institute Republic Of China Signal storage and replay system
DE3683477D1 (de) * 1985-07-12 1992-02-27 Anamartic Ltd Scheibenbereichsschaltungsintegrierter speicher.
US4658381A (en) * 1985-08-05 1987-04-14 Motorola, Inc. Bit line precharge on a column address change
US4661931A (en) * 1985-08-05 1987-04-28 Motorola, Inc. Asynchronous row and column control
US4701884A (en) * 1985-08-16 1987-10-20 Hitachi, Ltd. Semiconductor memory for serial data access
US4636991A (en) * 1985-08-16 1987-01-13 Motorola, Inc. Summation of address transition signals
US4710902A (en) * 1985-10-04 1987-12-01 Motorola, Inc. Technique restore for a dynamic random access memory
US4706218A (en) * 1986-01-28 1987-11-10 Motorola, Inc. Memory input buffer with hysteresis
JPH0770214B2 (ja) * 1986-11-14 1995-07-31 三菱電機株式会社 半導体記憶装置
JPS63155494A (ja) * 1986-12-19 1988-06-28 Fujitsu Ltd 擬似スタテイツクメモリ装置
KR880009375A (ko) * 1987-01-17 1988-09-15 강진구 씨모오스 어드레스 버퍼
JPH01194194A (ja) * 1988-01-29 1989-08-04 Nec Ic Microcomput Syst Ltd 半導体メモリ装置
JP2534757B2 (ja) * 1988-07-06 1996-09-18 株式会社東芝 リフレッシュ回路
US5217917A (en) * 1990-03-20 1993-06-08 Hitachi, Ltd. Semiconductor memory device with improved substrate arrangement to permit forming a plurality of different types of random access memory, and a testing method therefor
JPH05217367A (ja) * 1992-02-03 1993-08-27 Mitsubishi Electric Corp 半導体記憶装置
US5268863A (en) * 1992-07-06 1993-12-07 Motorola, Inc. Memory having a write enable controlled word line
JP2739802B2 (ja) * 1992-12-01 1998-04-15 日本電気株式会社 ダイナミックｒａｍ装置
JPH0982085A (ja) * 1995-09-13 1997-03-28 Sharp Corp 半導体記憶装置
KR100214462B1 (ko) * 1995-11-27 1999-08-02 구본준 반도체메모리셀의 라이트 방법
US6154056A (en) 1997-06-09 2000-11-28 Micron Technology, Inc. Tri-stating address input circuit
JP3827406B2 (ja) * 1997-06-25 2006-09-27 富士通株式会社 クロック同期型入力回路及びそれを利用した半導体記憶装置
US6115295A (en) * 1997-07-31 2000-09-05 Texas Instruments Incorporated Efficient back bias (VBB) detection and control scheme for low voltage DRAMS
JPH11204742A (ja) * 1998-01-20 1999-07-30 Sony Corp メモリ及び情報機器
JP3957469B2 (ja) * 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2003216670A (ja) * 2002-01-25 2003-07-31 Hitachi Ltd コンピュータ読み取り可能な記録媒体および半導体集積回路装置
US9460778B2 (en) 2013-08-15 2016-10-04 Samsung Electronics Co., Ltd. Static random access memory with bitline boost

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354232A (en) * 1977-12-16 1982-10-12 Honeywell Information Systems Inc. Cache memory command buffer circuit
JPS6057156B2 (ja) * 1978-05-24 1985-12-13 株式会社日立製作所 半導体メモリ装置
US4337525A (en) * 1979-04-17 1982-06-29 Nippon Electric Co., Ltd. Asynchronous circuit responsive to changes in logic level
JPS5835783A (ja) * 1981-08-24 1983-03-02 Fujitsu Ltd 半導体メモリ

Also Published As

Publication number Publication date
EP0128499A2 (en) 1984-12-19
DE3485038D1 (de) 1991-10-17
JPS59223992A (ja) 1984-12-15
SG43293G (en) 1993-06-25
JPH0762958B2 (ja) 1995-07-05
HK69593A (en) 1993-07-23
EP0128499A3 (en) 1988-03-23
EP0128499B1 (en) 1991-09-11
US4581718A (en) 1986-04-08

Similar Documents

Publication Publication Date Title
KR850000125A (ko) Mos 기억장치
KR870010551A (ko) 다이나믹 ram
US4586167A (en) Semiconductor memory device
KR850004684A (ko) 반도체 기억 장치
KR920013476A (ko) 반도체 집적회로
KR900005444A (ko) 속기 기능을 지닌 반도체 메모리 장치
KR960010963B1 (ko) 테스트 기능을 가진 메모리장치
KR850003044A (ko) 반도체 기억장치 및 그것을 사용한 시스템
KR870009384A (ko) 반도체 기억 장치
KR880013172A (ko) 반도체 메모리
KR870004448A (ko) Dram 복원 시스템
KR910013285A (ko) 불휘발성 반도체메모리
KR910001744A (ko) 반도체 기억장치
KR840005888A (ko) 반도체 기억장치(半導體記憶置裝)
KR940006033A (ko) 페이지 모드의 라이트퍼비트 기능을 가지는 반도체 기억장치
KR880013070A (ko) 디지탈 신호처리장치
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR900002305A (ko) 반도체 기억장치
KR930001230A (ko) 반도체 기억장치 및 반도체 집적회로 장치
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR970012694A (ko) 고속 판독 반도체 메모리
KR970049243A (ko) 반도체 메모리 디바이스의 구분방법
KR850007713A (ko) 반도체 기억장치
KR880014569A (ko) 반도체 기억장치
EP0254065A2 (en) Address multiplex type semi-conductor memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application