KR970705066A - 비산술 원형 버퍼 셀 이용도 스테이터스 인디케이터 회로(Non-Arithmetical Circular Buffer Cell Availability Status Indicator Circuit) - Google Patents

비산술 원형 버퍼 셀 이용도 스테이터스 인디케이터 회로(Non-Arithmetical Circular Buffer Cell Availability Status Indicator Circuit) Download PDF

Info

Publication number
KR970705066A
KR970705066A KR1019970700557A KR19970700557A KR970705066A KR 970705066 A KR970705066 A KR 970705066A KR 1019970700557 A KR1019970700557 A KR 1019970700557A KR 19970700557 A KR19970700557 A KR 19970700557A KR 970705066 A KR970705066 A KR 970705066A
Authority
KR
South Korea
Prior art keywords
cell
circular buffer
signal
availability status
status
Prior art date
Application number
KR1019970700557A
Other languages
English (en)
Inventor
크리스토퍼 이. 필립스
Original Assignee
존 엠, 클락3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠, 클락3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠, 클락3세
Publication of KR970705066A publication Critical patent/KR970705066A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76—Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/764—Masking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/10—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations each being individually accessible for both enqueue and dequeue operations, e.g. using random access memory
    • G06F5/12—Means for monitoring the fill level; Means for resolving contention, i.e. conflicts between simultaneous enqueue and dequeue operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/12—Indexing scheme relating to groups G06F5/12 - G06F5/14
    • G06F2205/126—Monitoring of intermediate fill level, i.e. with additional means for monitoring the fill level, e.g. half full flag, almost empty flag

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

이용도 스테이터스, 인디케이터 회로는 N 원형 버퍼 셀(CBCx, x=0 내지 N-1)이 엑세스용으로 이용가능함을 동시에 표시한다. N 셀 스테이터스 회로는 제공되어 분리 원형 버퍼 셀에 대응한다. 각 셀 스테이터스 회로는 셀 이용도 스테이터스 신호가 대응하는 원형 버퍼 셀의 이용도 스테이터스를 표시하는데 제공되는 출력 단자를 포함한다. 셀 스테이터스 회로의 제1 입력 단자는 셀 이용도 스테이터스 신호를 이전 셀 스테이터스 회로로 수신하도록 접속된다. 셀 이용도 스테이터스 신호는 이전 셀의 셀 이용도 스테이터스 신호에 응답하여, 대응하는 원형 버퍼셀이 엑세스되는데 이용가능한 제1 원형 버퍼 셀의 인디케이터를 포함하는 이용가능한 어드레스 인디케이터 신호 및 대응하는 원형 버퍼 셀이 엑세스되는데 이용가능한 최종 원형 버퍼 셀의 인디케이터를 포함하는 이용불가능한 어드레스 인디케이터에 응답하여 발생된다. 셀 이용도 스테이터스 신호는 대응하는 원형 버퍼 셀이 억세스용으로 이용가능한 경우의 제1 상태 및 대응하는 원형 버퍼 셀이 억세스용으로 이용불가능한 제2 상태를 갖는다.

Description

비산술 원형 버퍼 셀 이용도 스테이터스 인ㄷ케이터 회로(Non-Arithmetical Circular Buffer Cell Availability Satus Indicator Circuit)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 셀 결정 논리 회로를 도시하는 블럭도이다.

Claims (5)

  1. N 원형 버퍼 셀(CBCx, x=0 내지 N-1 : 여기에서 N 원형 버퍼 셀은 순차적으로 억세스가능하고, CBCx가 CBC((X-1)+N)REMN후에 억세스됨)이 억세스용으로 이용가능함으 동시에 표시하는 이용도 스테이터스 인디케이터 회로에 있어서, 분리 원형 버퍼 셀(CBCx, 각각 x=0 내지 N-1)에 대응하는 N셀 스테이터스회로(CSCx, x=0 내지 N-1)를 포함하고, 각각의 셀 스테이터스 회로 CSCx는 a, 셀 이용도 스테이터스 신호 CASx가 대응하는 원형 버퍼 셀 CBCx의 이용도 스테이터스를 표시하는데 제공된 출력 단자: b, 셀 이용도 스테이터스 신호 CAS((X-1)+N)REMN를 이전 셀 스테이터스 회로 CSC((X-1)+N)REMN의 출력 단자에 수신하도록 접속된 제1 입력단자: c. 셀 이용도 스테이터스 신호 CAS((X-1)+N)REMN에 응답하여, 상기 셀 이용도 스테이터스 신호 CASx를 CBCx가 억세스되는데 이용가능한 제1 원형 버퍼셀의 인디케이터를 포함하는 이용가능한 어드레스 인디케이터 신호 및 CBCx가 억세스되는데 이용가능한 최종 원형 버퍼 셀의 인디케이터를 포함하는 이용불가능한 어드레스 인디케이터 신호에 발생시키는 셀 이용도 스테이터스 신호 발생기를 포함하되, 상기 셀 이용도 스테이터스가 신호CASx는 대응하는 원형 버퍼셀 CBCx가 억세스용으로 사용하는 경우의 제1상태 및 대응하는 원형 버퍼 셀 CBCx억세스용으로 한 경우의 제2상태를 갖는 것을 특징으로 하는 이용도 스테이터스 인디케이터 회로.
  2. 제1항에 있어서, 각 셀 스테이터스 회로 CSCx의 상기 셀 이용도 스테이터스 신호 발생기는 원형 버퍼 셀 CBCx가 억세스용으로 이용가능한 제1 원형 버퍼 셀임을 상기 이용가능한 어드레스 인디케이터 신호가 표시할 수 없을 경우 및 원형 버퍼 셀 CBCx가 억세스용으로 이용가능한 최종 원형 버퍼 셀임을 이용불가능한 어드레스 인디케이터 신호가 표시할 수 없을 경우, 상기 셀 이용도 스테이터스 신호 CASx로서 이전 셀 스테이터스 회로 CSC((X-1)+N)REMN의 출력 단자로부터의 상기 셀 이용도 스테이터스 신호 CAS((X-1)+N)REMN; 원형 버퍼 셀 CBCx가 억세스용으로 이용가능한 상기 제1 원형 버퍼 셀임을 상기 이용가능한 어드레스 인디케이터 신호가 표시하는 경우, 셀 이용도 스테이터스 신호 CASx로서 상기 제1 상태를 갖는 신호; 및 상기 원형 버퍼 셀 CBCx가 엑세스용으로 이용가능한 상기 최종 원형 버퍼 셀임을 상기 이용불가능한 어드레스 인디케이터 신호가 표시하는 경우, 상기 셀 이용도 스테이터스 신호 CASx로서 상기 제2 상태를 갖는 신호중 하나를 제공하는 것을 특징으로 하는 이용도 스테이터스 인디케이터 회로.
  3. 제2항에 있어서, 적어도 하나의 각 셀 스테이터스 회로 CSCx의 상기 셀 이용도 스테이터스 신호 발생기는 선택 입력, 제1 및 제2 데이타 입력 및 데이타 출력을 갖고, 상기 이용가능한 어드레스 인디케이터에 응답하여 상기 선택 입력에서 수신된 데이타 출력, 상기 제1데이타 입력에 수신된 제1 상태를 갖는 하나의 일정 신호 및 상기 제2데이타 입력에 수신된 CAS((X-1)+N)REMN을 제공하는 제1 데이타 셀렉터:및 선택 입력, 제1 및 제2 데이타 입력 및 데이타 출력을 갖고, 상기 이용불가능한 어드레스 인디케이터에 응답하여 상기 선택 입력에서 수신된 상기 데이타 출력, 상기 제1데이타 입력에 수신된 상기 제1 상태를 갖는 하나의 일정 신호 및 상기 제2 데이타 입력에 수신된 CAS((X-1)+N)REMN을 제공하는 제1 데이타 셀텍터; 및 선택 입력, 제1 및 제2 데이타 입력 및 데이타 출력을 갖고, 상기 이용 불가능한 어드레스 인디케이터에 응답하여 상기 선택 입력에 수신된 상기 데이타 출력, 상기 제1 데이타 입력에 수신된 상기 제2 상태를 갖는 하나의 일정신호 및 상기 제1데이타 셀렉터의 상기 데이타 출력에 제공된 상기 신호를 제공하는 제2데이타 셀렉터를 포함하고, 상기 제2데이타 셀렉터의 상기 데이타 출력에 제공된 상기 신호는 상기 셀 이용도 스테이터스 신호 CASx인 것을 특징으로 하는 이용도 스테이터스 인디케이터 회로
  4. 제2항에 있어서, 상기 셀 스테이터스 회로 CSCx중 적어도 하나의 상기 셀 이용도 스테이터스 신호 발생 수단은 제1 및 제2 입력 및 출력을 갖는 제1 NAND 디바이스를 포함하되, 상기 제1 입력은 상기 이용불가능한 어드레스 인디케이터를 수신하도록 접속되고, 상기 제2 입력은 CAS((X-1)+N)REMN를 수신하도록 접속되고: 제1 및 제2 입력 및 출력을 갖는 제2 NAND 디바이스를 포함하되, 상기 제1 입력은 신호 출력을 제1 NAND디바이스에 수신하도록 접속되고, 상기 제2 입력은 상기 이용가능한 어드레스 인디케이터를 수신하도록 접속되며: 상기 제2NAND 디바이스의 출력에 제공된 상기 신호는 상기 셀 이용도 스테이터스 신호 CASx인 것을 특징으로 하는 이용도 스테이터스 인디케이터 회로.
  5. 제2항에 있어서, 상기 셀 스테이터스 회로 CSCx중 적어도 하나의 셀 이용도 스테이터스 신호 발생 수단은 적어도 4개의 데이타 입력 및 2개의 선택 입력을 갖는 데이타 셀렉터를 포함하고, 상기 제1 및 제2 데이타 입력은 상기 제1 상태를 갖는 일정 신호를 수신하도록 접속되고, 상기 제3 데이타 입력은 상기 제2 상태를 갖는 일정 입력을 수신하도록 접속되며, 상기 제4 데이타 입력은 CAS((X-1)+N)REMN를 수신하도록 접속되며; 상기 제1 선택 입력은 상기 이용 가능한 어드레스 인디케이터 신호를 수신하도록 접속되고, 상기 제2 선택 입력은 상기 이용불가능한 어드레스 인디 케이터 신호를 수신하도록 접속되는 것을 특징으로 하는 이용도 스테이터스 인디케이터 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970700557A 1995-05-26 1996-05-23 비산술 원형 버퍼 셀 이용도 스테이터스 인디케이터 회로(Non-Arithmetical Circular Buffer Cell Availability Status Indicator Circuit) KR970705066A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/451,535 1995-05-26
US08/451,535 US5617543A (en) 1995-05-26 1995-05-26 Non-arithmetical circular buffer cell availability status indicator circuit
PCT/US1996/007589 WO1996037821A1 (en) 1995-05-26 1996-05-23 Non-arithmetical circular buffer cell availability status indicator circuit

Publications (1)

Publication Number Publication Date
KR970705066A true KR970705066A (ko) 1997-09-06

Family

ID=23792616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970700557A KR970705066A (ko) 1995-05-26 1996-05-23 비산술 원형 버퍼 셀 이용도 스테이터스 인디케이터 회로(Non-Arithmetical Circular Buffer Cell Availability Status Indicator Circuit)

Country Status (4)

Country Link
US (1) US5617543A (ko)
EP (1) EP0772810A1 (ko)
KR (1) KR970705066A (ko)
WO (1) WO1996037821A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6094729A (en) * 1997-04-08 2000-07-25 Advanced Micro Devices, Inc. Debug interface including a compact trace record storage
EP0903663B1 (de) * 1997-09-18 2004-02-18 Infineon Technologies AG Anordnung mit einem Umlaufspeicher und mit eine Einrichtung, welche ein auf den Umlaufspeicher zugreifendes Programm ausführt
US6314485B1 (en) * 1997-11-14 2001-11-06 Agere Systems Guardian Corp. Automatic status register
KR100331330B1 (ko) * 1998-09-05 2002-09-05 삼성전자 주식회사 참조정보를저장하는방법및장치
US6539467B1 (en) * 1999-11-15 2003-03-25 Texas Instruments Incorporated Microprocessor with non-aligned memory access
US6453405B1 (en) * 2000-02-18 2002-09-17 Texas Instruments Incorporated Microprocessor with non-aligned circular addressing
US7415580B2 (en) * 2005-08-01 2008-08-19 Hewlett-Packard Development Company, L.P. System for determining the position of an element in memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5189319A (en) * 1991-10-10 1993-02-23 Intel Corporation Power reducing buffer/latch circuit
JPH05250159A (ja) * 1991-09-20 1993-09-28 Advanced Micro Devicds Inc 記憶装置内の複数の命令間の依存を解決するための装置および方法
US5276853A (en) * 1987-05-18 1994-01-04 Fujitsu Limited Cache system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5204953A (en) * 1989-08-04 1993-04-20 Intel Corporation One clock address pipelining in segmentation unit
US5259006A (en) * 1990-04-18 1993-11-02 Quickturn Systems, Incorporated Method for substantially eliminating hold time violations in implementing high speed logic circuits or the like
US5254888A (en) * 1992-03-27 1993-10-19 Picopower Technology Inc. Switchable clock circuit for microprocessors to thereby save power
US5404473A (en) * 1994-03-01 1995-04-04 Intel Corporation Apparatus and method for handling string operations in a pipelined processor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5276853A (en) * 1987-05-18 1994-01-04 Fujitsu Limited Cache system
JPH05250159A (ja) * 1991-09-20 1993-09-28 Advanced Micro Devicds Inc 記憶装置内の複数の命令間の依存を解決するための装置および方法
US5189319A (en) * 1991-10-10 1993-02-23 Intel Corporation Power reducing buffer/latch circuit

Also Published As

Publication number Publication date
EP0772810A1 (en) 1997-05-14
WO1996037821A1 (en) 1996-11-28
US5617543A (en) 1997-04-01

Similar Documents

Publication Publication Date Title
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR920003322A (ko) 개선된 테스트 모드를 가지는 반도체 메모리
KR920004856A (ko) 이벤트 한정 검사 아키텍춰
KR950015399A (ko) 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치
KR870009384A (ko) 반도체 기억 장치
KR970067367A (ko) 단일칩 동기식 다이너믹 랜덤 억세스 메모리(dram) 시스템
KR970705066A (ko) 비산술 원형 버퍼 셀 이용도 스테이터스 인디케이터 회로(Non-Arithmetical Circular Buffer Cell Availability Status Indicator Circuit)
KR970016931A (ko) 고속 이상 또는 등가 비교 회로
KR970051207A (ko) 메모리의 워드라인 구동회로
KR920003314A (ko) 반도체 메모리장치
KR970051415A (ko) 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
KR900016888A (ko) 배율기 회로
JPH09330274A (ja) ダイナミックｒａｍ内のパリティ検査論理回路用装置及び方法
KR970053282A (ko) 반도체 장치의 동작 모드 설정 회로
US3806890A (en) Associative memory including a resolver
EP1039370B1 (en) Modulo address generator and a method for implementing modulo addressing
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR930024024A (ko) 반도체 기억장치
TW329526B (en) Test circuit for RAM
KR960002032A (ko) 인터페이스 장치
KR960032930A (ko) 데이터 전송 회로
KR970051398A (ko) 메모리 장치의 테스트 회로
KR920006870A (ko) 데이터 처리장치
JP2642731B2 (ja) アドレス発生回路
KR920012929A (ko) 시스템 ic의 테스트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application