KR920012929A - 시스템 ic의 테스트 회로 - Google Patents
시스템 ic의 테스트 회로 Download PDFInfo
- Publication number
- KR920012929A KR920012929A KR1019900021384A KR900021384A KR920012929A KR 920012929 A KR920012929 A KR 920012929A KR 1019900021384 A KR1019900021384 A KR 1019900021384A KR 900021384 A KR900021384 A KR 900021384A KR 920012929 A KR920012929 A KR 920012929A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- input
- response
- passage
- control signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 시스템 IC의 테스트를 위한 회로의 블럭도이다. 제2도는 제1도의 테스트통로 제어회로의 블럭도이다. 제3도는 제1도의 구체적인 일 실시예의 회로도이다.
Claims (10)
- 어드레스 버스, 데이타 버스, 콘트롤 버스를 가지는 n개의 블럭 IC를 집적한 시스템IC에 있어서, 어드레스버스로부터 제1데이타와 데이타버스로부터 제2데이타를 입력하여 제어신호를 출력하고 상기 제어신호에 응답하여 제1통로를 마련하기 위한 테스트 통로 제어수단과, 상기 제어신호에 응답하여 n개의 블럭 IC의 하나에 입출력과 외부의 입출력을 제1통로나 제2통로에 연결하고 상기 입출력이 고정되는 것이 아니라 부동적인 부동 입출력수단을 구비한 것을 특징으로 하는 시스템IC의 테스트 회로.
- 제1항에 있어서, 상기 테스트 통로 제어수단은 상기ℓ비트의 데이타 버스의 제1데이터와 상기K비트 어드레스 버스의 제2데이타를 입력하여 디코더 하고 상기 제2데이타의 입력이 두번 이상 있을 경우에 클럭신호를 발생하기 위한 클럭발생수단, 상기 클럭신호에 응답하여 상기 ℓ비트이 데이타 버스의 제3데이타를 저장하고 출력하기 위한 통로 선택데이타 저장수단, 상기 제3데이타를 입력하여 상기 제어신호를 발생하고 통로를 선택하는 통로선택수단을 구비한 것을 특징으로 하는 시스템 IC의 테스트 회로.
- 제2항에 있어서, 상기 클럭 발생부는 제1플립플롭과 제2플립플롭의 클럭단자에 상기 콘트롤 버스를 연결하고, 상기 디코더의 출력을 제1플립플롭의 입력단자에 연결하고 상기 제1플립플롭의 출력을 제2플립플롭의 입력단자에 연결하고 상기 제1플립플롭의 출력단자와 상기 제2플립플롭의 출력단자와 상기 콘트롤 버스를 입력하는 NAND게이트를 구비한 것을 특징으로 하는 시스템 IC의 테스트 회로.
- 제2항에 있어서, 상기 통로 선택 데이타 저장부는 상기 클럭 신호에 동기하는 상기 제1데이타의 비트수만큼의 데이타를 저장하기 위한 병-병렬 레지스터로 구성된 것을 특징으로 하는 시스템 IC의 테스트 회로.
- 제4항에 있어서, 상기 통로 선택부는 상기 제1데이타신호를 입력하여 디코더하여 제어신호를 발생하고 상기 제어신호의 제1상태에 응답하여 상기 제1통로를 연결하는 제1수단과 상기 제어신회의 제2상태에 응답하여 상기 제1통로를 연결하는 제2수단을 구비한 것을 특징으로 하는 시스템 IC의 테스트회로.
- 제5항에 있어서, 상기 부동 입출력 수단은 상기 제어신호의 제1상태에 응답하여 입출력 단자를 상기 제1통로에 연결하고 상기 제어신호의 제2상태에 응답하여 입출력단자를 상기 제2통로에 연결하는 제1수단과, 상기 제어신호의 제2상태에 응답하여 입출력단자를 상기 제1통로에 연결하고 상기 제어신호의 제1상태에 응답하여 입출력단자를 상기 제2통로에 연결하는 제2수단을 구비한 것을 특징으로 하는 시스템 IC의 테스트 회로.
- 제6항에 있어서, 상기 부동입출력 수단을 상기 제1수단과 상기 제2수단을 연결하여 구성한 것을 특징으로 하는 시스템 IC의 테스트 회로.
- 제7항에 있어서, 상기 제1수단과 상기 제2수단은 버퍼로 이루어진 것을 특징으로 하는 시스템 IC의 테스트회로.
- 제8항에 있어서, 상기 제1수단과 제2수단은 게이트로 이루어진 것을 특징으로 하는 시스템 IC의 테스트회로.
- 제9항에 있어서, 상기 제1, 제2플립플롭과 상기 레지스터는 D플립플롭으로 이루어진 것을 특징으로 하는 시스템 IC의 테스트 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900021384A KR940001482B1 (ko) | 1990-12-21 | 1990-12-21 | 시스템 ic의 테스트 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900021384A KR940001482B1 (ko) | 1990-12-21 | 1990-12-21 | 시스템 ic의 테스트 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920012929A true KR920012929A (ko) | 1992-07-28 |
| KR940001482B1 KR940001482B1 (ko) | 1994-02-23 |
Family
ID=19308120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900021384A KR940001482B1 (ko) | 1990-12-21 | 1990-12-21 | 시스템 ic의 테스트 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940001482B1 (ko) |
-
1990
- 1990-12-21 KR KR1019900021384A patent/KR940001482B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940001482B1 (ko) | 1994-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001518A (ko) | 반도체 집적회로 | |
| KR850004684A (ko) | 반도체 기억 장치 | |
| KR870002582A (ko) | 테스트 패턴 발생회로를 갖는 반도체 기억장치 | |
| KR910014951A (ko) | 메모리 시험장치 | |
| KR950009279A (ko) | 메모리 시험을 실시하는 반도체 메모리 장치 | |
| KR950015399A (ko) | 비트 단위 데이타의 입력 및 출력용 반도체 메모리 장치 | |
| KR950034777A (ko) | 반도체 기억장치 | |
| US5398250A (en) | Circuit for testing circuit blocks controlled by microinstructions | |
| KR970012754A (ko) | 반도체 메모리 및 그 기입 방법 | |
| KR960032501A (ko) | 반도체 집적 회로 장치에 사용하는 스캔 테스트 회로 | |
| KR850008567A (ko) | 반도체 집적회로 | |
| KR970051415A (ko) | 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법 | |
| KR910017759A (ko) | 순서동작형 논리회로 디바이스 | |
| KR20040034168A (ko) | 반도체 메모리 장치에서 ｍｒｓ 코드를 생성하는 회로 및상기 ｍｒｓ 코드를 생성하는 방법 | |
| KR920012929A (ko) | 시스템 ic의 테스트 회로 | |
| KR960009174A (ko) | 고속테스트 기능을 갖는 메모리 소자 | |
| KR890016442A (ko) | 전자시계용 집적회로 및 전자시계 | |
| KR970022355A (ko) | 집적 회로내의 입출력 장치 | |
| KR970051398A (ko) | 메모리 장치의 테스트 회로 | |
| KR960006008A (ko) | 병렬 테스트 회로를 포함한 메모리 소자 | |
| KR960032930A (ko) | 데이터 전송 회로 | |
| KR960039640A (ko) | 입출력 신호 전파지연이 감소된 논리 및 기억회로를 포함하는 장치 및 그 장치를 제공하는 방법 | |
| KR100449271B1 (ko) | 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법 | |
| KR970051453A (ko) | 멀티비트 테스트모드회로 | |
| KR970002667A (ko) | 데이타 입출력 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070125 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |