KR970002679A - 피씨아이(pci) 버스에서 플러그/플레이를 위한 배치회로 - Google Patents

피씨아이(pci) 버스에서 플러그/플레이를 위한 배치회로 Download PDF

Info

Publication number
KR970002679A
KR970002679A KR1019950019159A KR19950019159A KR970002679A KR 970002679 A KR970002679 A KR 970002679A KR 1019950019159 A KR1019950019159 A KR 1019950019159A KR 19950019159 A KR19950019159 A KR 19950019159A KR 970002679 A KR970002679 A KR 970002679A
Authority
KR
South Korea
Prior art keywords
pci
latch
input
signal
data
Prior art date
Application number
KR1019950019159A
Other languages
English (en)
Other versions
KR0147703B1 (ko
Inventor
신동우
유인선
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950019159A priority Critical patent/KR0147703B1/ko
Priority to US08/668,362 priority patent/US5734841A/en
Priority to TW085107824A priority patent/TW332267B/zh
Publication of KR970002679A publication Critical patent/KR970002679A/ko
Application granted granted Critical
Publication of KR0147703B1 publication Critical patent/KR0147703B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 PCI 버스를 채용하는 정보처리 기기의 개발에 필요한 PCI 로컬 버스에 장착되는 어드레스 입력 보드나 컴포넌트가 완전 자동 배치를 지원할 수 있도록 PCI 마스타/목표 디바이스에서 정보를 저장할 수 있는 PCI 버스에서 플러그/플레이를 위한 배치회로에 관한 것으로, 이를 위하여 본 발명의 배치회로는, PCI 리셋신호, 클럭 신호 및 데이터 판독을 위한 어드레스 신호에 의거하여 소정의 지연시간을 갖는 복수의 래치 인에이블 신호를 발생하기 위한 제어 블럭, 복수개의입력 발생 블럭들을 포함하며, PCI 리셋신호에 의거하여 해당 래치들에 기록하기 위한 복수의 입력 발생 블럭에 대응하는 복수개의 래치군으로 구성되며, 제어 블럭으로부터의 래치 인에이블 신호에 의거하여 각 입력 발생블럭으로부터 인가되는 데이터를 해당 래치에 기록하는 데이터 래치군 그룹, 외부로부터 제공되는 데이타 판독을 위한 어드레스 신호에 의거하여래치군 그룹내의 각 래치군에 기록되어 있는 해당 데이터를 판독하여 출력하기 위한 PCI 인터페이스를 포함한다.

Description

피씨아이(PCI) 버스에서 플러그/플레이를 위한 배치회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예에 따른 피씨아이(PCI) 버스에서 플러그/플레이를 위한 배치회로의 블럭구성도, 제2도는 본 발명에 따라 여러개의 래치로 구성된 래치군에서 하나의 래치만을 도시하여 구성한 실시예에 대한 회로도.

Claims (8)

  1. PCI버스를 채용하는 정보처리 기기에 이용하는 플러그/플레이를 위한 배치회로에 있어서, PCI 리셋신호,클럭신호 및 데이터 판독을 위한 어드레스 신호에 의거하여 소정의 지연시간을 갖는 복수의 래치 인에이블 신호를 발생하기 위한 제어수단; 복수개의 입력 발생 블럭들을 포함하며, 상기 PCI 리셋신호에 의거하여 해당 래치들에 기록하기 위한 복수의 데이터를 발생하는 입력 발생수단; 복수의 래치를 각각 갖으며 상기 복수의 입력 발생 블럭에 대응하는 복수개의 래치군으로 구성되며, 상기 제어수단으로부터의 래치 인에이블 신호에 의거하여 상기 입력 발생수단으로부터 인가되는 데이터를 해당 래치에 기록하는 데이터 래치수단; 외부로부터 제공되는 데이터 판독을 위한 어드레스 신호에 의거하여 상기 래치 수단내의 각 래치군에 기록되어 있는 해당 데이터를 판독하여 출력하기 위한 PCI 인터페이스 수단으로 이루어진 PCI 버스에서 플러그/플레이를 위한 배치회로.
  2. 제1항에 있어서, 상기 래치 인에이블 신호는 상기 클럭신호의 하강에지에서 6ns지연된 펄스신호인 것을 특징으로 하는 PCI 버스에서 플러그/플레이를 위한 배치회로.
  3. 제2항에 있어서, 상기 제어수단은, 복수개의 인버터로 구성되어 상기 클럭신호를 6ns동안 지연시키는 펄스 지연수단과, 상기 PCI 리셋신호, 클럭신호 및 상기 펄스 지연수단으로부터의 지연된 클럭신호에 의거하여 상기 6ns 동안 지연을 갖는 상기 래치 인에이블 신호를 발생하는 논리회로 수단으로 구성된 것을 특징으로 하는 PCI버스에서 플러그/플레이를 위한 배치회로.
  4. 제3항에 있어서, 상기 펄스 지연수단은 서로 직렬로 연결된 8개의 인버터로 구성된 것을 특징으로 하는PCI 버스에서 플러그/플레이를 위한 배치회로.
  5. 제3항에 있어서, 상기 논리회로 수단은, 일측 입력이 인버터(INT9)를 경유해 상기 PCI 리셋신호에 연결되고 타측 입력이 상기 데이터 판독용 어드레스 신호에 연결된 제1오아 게이트와, 하나의 입력이 인버터(INT10)를 경유해상기 클럭신호에 연결되고 다른 하나의 입력이 상기 펄스 지연수단의 출력애 연결된 플립플롭과, 일측 입력이 상기 제1오아 게이트의 출력에 연결되고 타측 입력이 상기 플립플롭의 출력에 연결된 제1앤드 게이트로 구성된 것을 특징으로 하는PCI 버스에서 플러그/플레이를 위한 배치회로.
  6. 제1항에 있어서, 상기 입력 발생수단으로부터 발생된 데이터는 기설정된 디폴트값인 것을 특징으로 하는PCI 버스에서 플러그/플레이를 위한 배치회로.
  7. 제1항 또는 제6항에 있어서, 상기 입력 발생 블럭은, 일측 입력이 인버터(INT11)를 경유하여 상기 PCI 리셋신호에 연결되고 타측 입력이 VCC에 연결된 제2앤드 게이트와, 일측 입력이 인버터(INT12)를 경유하여 상기 인버터(INT11)의 출력에 연결되고 타측 입력이 AD0단자에 연결된 제3앤드 게이트와, 상기 두 앤드 게이트의 출력을 각 입력으로하는 제2오아 게이트로 구성된 것을 특징으로 하는 PCI버스에서 플러그/플레이를 위한 배치회로.
  8. 제1항에 있어서, 상기 PCI 인터페이스 수단은, 외부로부터의 데이터 판독 어드레스 신호에 의거하여 상기복수개의 래치군중 해당 래치군의 데이타를 판독하는 멀티플렉서와, 이 멀티플렉서로부터 제공되는 상기 해당 래치군에서판독된 데이타를 상기 PCI 버스로 제공하는 인터페이스로 구성된 것을 특징으로 하는 PCI 버스에서 플러그/플레이를 위한배치회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950019159A 1995-06-30 1995-06-30 피씨아이 버스에서 플러그/플레이를 위한 배치회로 KR0147703B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950019159A KR0147703B1 (ko) 1995-06-30 1995-06-30 피씨아이 버스에서 플러그/플레이를 위한 배치회로
US08/668,362 US5734841A (en) 1995-06-30 1996-06-26 Circuit for plug/play in peripheral component interconnect bus
TW085107824A TW332267B (en) 1995-06-30 1996-06-28 Batch circuit for plug/play in peripheral component interconnect bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950019159A KR0147703B1 (ko) 1995-06-30 1995-06-30 피씨아이 버스에서 플러그/플레이를 위한 배치회로

Publications (2)

Publication Number Publication Date
KR970002679A true KR970002679A (ko) 1997-01-28
KR0147703B1 KR0147703B1 (ko) 1998-09-15

Family

ID=19419503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950019159A KR0147703B1 (ko) 1995-06-30 1995-06-30 피씨아이 버스에서 플러그/플레이를 위한 배치회로

Country Status (3)

Country Link
US (1) US5734841A (ko)
KR (1) KR0147703B1 (ko)
TW (1) TW332267B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6098132A (en) * 1996-06-05 2000-08-01 Compaq Computer Corporation Installation and removal of components of a computer
US6073196A (en) * 1996-06-05 2000-06-06 Compaq Computer Corporation Using communication cycles for connecting and disconnecting devices in a computer system
US5889977A (en) * 1996-12-13 1999-03-30 Intel Corporation Method and apparatus for ensuring feature compatability and communicating feature settings between processors and motherboards
US6286074B1 (en) 1999-03-24 2001-09-04 International Business Machines Corporation Method and system for reading prefetched data across a bridge system
US6425023B1 (en) 1999-03-24 2002-07-23 International Business Machines Corporation Method and system for gathering and buffering sequential data for a transaction comprising multiple data access requests
US6502157B1 (en) 1999-03-24 2002-12-31 International Business Machines Corporation Method and system for perfetching data in a bridge system
US6449678B1 (en) 1999-03-24 2002-09-10 International Business Machines Corporation Method and system for multiple read/write transactions across a bridge system
US6557101B1 (en) * 1999-12-22 2003-04-29 Sycamore Networks, Inc. Methods and apparatus for upgrading programmable control logic without disturbing network traffic flowing through functional elements controlled by the control logic
KR100374353B1 (ko) * 2000-07-06 2003-03-04 삼성전자주식회사 유니트 이중화 보드의 절체회로
US6377096B1 (en) * 2000-10-24 2002-04-23 Hewlett-Packard Company Static to dynamic logic interface circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4607348A (en) * 1983-02-28 1986-08-19 Burroughs Corporation Transfer rate control system from tape peripheral to buffer memory of peripheral controller
GB8518860D0 (en) * 1985-07-25 1985-08-29 Int Computers Ltd Digital integrated circuits
US5379384A (en) * 1992-06-05 1995-01-03 Intel Corporation Configuration data loopback in a bus bridge circuit

Also Published As

Publication number Publication date
TW332267B (en) 1998-05-21
KR0147703B1 (ko) 1998-09-15
US5734841A (en) 1998-03-31

Similar Documents

Publication Publication Date Title
KR890013648A (ko) 내부적으로 기입신호발생기능을 갖는 반도체 메모리장치
KR850003610A (ko) 반도체 메모리 장치
US5426380A (en) High speed processing flip-flop
KR970002679A (ko) 피씨아이(pci) 버스에서 플러그/플레이를 위한 배치회로
KR960042730A (ko) 반도체기억장치
KR100498473B1 (ko) 제어신호 발생회로 및 상기 제어신호 발생회로를 구비하는데이터 전송회로
KR880000862A (ko) 데이터 전송회로
KR100238869B1 (ko) 버스트 모드 신호를 제공하기 위한 반도체 메모리 장치
KR100265760B1 (ko) 직접엑세스모드테스트제어회로를구비하는고속반도체메모리장치및테스트방법
US5606526A (en) Glitch-free dual clok read circuit
KR880011656A (ko) 레지스터 회로
US5267199A (en) Apparatus for simultaneous write access to a single bit memory
KR100353825B1 (ko) 동기식스태틱램
KR100211770B1 (ko) 버스트 어드레스 레지스터
KR100498415B1 (ko) 클럭발생회로및이를구비하는동기식반도체장치
KR0157290B1 (ko) 스태틱 램의 데이타 출력버퍼
KR100335976B1 (ko) 2개또는그이상의메모리블록을가진반도체기억장치및데이터판독방법
KR920702511A (ko) 레지스터회로
KR0157878B1 (ko) 메모리용 레디신호 발생회로
KR970049652A (ko) 직접 메모리 억세스에서의 버스사용 중재회로
KR100208794B1 (ko) 레지스터 공유회로
KR200280380Y1 (ko) 메모리테스트장치
KR0120220Y1 (ko) 시분할 메모리의 억세스 제어회로
KR900002190A (ko) 다중 채널 제어기
KR910015930A (ko) 더블 쉬프터 로직회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 17

FPAY Annual fee payment