KR920702511A - 레지스터회로 - Google Patents
레지스터회로Info
- Publication number
- KR920702511A KR920702511A KR1019920700920A KR920700920A KR920702511A KR 920702511 A KR920702511 A KR 920702511A KR 1019920700920 A KR1019920700920 A KR 1019920700920A KR 920700920 A KR920700920 A KR 920700920A KR 920702511 A KR920702511 A KR 920702511A
- Authority
- KR
- South Korea
- Prior art keywords
- register
- circuit
- data bus
- latch circuit
- output
- Prior art date
Links
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
- G06F9/30018—Bit or string instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1087—Data input latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/109—Control signal input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
- G11C7/1093—Input synchronization
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 관계되는 레지스터회로의 원리설명도이고, 또 본 발명에 관계되는 레지스터회로의 한 구체적인 예를 표시하는 도이다. 제4도는 본 발명에 관계되는 레지스터회로의 다른 구체적인 예를 나타내는 도이다, 제5도는 본 발명에 관계되는 레지스터회로의 다른 구체적인 예를 나타내는 도이다.
Claims (6)
- 데이터버스에 접속되어 라이트할 때 그 데이터버스의 값을 취입 보지하는 래치회로와 그 래치회로의 출력을 리이드할때 그 데이터버스에 출력하는 레지스터 라이드회로를 갖는 레지스터에서 그 래치회로의 출력을 소정의 제어신호에 의하여 리이드할 때 이외의 시점에서도 그 래치회로에 귀환시키는 귀환회로가 설치돼 있는 것을 특징으로 하는 레지스터회로.
- 데이터버스에 접속되고 라이트할때 그 데이터버스의 값을 취입 보지하는 래치회로와 그 래치회로의 출력을 리이드할때 그 데이터버스에 출력하는 레지스터 라이드회로를 갖는 레지스터에서 그 래치회로의 출력을 소정의 제어신호에 의하여 리이드할 때 이외의 시점에서도 그 데이터버스에 출력하는 제2의 레지스터 리이드회로가 설치돼 있고, 또 그 라이트할 때의 데이터가 특정의 논리레벨에 있을 때만 당해 레지스터의 값이 변경되도록 구성돼 있는 것을 특징으로 하는 청구범위 1기재의 레지스터회로.
- 그 소정의 제어신호가 특정의 비트를 처리하기 위한 비트처리 지시신호이며, 그 레지스터회로느 통상의 라이트할 때에는 라이트데이터에 관계없이 레지스터의 값이 변경되고 또 비트 처리시에는 레지스터에의 라이트 데이터가 제1의 논리레벨에 있을 때만 당해 레지스터의 값이 갱신되고 제2의 논리 레벨에 있을 때는 그 레지스터의 값이 보지되도록 구성돼 있는 것을 특징으로하는 청구범위 2기재의 레지스터회로.
- 데이터버스에 접속되고 라이트할 때 그 데이터버스의 값을 취입 보지하는 래치회로와 그 래치회로의 출력을 리이드할때 그 데이터 버스에 출력하는 레지스터 라이드회로를 갖는 레지스터에서 그 래치회로의 출력을 소정의 제어신호에 의하여 리이드할 때 이외의 시점에서 그 데이터버스를 거치지 않고 그 래치회로에 귀환시키는 귀환회로가 설치돼 있는 것을 특징으로 하는 청구범위 1 기재의 레지스터회로.
- 당해 귀환회로는 당해 리이드할 때 이외의 소정의 신호에 응답하여 그 래치회로의 출력과 그 데이터버스의 데이터와를 처리하여 얻어진 데이터를 그 래치회로의 데이터입력단부에 되돌리도록 구성돼 있는 것을 특징으로 하는 청구범위 1개지의 레지스터회로.
- 청구범위 1 내지 5기재의 단위 레지스터회로를 복수개 접속한 레지스터회로이고, 비트처리시에 그 비트처리 지시 신호를 입력시키면서, 그 데이터버스의 특정의 비트에는 제1의 논리레벨을 출력시키고, 그 데이터버스의 다른 비트에는 제2의 논리레벨을 출력시키도록 구성돼 있는 것을 특징으로 하는 마이크로컴퓨터.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2217135A JPH04100150A (ja) | 1990-08-20 | 1990-08-20 | レジスタ回路 |
| JP2-217135 | 1990-08-20 | ||
| PCT/JP1991/001106 WO1992003780A1 (en) | 1990-08-20 | 1991-08-20 | Register circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR920702511A true KR920702511A (ko) | 1992-09-04 |
Family
ID=16699406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920700920A KR920702511A (ko) | 1990-08-20 | 1991-08-20 | 레지스터회로 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0496002A4 (ko) |
| JP (1) | JPH04100150A (ko) |
| KR (1) | KR920702511A (ko) |
| WO (1) | WO1992003780A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU7049694A (en) * | 1993-06-14 | 1995-01-03 | Rambus Inc. | Method and apparatus for writing to memory components |
| TW237534B (en) * | 1993-12-21 | 1995-01-01 | Advanced Micro Devices Inc | Method and apparatus for modifying the contents of a register via a command bit |
| US5655135A (en) * | 1994-09-16 | 1997-08-05 | Philips Electronics North America Corporation | System for write protecting a bit that is hardware modified during a read-modify-write cycle |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135548A (ja) * | 1983-01-22 | 1984-08-03 | Toshiba Corp | 演算装置 |
| JPH0827725B2 (ja) * | 1987-03-17 | 1996-03-21 | 富士通株式会社 | レジスタ回路 |
| JPH01263819A (ja) * | 1988-04-15 | 1989-10-20 | Hitachi Ltd | 集積回路 |
-
1990
- 1990-08-20 JP JP2217135A patent/JPH04100150A/ja active Pending
-
1991
- 1991-08-20 EP EP19910914602 patent/EP0496002A4/en not_active Withdrawn
- 1991-08-20 WO PCT/JP1991/001106 patent/WO1992003780A1/ja not_active Application Discontinuation
- 1991-08-20 KR KR1019920700920A patent/KR920702511A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| WO1992003780A1 (en) | 1992-03-05 |
| EP0496002A4 (en) | 1993-01-13 |
| EP0496002A1 (en) | 1992-07-29 |
| JPH04100150A (ja) | 1992-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920704302A (ko) | 반도체 기억장치 | |
| KR890013648A (ko) | 내부적으로 기입신호발생기능을 갖는 반도체 메모리장치 | |
| KR910001777A (ko) | 속도변환용 라인 메모리 | |
| KR850007154A (ko) | Lsi메모리회로 | |
| KR910001771A (ko) | 반도체 메모리 장치 | |
| KR900005328A (ko) | 메모리카드(memory card) | |
| KR920010650A (ko) | 프로그래머블 집적회로 | |
| KR880014461A (ko) | 논리연산장치 | |
| KR920017115A (ko) | 반도체기억장치 | |
| KR970002679A (ko) | 피씨아이(pci) 버스에서 플러그/플레이를 위한 배치회로 | |
| KR970017658A (ko) | 싸이클시간을 감소시키기 위한 반도체 메모리 장치 | |
| KR920702511A (ko) | 레지스터회로 | |
| KR900018793A (ko) | 정렬처리장치의 제어데이타 생성장치 | |
| KR880011656A (ko) | 레지스터 회로 | |
| KR910017284A (ko) | 메모리 칩용 패리티 검사 방법 및 장치 | |
| KR910001545A (ko) | Cpu 코어 | |
| KR860009421A (ko) | 논리기능을 가진 기억회로 | |
| KR100205305B1 (ko) | 페이지 모드회로 | |
| KR950009872Y1 (ko) | 피엘씨(plc)의 데이타 출력 회로 | |
| KR910012969A (ko) | 양방향 병렬포트 | |
| KR930002948A (ko) | 블럭읽기 및 쓰기에서의 메모리 엑세스 시간 단축장치 및 방법 | |
| KR900003746A (ko) | 어드레스 메모리 유니트 | |
| KR900006978A (ko) | 다이내믹형 메모리 | |
| KR940004643A (ko) | 듀얼 포트 디램 장치 | |
| KR950023121A (ko) | 전자교환기 하위 프로세서의 외부장치 제어용 정합회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |