KR920010650A - 프로그래머블 집적회로 - Google Patents
프로그래머블 집적회로 Download PDFInfo
- Publication number
- KR920010650A KR920010650A KR1019910021317A KR910021317A KR920010650A KR 920010650 A KR920010650 A KR 920010650A KR 1019910021317 A KR1019910021317 A KR 1019910021317A KR 910021317 A KR910021317 A KR 910021317A KR 920010650 A KR920010650 A KR 920010650A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- data
- parallel
- serial
- control signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
Landscapes
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Programmable Controllers (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 프로그래머블 집적회로의 비트라인 드라이버로서 이용되는 시프트레지스터의 일실시예를 나타내는 회로도,
제2a도 및 제2b도는 각각 본 발명의 프로그램머블 집적회로에서의 통상의 프로그램 써넣기 및 테스트 프로그램 써넣기 및 테스트 프로그램 써넣기 시에 있어서의 타이밍 챠트,
제3도는 본 발명의 프로그램 집적회로의 일실시예를 나타내는 개략 구성도.
Claims (10)
- 프로그래밍 데이터를 써넣을 수 있는 프로그래머블 논리요소를 어레이상으로 배열하여 되는 프로그래머블 논리소자와, 1비트의 시리얼 데이터를 입력하는 수단, 적어도 하나의 여러 비트의 병렬 데이터를 입력하는 수단 및 상기 시리얼 데이터 입력과 적어도 하나의 상기 병렬 데이터 중 어느 하나를 선택하는 수단을 가지며, 상기 프로그래머블 논리소자를 상기 프로그래밍 데이터를 써넣기 위한 수단과, 상기 시리얼 데이터 입력과, 적어도 하나의 상기 병렬 데이터 입력중 어느 하나를 선택하는 수단에 제어용 신호를 입력하는 수단을 가지며, 이 제어용 신호에 의하여 상기 선택수단이 상기 시리얼 데이터 입력과, 적어도 하나의 상기 병렬 데이터 입력중 어느 하나를 선택하는 것을 특징으로 하는 프로그래머블 집적회로.
- 제1항에 있어서, 상기 선택수단은, 상기 제어용 신호입력 수단으로부터의 상기 제어용 신호에 의하여 상기 입력데이터의 비트 폭을 변경하는 프로그래머블 집적회로.
- 제2항에 있어서, 상기 입력수단은 비트폭은, 1비트와, 4비트와, 8비트와 및 16비트의 적어도 하나와의 사이에서 변경되는 프로그래머블 집적회로.
- 제1항 내지 제3항의 어느 한항에 있어서, 상기 프로그램밍 데이터를 써넣기 위한 수단이, 일시적으로 기록된 데이터를 상기 프로그래머블 논리소자의 비트라인에 병렬출력하는 시프트 레지스터인 프로그래머블 집적회로.
- 제1항 내지 제4항의 어느 한 항에 있어서, 상기 프로그래밍 데이터를 써넣기 위한 수단이, 1비트 데이터의 시리얼 입력을 워드라인에 병렬출력하는 시프트 레지스터를 포함하는 프로그래머블 집적회로.
- 제1항 내지 제5항의 한 항에 있어서, 상기 선택 수단이, 상기 시리얼 데이터의 입력과 하나의 병렬 데이터입력중 어느 하나를 선택하는 2 상태 셀렉터인 프로그래머블 집적회로.
- 제1항 내지 제5항의 어느 한 항에 있어서, 상기 선택 수단이, 상기 시리얼 데이터의 입력과 두개의 병렬 데이터 입력중 어느 하나를 선택하는 3상태 셀렉터인 프로그래머블 집적회로.
- 프로그래밍 데이터를 써넣기 위한 수단을 내장하고, 프로그래밍 데이터를 써넣을 수 있는 프로그래머블 집적회로에 있어서, 상기 프로그래밍 데이터를 써넣기 위한 수단은, 1비트의 시리얼 입력을 병렬출력하는 수단과, 데이터의 비트 폭을 변경하는 것이 가능한, 시리얼 입력 또는 병렬입력을 병렬출력하는 수단을 가지며, 상기 데이터의 비트 폭을 변경하는 것이 가능한, 시리얼 입력 또는 병렬 입력을 병렬출력하는 수단에 제어용 신호를 입력하는 수단을 가지며, 상기 제어용 신호를 입력하는 수단에서의 상기 제어신호의 입력에 의하여 시리얼 입력 또는 병렬입력이 선택되는 것을 특징으로 하는 프로그래머블 집적회로.
- 제8항에 있어서, 상기 시리얼 입력 또는 병렬입력을 병렬출력하는 수단은, 상기 제어용 신호를 입력하는 수단으로부터의 상기 제어신호의 입력에 의하여, 데이터 입력의 비트 폭이 변경되는 것을 특징으로 하는 프로그래머블 집적회로.
- 프로그래밍 데이터를 써넣기 위한 수단을 내장하고, 프로그래밍 데이터를 써넣을 수 있는 프로그래머블 집적회로에 있어서, 상기 프로그래밍 데이터를 써넣기 위한 수단은, 1비트의 데이터를 워드라인에 시리얼-병렬변환하는 시프트 레지스터와, 시리얼 입력 또는 병렬입력을 선택하여 데이터의 비트 폭을 변경하는 셀렉터를 구비하는 비트라인에 병렬출력하는 시프트 레지스터를 가지며, 상기 비트라인에 병렬출력하는 시프트 레지스터의 셀렉터의 제어입력단에 접속되어 상기 세렉터에 제어용 신호를 입력하는 제어신호 입력수단을 가지며, 상기 제어용 신호를 입력하는 수단에서의 상기 제어신호의 입력에 의하여 상기 비트라인에 병렬출력하는 시프트 레지스터는, 시리얼 입력 또는 병렬입력을 선택하며, 데이터의 비트 폭을 변경하는 것을 특징으로 하는 프로그래머블 집적회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP90-323783 | 1990-11-27 | ||
JP2323783A JPH04192809A (ja) | 1990-11-27 | 1990-11-27 | プログラマブル集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920010650A true KR920010650A (ko) | 1992-06-27 |
KR950008479B1 KR950008479B1 (ko) | 1995-07-31 |
Family
ID=18158572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910021317A KR950008479B1 (ko) | 1990-11-27 | 1991-11-26 | 프로그램어블 집적회로 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5282164A (ko) |
EP (1) | EP0488678A3 (ko) |
JP (1) | JPH04192809A (ko) |
KR (1) | KR950008479B1 (ko) |
CA (1) | CA2056221C (ko) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6825698B2 (en) | 2001-08-29 | 2004-11-30 | Altera Corporation | Programmable high speed I/O interface |
JPH0744586B2 (ja) * | 1993-02-26 | 1995-05-15 | 日本電気株式会社 | パラレルデータ転送回路 |
US5848285A (en) * | 1995-12-26 | 1998-12-08 | Cypress Semiconductor Corporation | Macrocell having a dual purpose input register for use in a logic device |
US5760719A (en) * | 1995-12-29 | 1998-06-02 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
US5811989A (en) * | 1995-12-29 | 1998-09-22 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
US5786710A (en) * | 1995-12-29 | 1998-07-28 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
US5869982A (en) * | 1995-12-29 | 1999-02-09 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
US5917337A (en) * | 1995-12-29 | 1999-06-29 | Cypress Semiconductor Corp. | Programmable I/O cell with data conversion capability |
US6510487B1 (en) * | 1996-01-24 | 2003-01-21 | Cypress Semiconductor Corp. | Design architecture for a parallel and serial programming interface |
TW371758B (en) * | 1997-06-04 | 1999-10-11 | Siemens Ag | Method to optimize the signal-propagation-time in a reprogrammable switching circuit and reprogrammable switching circuit with program-code optimized in said signal-propagation time |
JP4612139B2 (ja) * | 2000-02-08 | 2011-01-12 | 富士通セミコンダクター株式会社 | 入力回路及びその入力回路を利用する半導体装置 |
DE10041377A1 (de) | 2000-08-23 | 2002-03-14 | Infineon Technologies Ag | Integrierte Halbleiterschaltung mit in einem Halbleiterchip eingebetteter Halbleiterspeicheranordnung |
US6525973B1 (en) * | 2001-12-12 | 2003-02-25 | Xilinx, Inc. | Automatic bitline-latch loading for flash prom test |
DE60322757D1 (de) * | 2002-01-17 | 2008-09-25 | Sicronic Remote Kg Llc | Nutzung eines nicht benötigten Eingangs/Ausgangsblocks für die zentralen logische Funktionen |
US7796464B1 (en) | 2003-06-27 | 2010-09-14 | Cypress Semiconductor Corporation | Synchronous memory with a shadow-cycle counter |
US7893772B1 (en) | 2007-12-03 | 2011-02-22 | Cypress Semiconductor Corporation | System and method of loading a programmable counter |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3987410A (en) * | 1974-06-24 | 1976-10-19 | International Business Machines Corporation | Array logic fabrication for use in pattern recognition equipments and the like |
US4723226A (en) * | 1982-09-29 | 1988-02-02 | Texas Instruments Incorporated | Video display system using serial/parallel access memories |
JPS59180871A (ja) * | 1983-03-31 | 1984-10-15 | Fujitsu Ltd | 半導体メモリ装置 |
US4663735A (en) * | 1983-12-30 | 1987-05-05 | Texas Instruments Incorporated | Random/serial access mode selection circuit for a video memory system |
US4870302A (en) * | 1984-03-12 | 1989-09-26 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
US4718039A (en) * | 1984-06-29 | 1988-01-05 | International Business Machines | Intermediate memory array with a parallel port and a buffered serial port |
JPS6194296A (ja) * | 1984-10-16 | 1986-05-13 | Fujitsu Ltd | 半導体記憶装置 |
US4766569A (en) * | 1985-03-04 | 1988-08-23 | Lattice Semiconductor Corporation | Programmable logic array |
JPH07111822B2 (ja) * | 1986-03-07 | 1995-11-29 | 株式会社日立製作所 | 半導体記憶装置 |
US4758745B1 (en) * | 1986-09-19 | 1994-11-15 | Actel Corp | User programmable integrated circuit interconnect architecture and test method |
JP2982902B2 (ja) * | 1987-06-16 | 1999-11-29 | 三菱電機株式会社 | 半導体メモリ |
NL8802125A (nl) * | 1988-08-29 | 1990-03-16 | Philips Nv | Geintegreerde geheugenschakeling met parallelle en seriele in- en uitgang. |
-
1990
- 1990-11-27 JP JP2323783A patent/JPH04192809A/ja active Pending
-
1991
- 1991-11-25 US US07/796,686 patent/US5282164A/en not_active Expired - Lifetime
- 1991-11-26 CA CA002056221A patent/CA2056221C/en not_active Expired - Fee Related
- 1991-11-26 KR KR1019910021317A patent/KR950008479B1/ko not_active IP Right Cessation
- 1991-11-27 EP EP19910310932 patent/EP0488678A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
EP0488678A3 (en) | 1993-12-22 |
JPH04192809A (ja) | 1992-07-13 |
CA2056221A1 (en) | 1992-05-28 |
KR950008479B1 (ko) | 1995-07-31 |
CA2056221C (en) | 1995-05-09 |
EP0488678A2 (en) | 1992-06-03 |
US5282164A (en) | 1994-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010650A (ko) | 프로그래머블 집적회로 | |
KR890012233A (ko) | 데이타 처리 시스템과 이를 이용한 비디오 처리 시스템 | |
KR930018857A (ko) | 프로그래머블 논리회로 | |
KR900015323A (ko) | 반도체 기억장치 | |
KR930018594A (ko) | 반도체 기억 장치 | |
KR870004384A (ko) | 신호 처리 회로 | |
KR880013168A (ko) | 반도체 기억장치 | |
KR870009384A (ko) | 반도체 기억 장치 | |
KR940016225A (ko) | 반도체 기억장치 | |
KR860009422A (ko) | 기억회로 | |
KR910020724A (ko) | 반도체 기억장치 | |
KR930017026A (ko) | 블럭라이트 기능을 갖는 반도체 메모리장치 | |
KR880014560A (ko) | 메모리 회로 | |
KR970029843A (ko) | 반도체 메모리 | |
KR970029768A (ko) | 블럭 기록 기능이 있는 반도체 메모리 장치 | |
KR930001211A (ko) | 반도체 메모리 장치 | |
KR920022672A (ko) | 프로그래머블 로직 유니트회로 및 프로그래머블 로직회로 | |
KR960706123A (ko) | 재구성 가능한 프로그램 상태 워드를 구비한 마이크로콘트롤러(Microcontroller with a reconfigurble progam status word) | |
KR880011656A (ko) | 레지스터 회로 | |
KR970051398A (ko) | 메모리 장치의 테스트 회로 | |
KR930020458A (ko) | 파이프라인 동작형 메모리 시스템 | |
KR960018899A (ko) | 읽기변환쓰기기능을 가지는 메모리 모듈 | |
KR920010468A (ko) | 싱글칩.마이크로컴퓨우터 및 그것을 내장한 전자기기 | |
KR920702511A (ko) | 레지스터회로 | |
JPH08235895A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030723 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |