KR920022672A - 프로그래머블 로직 유니트회로 및 프로그래머블 로직회로 - Google Patents

프로그래머블 로직 유니트회로 및 프로그래머블 로직회로 Download PDF

Info

Publication number
KR920022672A
KR920022672A KR1019920007822A KR920007822A KR920022672A KR 920022672 A KR920022672 A KR 920022672A KR 1019920007822 A KR1019920007822 A KR 1019920007822A KR 920007822 A KR920007822 A KR 920007822A KR 920022672 A KR920022672 A KR 920022672A
Authority
KR
South Korea
Prior art keywords
circuit
programmable logic
signal
logic unit
selection
Prior art date
Application number
KR1019920007822A
Other languages
English (en)
Other versions
KR950012952B1 (ko
Inventor
유끼히로 사에끼
히로끼 무로가
마쯔 토모히사 시게
토시오 히비
야스오 가와하라
가즈나오 마루
오스틴 케네쓰
스티어링 워크 고든
마틴 웨드우드 다렌
Original Assignee
아오이 죠이찌
가부시기가이샤 도오시바
마아크 죠셉 리온스
필킹톤 마이크로-일렉트로닉스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이찌, 가부시기가이샤 도오시바, 마아크 죠셉 리온스, 필킹톤 마이크로-일렉트로닉스 리미티드 filed Critical 아오이 죠이찌
Publication of KR920022672A publication Critical patent/KR920022672A/ko
Application granted granted Critical
Publication of KR950012952B1 publication Critical patent/KR950012952B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17764—Structural details of configuration resources for reliability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17724—Structural details of logic blocks
    • H03K19/17728—Reconfigurable logic blocks, e.g. lookup tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17736—Structural details of routing resources
    • H03K19/1774—Structural details of routing resources for global signals, e.g. clock, reset

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

프로그래머블 로직 유니트회로 및 프로그래머블 로직회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 일 실시예에 관한 마스터 유니트회로의 블럭도,
제2도는 본 발명의 일 실시예에 관한 스리브 유니트회로의 블럭도,
제3도는 제1도의 마스터 유니트회로의 상세한 구성을 나타낸 회로도.

Claims (22)

  1. 적어도 2개의 입력신호가 제공되며, 이들의 입력신호의 소정 논리입력신호를 얻는 조합논리회로와, 상기 조합논리회로에 공급되는 적어도 2개의 각 입력신호를 선택용의 제1 데이터에 의거하여 각각 2개이상의 신호중에서 선택하는 적어도 2개의 입력선택회로와, 상기 조합논리회로의 출력신호를 클록신호에 동기시켜 래치하고 출력하는 클록동기회로와, 상기 조합논리회로의 출력신호 및 상기 클록동기회로의 출력신호를 선택용의 제2 데이터에 의거하여 선택출력하는 3스테이트 출력형의 출력선택회로와, 적어도 상기 선택용의 제1 데이터 및 제2 데이터를 기억하는 데이터기억회로를 구비한 프로그래머블 로직 유니트회로.
  2. 적어도 2개의 입력신호가 공급되며, 이들의 입력신호의 소정 논리입력신호를 얻는 조합논리회로와, 상기 조합논리회로에 공급되는 적어도 2개의 각 입력신호를 선택용의 제1 데이터에 의거하여 각각 2개이상의 신호중에서 선택하는 적어도 2개의 입력선택회로와, 상기 조합논리회로의 출력신호를 클록신호에 동기시켜 래치하고 출력함과 동시에 리세트신호에 대응하여 래치내용을 리세트하는 클록동기회로와, 상기 조합논리회로의 출력신호 및 상기 클록동기회로의 출력신호를 선택용의 제2 데이터에 의거하여 선택출력하는 3스테이트 출력형의 출력선택회로와, 적어도 상기 선택용의 제1 데이터 및 제2 데이터를 기억하는 데이터기억회로를 구비한 프로그래머블 로직 유니트회로.
  3. 제1항 또는 제2항에 있어서, 상기 조합논리회로는 상기 입력신호에 대한 출력신호의 논리상태를 변경할 수 있으며, 이 입력신호에 대한 출력신호의 논리상태가 상기 데이터기억회로에 기억된 제3 데이터에 의거하여 변경되는 프로그래머블 로직 유니트회로.
  4. 특허청구범위 제1항 또는 제2항에 기재된 프로그래머블 로직 유니트회로를 복수개 가지며, 이들 복수의 프로그래머블 로직 유니트회로가 매트릭스형상으로 배치된 프로그래머블 로직회로.
  5. 제1항 또는 제2항에 있어서, 상기 각 입력선택회로에 있어서의 신호의 선택이 상기 데이터기억회로에 기억된 상보하는 레벨의 제1 데이터에 의거하여 행해지는 프로그래머블 로직 유니트회로.
  6. 제1항 또는 제2항에 있어서, 상기 적어도 2개의 입력선택회로중 1개의 입력선택회로의 적어도 1개의 출력신호가 이것과는 상이한 타의 입력선택회로에 입력신호의 하나로서 공급되는 프로그래머블 로직 유니트회로.
  7. 제1항 또는 제2항에 있어서, 상기 적어도 2개의 각 입력선택회로는 각각 2개이상의 입력신호중 적어도 1개의 입력신호로서 값이 고정된 논리신호가 공급되는 프로그래머블 로직 유니트회로.
  8. 특허청구범위 제1항에 기재된 프로그래머블 로직 유니트회로를 복수개 가지며, 그중 적어도 1개의 프로그래머블 로직 유니트회로는 상기 클록동기회로에 상기 조합논리회로의 입력신호의 하나가 상기 클록신호로서 공급되는 프로그래머블 로직 유니트회로.
  9. 특허청구범위 제2항에 기재된 프로그램머블 로직 유니트회로를 복수개 가지며, 그중 적어도 1개의 프로그래머블 로직 유니트회로는 상기 클록동기회로에 상기 조합논리회로의 입력신호의 하나가 상기 리세트신호로서 공급되는 프로그래머블 로직 유니트회로.
  10. 특허청구범위 제1항 또는 제2항에 기재된 프로그래머블 로직 유니트회로를 복수개 가지며, 그중 적어도 1개의 프로그래머블 로직 유니트회로는 상기 출력선택회로에 상기 조합논리회로의 입력신호의 하나가 3스테이트 상태를 제어하기 위한 제어신호로서 공급되는 프로그래머블 로직회로.
  11. 특허청구범위 제1항에 기재된 프로그래머블 로직 유니트회로를 복수개 가지며, 그중 적어도 1개의 프로그래머블 로직 유니트회로는 상기 클록동기회로에 상기 조합논리회로의 입력신호의 하나가 상기 클록신호로서 공급되며, 또 상기 출력선택회로에 상기 조합논리회로의 입력신호의 하나가 3스테이트 상태를 제어하기 위한 제어신호로서 공급되는 프로그래머블 로직회로.
  12. 특허청구범위 제2항에 기재된 프로그래머블 로직 유니트회로를 복수개 가지며, 그중 적어도 1개의 프로그래머블 로직 유니트회로는 상기 클록동기회로에 상기 조합논리회로의 입력신호의 하나가 상기 리세트신호로서 공급되며, 또 상기 출력선택회로에 상기 조합논리회로의 입력신호의 하나가 3스테이트 상태를 제어하기 위한 제어신호로서 공급되는 프로그래머블 로직회로.
  13. 특허청구범위 제1항에 기재된 프로그래머블 로직 유니트회로를 복수개 가지며, 그중 제1프로그래머블 로직 유니트회로에서는 상기 조합논리회로의 입력신호의 하나가 상기 클럭동기회로에 클록신호로서 공급되며, 상기와는 상이한 제2프로그래머블 로직 유니트회로에서는 상기 조합논리회로의 입력신호의 하나가 상기 출력선택회로에 출력선택용의 제어신호로서 공급되며, 또 상기 제1프로그래머블 로직 유니트회로에서 사용되는 클럭신호가 상기 클럭동기회로의 클록신호로서 공급되는 프로그래머블 로직회로.
  14. 특허청구범위 제1항에 기재된 프로그래머블 로직 유니트회로를 복수개 가지며, 그중 제1프로그래머블 로직 유니트회로에서는 상기 조합논리회로의 입력신호의 하나가 상기 클럭동기회로에 클록신호로서 공급되며, 상기와는 상이한 제2프로그래머블 로직 유니트회로에서는 상기 조합논리회로의 입력신호의 하나가 상기 출력선택회로에 출력선택용의 제어신호로서 공급되며, 또 상기 제1프로그래머블 로직 유니트회로에서 사용되는 클록신호가 상기 클럭동기회로의 클록신호로서 공급되며, 상기 제2프로그래머블 로직 유니트회로에서는 상기 조합논리회로에서는 상기 제2프로그래머블 로직 유니트회로내의 클록동기회로에서 사용되는 리세트신호가 제1프로그래머블 로직 유니트회로내의 클록동기회로에 리세트신호로서 공급되는 프로그래머블 로직회로.
  15. 제13항 또는 제14항에 있어서, 상기 제1, 제2 프로그래머블 로직 유니트회로내의 각 클록동기회로에 공급되는 클록신호가 서로 반전관계로 되어 있는 프로그래머블 로직회로.
  16. 제15항에 있어서, 상기 제1, 제2 프로그래머블 로직 유니트회로는 동일한 집적회로내의 형성되며, 또 이 집적회로내에서 서로 인접하게 배치되는 프로그래머블 로직회로.
  17. 데이터를 기억하는 메모리회로와, 상기 메모리회로의 기억데이터에 대응하여 회로기능이 변경되는 논리회로와, 상기 메모리회로에서 데이터를 판독제어하는 판독제어수단과, 상기 메모리회로에서 판독되는 데이터를 전송하기 위한 데이터선과, 상기 논리회로의 임의의 회로노드에 있어서의 신호를 관측하기 위해서 상기 신호를 판독제어하는 관측제어수단을 구비하며, 상기 관측제어수단은 상기 판독제어수단의 일부를 포함하는 것을 특징으로 하는 프로그래머블 로직 유니트회로.
  18. 제17항에 있어서, 상기 논리회로의 임의의 회로노드에서 판독되는 신호가 상기 데이터선을 통해서 전송되는 프로그래머블 로직 유니트회로.
  19. 제18항에 있어서, 상기 논리회로의 임의의 회로노드에서 서로 상보하는 레벨의 1쌍의 신호가 판독되는 프로그래머블 로직 유니트회로.
  20. 제17항에 있어서, 상기 판독제어수단이 상기 메모리회로에 접속된 메모리회로선택선을 포함하는 프로그래머블 로직 유니트회로.
  21. 제20항에 있어서, 상기 관측제어수단이 상기 논리회로의 임의의 회로노드에서 판독되는 신호를 전송하기 위한 신호선과, 상기 논리회로의 임의의 회로노드와 상기 신호선사이에 삽입되며, 상기 메모리회로선택선의 신호로 제어되는 스위치수단을 포함하는 프로그래머블 로직 유니트회로.
  22. 제17항에 있어서, 상기 관측제어수단이 상기 논리회로의 임의의 회로노드와 상기 데이터선사이에 삽입되며, 상기 메모리회로선택선의 신호와는 상이한 독립된 신호로 제어되는 스위치수단을 포함하는 프로그래머블 로직 유니트회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920007822A 1991-05-10 1992-05-08 프로그래버블 로직 유니트회로 및 프로그래머블 로직회로 KR950012952B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-105567 1991-05-10
JP10556791 1991-05-10

Publications (2)

Publication Number Publication Date
KR920022672A true KR920022672A (ko) 1992-12-19
KR950012952B1 KR950012952B1 (ko) 1995-10-23

Family

ID=14411112

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007822A KR950012952B1 (ko) 1991-05-10 1992-05-08 프로그래버블 로직 유니트회로 및 프로그래머블 로직회로

Country Status (4)

Country Link
US (1) US5309045A (ko)
EP (1) EP0512536B1 (ko)
KR (1) KR950012952B1 (ko)
DE (1) DE69227144T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5386155A (en) * 1993-03-30 1995-01-31 Intel Corporation Apparatus and method for selecting polarity and output type in a programmable logic device
US5652902A (en) * 1993-06-08 1997-07-29 Theseus Research, Inc. Asynchronous register for null convention logic systems
US5815024A (en) * 1993-06-11 1998-09-29 Altera Corporation Look-up table using multi-level decode
US5438295A (en) * 1993-06-11 1995-08-01 Altera Corporation Look-up table using multi-level decode
CA2126265A1 (en) * 1993-09-27 1995-03-28 Michael Robert Cantone System for synthesizing field programmable gate array implementations from high level circuit descriptions
US5737578A (en) * 1994-11-18 1998-04-07 International Business Machines Corp. Apparatus and method for partitioning multiport rams
US5646546A (en) * 1995-06-02 1997-07-08 International Business Machines Corporation Programmable logic cell having configurable gates and multiplexers
US5781032A (en) * 1996-09-09 1998-07-14 International Business Machines Corporation Programmable inverter circuit used in a programmable logic cell
EP2109053B1 (en) * 2006-12-28 2015-08-19 NEC Corporation Signal selection device, method, and program

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2202355B (en) * 1985-02-27 1989-10-11 Xilinx Inc Configurable storage circuit
US4706216A (en) * 1985-02-27 1987-11-10 Xilinx, Inc. Configurable logic element
US4684830A (en) * 1985-03-22 1987-08-04 Monolithic Memories, Inc. Output circuit for a programmable logic array
US4933577A (en) * 1985-03-22 1990-06-12 Advanced Micro Devices, Inc. Output circuit for a programmable logic array
US4742252A (en) * 1985-03-29 1988-05-03 Advanced Micro Devices, Inc. Multiple array customizable logic device
US4789951A (en) * 1986-05-16 1988-12-06 Advanced Micro Devices, Inc. Programmable array logic cell
US4910417A (en) * 1986-09-19 1990-03-20 Actel Corporation Universal logic module comprising multiplexers
US5019736A (en) * 1986-11-07 1991-05-28 Concurrent Logic, Inc. Programmable logic cell and array
DE3875909T2 (de) * 1987-11-20 1993-05-13 Kawasaki Steel Co Programmierbare logische vorrichtung.
US4878200A (en) * 1987-12-30 1989-10-31 Intel Corporation Product term sharing/allocation in an EPROM array
EP0383952A4 (en) * 1988-08-31 1991-07-03 Fujitsu Limited Constitution for expanding logic scale of a programmable logic array
GB8828828D0 (en) * 1988-12-09 1989-01-18 Pilkington Micro Electronics Semiconductor integrated circuit
US4912345A (en) * 1988-12-29 1990-03-27 Sgs-Thomson Microelectronics, Inc. Programmable summing functions for programmable logic devices
US5027011A (en) * 1989-10-31 1991-06-25 Sgs-Thomson Microelectronics, Inc. Input row drivers for programmable logic devices
US5144166A (en) * 1990-11-02 1992-09-01 Concurrent Logic, Inc. Programmable logic cell and array

Also Published As

Publication number Publication date
KR950012952B1 (ko) 1995-10-23
EP0512536A3 (en) 1995-08-02
DE69227144T2 (de) 1999-03-18
EP0512536B1 (en) 1998-09-30
EP0512536A2 (en) 1992-11-11
DE69227144D1 (de) 1998-11-05
US5309045A (en) 1994-05-03

Similar Documents

Publication Publication Date Title
US6151258A (en) Programmable logic device with multi-port memory
KR920006971A (ko) 멀티포오트메모리
KR910014953A (ko) 용장성 직렬 메모리
KR930018857A (ko) 프로그래머블 논리회로
KR890012233A (ko) 데이타 처리 시스템과 이를 이용한 비디오 처리 시스템
KR870004384A (ko) 신호 처리 회로
KR870009384A (ko) 반도체 기억 장치
KR900008516A (ko) 버퍼 기억장치
US5543731A (en) Dynamic and preset static multiplexer in front of latch circuit for use in static circuits
KR920022672A (ko) 프로그래머블 로직 유니트회로 및 프로그래머블 로직회로
KR920010650A (ko) 프로그래머블 집적회로
US4706217A (en) Sequential logic circuit
US5272675A (en) High-speed first-in first-out memory flexible to increase the memory capacity
KR920001528A (ko) 동기형 데이터전송회로를 갖춘 다이나믹형 반도체기억장치
KR100255511B1 (ko) 이중센싱출력경로를구비한동기화메모리장치
KR910020724A (ko) 반도체 기억장치
KR970016939A (ko) 무작위 수 발생기로부터 판독되는 수의 무작위성을 향상시키는 대기 제어 회로를 지니는 무작위 수 발생기
KR960706123A (ko) 재구성 가능한 프로그램 상태 워드를 구비한 마이크로콘트롤러(Microcontroller with a reconfigurble progam status word)
KR880011656A (ko) 레지스터 회로
KR100697896B1 (ko) 발생기 시스템 제어기 및 제어 방법
KR970051398A (ko) 메모리 장치의 테스트 회로
US5778037A (en) Method for the resetting of a shift register and associated register
JPS6031641A (ja) ワンチツプマイクロコンピユ−タ
US20050232056A1 (en) Electronic device with data storage device
KR930020458A (ko) 파이프라인 동작형 메모리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 17

EXPY Expiration of term