JP4612139B2 - 入力回路及びその入力回路を利用する半導体装置 - Google Patents
入力回路及びその入力回路を利用する半導体装置 Download PDFInfo
- Publication number
- JP4612139B2 JP4612139B2 JP2000030803A JP2000030803A JP4612139B2 JP 4612139 B2 JP4612139 B2 JP 4612139B2 JP 2000030803 A JP2000030803 A JP 2000030803A JP 2000030803 A JP2000030803 A JP 2000030803A JP 4612139 B2 JP4612139 B2 JP 4612139B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- serial data
- address signal
- input circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
- Shift Register Type Memory (AREA)
- Information Transfer Systems (AREA)
- Memory System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、入力回路及びその入力回路を利用する半導体装置に係り、特に、クロックに同期してシリアルデータを供給され、そのシリアルデータをパラレルデータに変換する入力回路及びその入力回路を利用する半導体装置に関する。
【０００２】
【従来の技術】
例えば、半導体装置は、外部から供給されるシリアルデータをパラレルデータに変換し、そのパラレルデータをアドレス信号に従ってデータバスに出力する入力回路を有することがある。この入力回路は、１つのコマンド信号に対応して供給される１つのアドレス信号から複数のアドレス信号を生成し、そのアドレス信号に従ってパラレルデータをデータバスに出力する。
【０００３】
図１は、入力回路１００の一例の構成図を示す。また、図２は入力回路１００の動作を説明する図を示す。なお、図１及び図２は、一例として外部クロック周波数の２倍の周波数でデータを供給されるＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｌａｔｅ）方式について記載している。
【０００４】
まず、図２（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給される。ここで、アドレス信号Ａ２は、アドレス下位２ビットの組み合わせに対応したものであり、例えばアドレス下位２ビット（Ｙ１，Ｙ０）の組み合わせにより表現される４つのアドレス信号Ａ０〜Ａ３のうちの一つである。
【０００５】
なお、ライトコマンドと共に供給されたアドレス信号Ａ２は、引き続き供給される４つのデータがＡ２，Ａ３，Ａ０，Ａ１の順番に入力されることを示すものである。
【０００６】
続いて、内部クロックＣＬＫ１の周波数でデータがＡ２，Ａ３，Ａ０，Ａ１の順番で入力バッファ１１０を介してシフトレジスタ１２０に供給される。このときのシフトレジスタ１２０の動作は、図２（Ｂ）に示すように、入力されたデータを順次シフトする。
【０００７】
例えば、ライトコマンドと共に供給されたアドレス信号がＡ２である場合、シフトレジスタ１２０のＮ０にはデータＡ２，Ｎ１にはＡ３，Ｎ２にはＡ０，Ｎ３にはＡ１が夫々格納される。
【０００８】
シフトレジスタ１２０のＮ０〜Ｎ３はデータスイッチ部１３０に含まれるスイッチ１３１〜スイッチ１３４に夫々接続されており、スイッチ１３１〜１３４を介してデータバスＡ０〜Ａ３に接続されている。そして、スイッチ１３１〜１３４を、供給されるアドレス信号に従って制御することにより、供給されたデータを対応するデータバスに出力していた。
【０００９】
例えば、図２（Ｃ）に示すように、ライトコマンドと共に供給されたアドレス信号がＡ２である場合、シフトレジスタ１２０のＮＯとデータバスＡ２，Ｎ１とデータバスＡ３，Ｎ２とデータバスＡ０，Ｎ３とデータバスＡ１とが接続されることになる。
【００１０】
このように、アドレスの下位２ビットの組み合わせに対応した４個のアドレス信号（例えば、Ａ０〜Ａ３）を一組とし、入力される４個のデータの順番（例えば、Ａ２，Ａ３，Ａ０，Ａ１）を自動的に認識して、対応するデータバスにデータを出力する動作を４Ｎ動作という。
【００１１】
図３は、入力回路２００の一例の構成図を示す。また、図４は入力回路２００の動作を説明する図を示す。図３の入力回路３００は、４個のデータＡ０〜Ａ３に対応して４個の取り込みバッファ１４０〜１４３を設け、その取り込みバッファ１４０〜１４３に供給するデータ取り込み用クロックを制御することにより４Ｎ動作を実現している。
【００１２】
まず、図４（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給される。アドレスカウンタ１５０は、そのアドレス信号Ａ２に従って、図４（Ｂ）に示すようにデータ取り込み用クロック▲１▼〜▲４▼を発生し、取り込みバッファ１４０〜１４３に夫々供給する。
【００１３】
ここで、データ取り込み用クロック▲１▼は取り込みバッファ１４０，データ取り込み用クロック▲２▼は取り込みバッファ１４１，データ取り込み用クロック▲３▼は取り込みバッファ１４２，データ取り込み用クロック▲４▼は取り込みバッファ１４３に夫々供給されている。
【００１４】
取り込みバッファ１４０〜１４３はデータ取り込み用クロック▲１▼〜▲４▼のタイミングでデータを取り込むので、図４（Ｃ）に示すようにデータＡ０〜Ａ３を取り込む。そして、図４（Ｃ）に示すように、取り込みバッファ１４０〜１４３は、供給されたデータＡ０〜Ａ３を対応するデータバスＡ０〜Ａ３に出力していた。
【００１５】
【発明が解決しようとする課題】
しかしながら、図１の入力回路１００は、データスイッチ部１３０を多数のスイッチで構成する必要があった。
【００１６】
例えば、アドレスの下位ｎビットの組み合わせに対応した２ｎ個のアドレス信号を一組とし、入力される２ｎ個のデータの順番を自動的に認識して、対応するデータバスにデータを出力する場合、データスイッチ部１３０は（２ｎ）２個（例えば４Ｎ動作の場合、４２個）のスイッチを必要とした。
【００１７】
したがって、回路面積が増大し、更に回路構成が複雑になるという問題があった。
【００１８】
また、図３の入力回路２００は、データ取り込み用クロックを最高周波数で発生する必要がある。しかし、データ取り込み用クロックはアドレスカウンタ１５０等の論理回路で生成する必要があり、高速化が困難であるという問題があった。
【００１９】
本発明は、上記の点に鑑みなされたもので、回路を縮小且つ単純化することができ、高速化に対応することが可能な入力回路及びその入力回路を利用する半導体装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
そこで、上記課題を解決するため、請求項１記載の入力回路は、入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路において、前記入力されるシリアルデータを順次シフトするデータシフト手段（例えば、図５におけるシフトレジスタ１４）と、前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段（例えば、図５における入力ポイントセレクタ１２）とを有し、前記データシフト手段は、２ｎ−１個の段を有し、前記選択手段の選択に従ってシリアルデータを入力する段を選択し、前記データシフト手段は、前記シリアルデータが格納されているｎ個の段の出力と、前記シリアルデータが格納されていないｎ−１個の段の出力とを論理演算し、前記アドレス信号に従ったｎビットのパラレルデータに変換することを特徴とする。
【００２１】
このように、アドレス信号に従って、データシフト手段にシリアルデータを入力する段を選択できることにより、供給されるシリアルデータをパラレルデータに変換して対応するデータバス等に出力することが可能である。
【００２３】
このように、データシフト手段を２ｎ−１個の段で構成し、その段からシリアルデータを入力する段を選択することにより、供給されるシリアルデータをパラレルデータに変換して対応するデータバス等に出力することが可能である。
【００２５】
データシフト手段を２ｎ−１個の段で構成すると、シリアルデータが格納されていない段ができるので、シリアルデータが格納されている段と格納されていない段とで所定の論理演算を行なうことにより必要な出力を生成することができる。
【００２６】
また、請求項２記載の入力回路は、入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路において、前記入力されるシリアルデータを順次シフトするデータシフト手段と、前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段とを有し、前記データシフト手段（例えば、図８におけるシフトレジスタ４０）は、ｎ個の段で構成され、ｎ段目に格納されているデータを１段目にシフトするフィードバック構造を有し、前記選択手段の選択に従ってシリアルデータを入力する段を選択することを特徴とする。
【００２７】
このように、フィードバックループを有することにより、シリアルデータを入力する段を選択したとしてもデータシフト手段をｎ段で構成することが可能である。
【００２８】
また、請求項３記載の入力回路は、前記データシフト手段は、前記アドレス信号に従ってシリアルデータを入力する段を選択することで前記ｎビットのシリアルデータが入力されているｎ個の段の出力が、前記アドレスに従ったパラレルデータに変換されていることを特徴とする。
【００２９】
このように、アドレス信号に従ってシリアルデータを入力する段を選択することにより、ｎ個の段の出力をアドレスに従ったパラレルデータに変換することが可能である。
【００３０】
また、請求項４記載の入力回路は、前記シリアルデータは、ｎビットを一単位とし、前記アドレス信号に従って各ビットのデータの出力先が決定されていることを特徴とする。
【００３１】
このように、アドレス信号に従ってシリアルデータを入力する段を選択することにより、ｎビットを一単位として構成されるシリアルデータがデータシフト手段に入力されたとき、ｎ個の段の出力をアドレスに従ったパラレルデータとすることが可能である。
【００３２】
また、請求項５記載の入力回路は、前記データシフト手段は、前記選択手段の選択に従って制御される複数のスイッチング手段と、前記入力されるシリアルデータを格納する複数のデータ保持手段とを有し、前記複数のスイッチング手段を制御することにより前記複数のデータ保持手段から前記シリアルデータを入力する段を選択することを特徴とする。
【００３３】
このように、データシフト手段はスイッチング手段とデータ保持手段とを有することにより、複数のデータ保持手段からシリアルデータを入力する段を選択することが可能である。
【００３４】
また、請求項６記載の半導体装置は、入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路を有する半導体装置において、前記入力されるシリアルデータを順次シフトするデータシフト手段と、前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段とを有し、前記データシフト手段は、２ｎ−１個の段を有し、前記選択手段の選択に従ってシリアルデータを入力する段を選択し、前記データシフト手段は、前記シリアルデータが格納されているｎ個の段の出力と、前記シリアルデータが格納されていないｎ−１個の段の出力とを論理演算し、前記アドレス信号に従ったｎビットのパラレルデータに変換することを特徴とする。
また、請求項７記載の半導体装置は、入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路を有する半導体装置において、前記入力されるシリアルデータを順次シフトするデータシフト手段と、前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段とを有し、前記データシフト手段は、ｎ個の段で構成され、ｎ段目に格納されているデータを１段目にシフトするフィードバック構造を有し、前記選択手段の選択に従ってシリアルデータを入力する段を選択することを特徴とする。
【００３５】
このように、本発明の入力回路を半導体装置に利用することにより、回路の縮小化及びシリアル／パラレル変換の高速化が可能となる。
【００３８】
なお、上記括弧内の符号は理解を容易にするために付したものであり、一例にすぎない。
【００３９】
【発明の実施の形態】
次に、本発明の実施の形態について図面に基づいて説明する。
【００４０】
図５は、本発明の入力回路１の第１実施例の構成図を示す。図５の入力回路１は、外部から供給されるシリアルデータをパラレルデータに変換し、そのパラレルデータをアドレス信号に従ってデータバスに出力するものである。なお、入力回路１は１つのコマンド信号に対応して供給される１つのアドレス信号から複数のアドレス信号を生成し、そのアドレス信号に従ってパラレルデータをデータバスに出力する。
【００４１】
以下、アドレスの下位２ビットの組み合わせに対応した４個のアドレス信号（例えば、Ａ０〜Ａ３）を一組とし、入力される４個のデータの順番（例えば、Ａ２，Ａ３，Ａ０，Ａ１）を自動的に認識して、対応するデータバスＡ０〜Ａ３にデータを出力する場合の動作について説明する。
【００４２】
図５の入力回路１は、入力バッファ１０，入力ポイントセレクタ１２，シフトレジスタ１４，インバータ回路１６〜２０，及びＮＡＮＤ回路２１〜２３を含むように構成される。
【００４３】
シフトレジスタ１４は、７段（Ｎ３，Ｎ２，Ｎ１，Ｎ０，Ｎ３′，Ｎ２′，及びＮ１′）で構成され、Ｎ３からＮ１′方向に入力されたデータをシフトする。なお、２ｎ個（ｎ＝１，２，３，・・・）のアドレス信号を一組とした場合、シフトレジスタ１４は〔２×２ｎ−１〕段で構成されることになる。
【００４４】
入力ポイントセレクタ１２は、入力されるアドレス信号に従って、シフトレジスタ１４のデータ入力ポイントを制御するものである。例えば、ライトコマンドと共にアドレス信号Ａ２が供給された場合、入力ポイントセレクタ１２は、シフトレジスタ１４のデータ入力ポイントとしてＮ１を選択する。
【００４５】
シフトレジスタ１４のＮ３，Ｎ３′は、ＮＡＮＤ回路２１に接続されており、ＮＡＮＤ回路２１の出力がインバータ１６を介してデータバスＡ３に接続される。シフトレジスタ１４のＮ２，Ｎ２′は、ＮＡＮＤ回路２２に接続されており、ＮＡＮＤ回路２２の出力がインバータ１７を介してデータバスＡ２に接続される。シフトレジスタ１４のＮ１，Ｎ１′は、ＮＡＮＤ回路２３に接続されており、ＮＡＮＤ回路２３の出力がインバータ１８を介してデータバスＡ１に接続される。また、シフトレジスタ１４のＮ０は、インバータ１９，２０を介してデータバスＡ０に接続される。
【００４６】
以下、このように構成された入力回路の動作について図６を参照しつつ説明する。図６は、本発明の入力回路１の動作を説明する一例の図を示す。
【００４７】
まず、図６（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給される。ここで、アドレス信号Ａ２は、アドレス下位２ビットの組み合わせに対応したものであり、例えばアドレス下位２ビット（Ｙ１，Ｙ０）の組み合わせにより表現される４つのアドレス信号Ａ０〜Ａ３のうちの一つである。
【００４８】
なお、ライトコマンドと共に供給されたアドレス信号Ａ２は、引き続き供給される４つのデータがＡ２，Ａ３，Ａ０，Ａ１の順番に入力されることを示すものである。また、ライトコマンドと共に供給されるアドレス信号がＡ４である場合、引き続き供給される４つのデータがＡ４，Ａ０，Ａ１，Ａ２の順番に入力されることを示す。
【００４９】
入力ポイントセレクタ１２は、図６（Ｂ）に示すように、供給されたアドレス信号Ａ２に従ってシフトレジスタ１４のデータ入力ポイントとしてＮ１を選択する。続いて、内部クロックＣＬＫ１の周波数でデータがＡ２，Ａ３，Ａ０，Ａ１の順番で入力バッファ１０を介してシフトレジスタ１４に供給される。
【００５０】
このとき、シフトレジスタ１４はデータ入力ポイントがＮ１に選択されているので、図６（Ｃ）に示すように、入力バッファ１０から供給されるデータがＮ１から連続して入力される。４個のデータが入力されると、シフトレジスタ１４のＮ２′，Ｎ３′，Ｎ０，Ｎ１には、データＡ２，Ａ３，Ａ０，Ａ１が格納される。なお、データが格納されていないシフトレジスタ１４のＮ１′，Ｎ２，Ｎ３は、予め定められた値（例えば、図５の構成ではＨＩＧＨの値）を格納しておく。
【００５１】
まず、シフトレジスタ１４のＮＯに格納されているデータＡ０は、インバータ１９，２０を介してデータバスＡ０に出力される。また、シフトレジスタ１４のＮ１に格納されているデータＡ１とＮ１′に格納されている値とがＮＡＮＤ回路２３に供給され、インバータ１８を介してデータバスＡ１に出力される。
【００５２】
また、シフトレジスタ１４のＮ２′に格納されているデータＡ２とＮ２に格納されている値とがＮＡＮＤ回路２２に供給され、インバータ１７を介してデータバスＡ２に出力される。シフトレジスタ１４のＮ３′に格納されているデータＡ３とＮ３に格納されている値とがＮＡＮＤ回路２１に供給され、インバータ１６を介してデータバスＡ３に出力される。
【００５３】
例えば、Ｎ１′にＨＩＧＨの値を格納しておけば、Ｎ１に格納されているデータＡ１がデータバスＡ１にそのまま出力されることになる。Ｎ２′，Ｎ３′に格納されているデータについても同様である。
【００５４】
次に、図７を参照しつつシフトレジスタ１４の構成を更に詳細に説明する。図７は、シフトレジスタ１４の一実施例の構成図を示す。
【００５５】
まず、図６（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給されると、入力ポイントセレクタ１２はアドレス信号Ａ２に従って、シフトレジスタ１４のデータ入力ポイントをＮ１に制御する信号を出力する。
【００５６】
具体的には、図６（Ｂ）に示すように、入力ポイントセレクタ１２は出力端子Ｎ（Ａ２）からＨＩＧＨの値を出力し、その他の出力端子からＬＯＷの値を出力する。入力ポイントセレクタ１２の出力端子Ｎ（Ａ２）はＳＷ２に接続されており、ＳＷ２がｂ側に接続される。
【００５７】
ＳＷ１，ＳＷ３は、出力端子Ｎ（Ａ１），Ｎ（Ａ３）に接続されており、ＳＷ１，ＳＷ３がａ側に接続される。また、ＳＷ０は出力端子Ｎ（Ａ０）に接続されており、ＳＷ０が切断される。
【００５８】
したがって、入力バッファ１０から供給されるデータは、ｂ側に接続されているＳＷ２を介してフリップフロップ（以下、ＦＦという。）１に入力される。その後、ＦＦ１から連続して入力されたデータＡ２，Ａ３，Ａ０，Ａ１は順次シフトし、シフトレジスタ１４のＦＦ１，ＦＦ０，ＦＦ３′，ＦＦ２′には、データＡ１，Ａ０，Ａ３，Ａ２が格納される。なお、シフトレジスタ１４は、データが格納されないＦＦ３，ＦＦ２，ＦＦ１′にＳＥＴ信号が供給されるように構成される。
【００５９】
このように、シフトレジスタ１４は、ライトコマンドと共に供給されるアドレス信号に従ってデータ入力ポイントを選択することができ、供給されるデータを対応するデータバスに出力することが可能である。
【００６０】
図８は、本発明の入力回路１の第２実施例の構成図を示す。図８の入力回路１は、入力バッファ１０，入力ポイントセレクタ１２，シフトレジスタ４０，インバータ回路４２〜４９を含むように構成される。
【００６１】
シフトレジスタ４０は、４段（Ｎ３，Ｎ２，Ｎ１，Ｎ０）で構成され、Ｎ３からＮ０方向に入力されたデータをシフトする。また、Ｎ０までシフトされたデータは、次のシフトでＮ３にフィードバックされる。このように、シフトレジスタ４０はフィードバックループを設けたことを特徴とする。なお、２ｎ個（ｎ＝１，２，３，・・・）のアドレス信号を一組とした場合、シフトレジスタ４０は２ｎ段で構成すればよい。
【００６２】
入力ポイントセレクタ１２は、第１実施例の入力回路と同様に、入力されるアドレス信号に従って、シフトレジスタ４０のデータ入力ポイントを制御する。
【００６３】
シフトレジスタ４０のＮ３，Ｎ２，Ｎ１，Ｎ０は、２段のインバータ回路を介してデータバスＡ３，Ａ２，Ａ１，Ａ０に接続されており、格納されているデータを対応するデータバスに出力する。
【００６４】
以下、このように構成された入力回路の動作について図９を参照しつつ説明する。図９は、本発明の入力回路１の動作を説明する一例の図を示す。
【００６５】
まず、図９（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給される。入力ポイントセレクタ１２は、図９（Ｂ）に示すように、供給されたアドレス信号Ａ２に従ってシフトレジスタ４０のデータ入力ポイントとしてＮ１を選択する。続いて、内部クロックＣＬＫ１の周波数でデータがＡ２，Ａ３，Ａ０，Ａ１の順番で入力バッファ１０を介してシフトレジスタ４０に供給される。
【００６６】
このとき、シフトレジスタ４０はデータ入力ポイントがＮ１に選択されているので、図９（Ｃ）に示すように、入力バッファ１０から供給されるデータがＮ１から連続して入力される。３個のデータが入力されると、最初に入力されたデータＡ２がフィードバックループを介してＮ３にシフトされる。したがって、４個のデータが入力されると、シフトレジスタ４０のＮ３，Ｎ２，Ｎ１，Ｎ０には、データＡ３，Ａ２，Ａ１，Ａ０が格納される。
【００６７】
なお、シフトレジスタ４０のＮ３，Ｎ２，Ｎ１，Ｎ０に格納されているデータＡ３，Ａ２，Ａ１，Ａ０は、図９（Ｄ）に示すように２段のインバータを介してデータバスＡ３，Ａ２，Ａ１，Ａ０に出力される。
【００６８】
次に、図１０を参照しつつシフトレジスタ４０の構成を更に詳細に説明する。
図１０は、シフトレジスタ４０の一実施例の構成図を示す。
【００６９】
まず、図９（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給されると、入力ポイントセレクタ１２はアドレス信号Ａ２に従って、シフトレジスタ４０のデータ入力ポイントをＮ１に制御する信号を出力する。
【００７０】
具体的には、図９（Ｂ）に示すように、入力ポイントセレクタ１２は出力端子Ｎ（Ａ２）からＨＩＧＨの値を出力し、その他の出力端子からＬＯＷの値を出力する。入力ポイントセレクタ１２の出力端子Ｎ（Ａ２）はＳＷ２に接続されており、ＳＷ２がｂ側に接続される。
【００７１】
また、入力ポイントセレクタ１２の出力端子Ｎ（Ａ１），Ｎ（Ａ０），Ｎ（Ａ３）は、夫々ＳＷ１，ＳＷ０，ＳＷ３に接続されており、ＳＷ１，ＳＷ０，ＳＷ３がａ側に接続される。
【００７２】
したがって、入力バッファ１０から供給されるデータは、ｂ側に接続されているＳＷ２を介してＦＦ１に入力される。その後、ＦＦ１から連続して入力されたデータＡ２，Ａ３，Ａ０，Ａ１は、ａ側に接続されているＳＷ１，ＳＷ０，ＳＷ３を介して順次シフトされる。なお、ＦＦ０に格納されているデータは、フィードバックループを介してＦＦ３にシフトされることになる。
【００７３】
このように、シフトレジスタ４０は、ライトコマンドと共に供給されるアドレス信号に従ってデータ入力ポイントを選択することができ、供給されるデータを対応するデータバスに出力することが可能である。
【００７４】
更に、第２実施例の入力回路は、シフトレジスタ４０内の全てのＦＦにデータが格納されるので、第１実施例で必要であったＳＥＴ信号が不要となる。その為、第２実施例の入力回路は第１実施例の入力回路より簡単な構成で実現が可能である。
【００７５】
図１１は、本発明の入力回路１を利用する半導体装置２の一例の構成図を示す。
【００７６】
図１１の半導体装置２は、Ｄｅｌａｙｅｄ Ｗｒｉｔｅ方式のＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ ＲＡＭ）に本発明の入力回路１を適用したものである。外部から入力されるデータは、バッファ／レジスタ５０を介してシリパラ変換器５２（本発明の入力回路１に相当）に供給される。
【００７７】
このシリパラ変換器５２は、１つのコマンド信号に対応して供給される１つのアドレス信号から複数のアドレス信号を生成し、そのアドレス信号に従ってパラレルデータをコモンデータバスに出力することが可能である。なお、図示はしていないが、シリパラ変換器５２は本発明の処理に必要なアドレス信号が供給されている。
【００７８】
以上のように、本発明の入力回路１を半導体装置２に適用すれば、回路を縮小することができ、供給されるデータを高速にシリアル／パラレル変換すると共に、そのパラレルデータを対応するデータバスに出力することが可能である。
【００７９】
【発明の効果】
上述の如く、本発明によれば、アドレス信号に従って、データシフト手段にシリアルデータを入力する段を選択できることにより、供給されるシリアルデータをパラレルデータに変換して対応するデータバス等に出力することが可能である。
【００８０】
したがって、縮小化および単純化することができ、高速化に対応することが可能な入力回路及びその入力回路を利用する半導体装置が実現できる。
【００８１】
【図面の簡単な説明】
【図１】入力回路の一例の構成図である。
【図２】入力回路の動作を説明する図である。
【図３】入力回路の他の一例の構成図である。
【図４】入力回路の動作を説明する図である。
【図５】本発明の入力回路の第１実施例の構成図である。
【図６】本発明の入力回路の動作を説明する一例の図である。
【図７】シフトレジスタの一実施例の構成図である。
【図８】本発明の入力回路の第２実施例の構成図である。
【図９】本発明の入力回路の動作を説明する一例の図である。
【図１０】シフトレジスタの一実施例の構成図である。
【図１１】本発明の入力回路を利用する半導体装置の一例の構成図である。
【符号の説明】
１ 入力回路
１０ 入力バッファ
１２ 入力ポイントセレクタ
１４，４０ シフトレジスタ
１６〜２０，３０〜３３，４２〜４９ インバータ回路
２１〜２３ ＮＡＮＤ回路
３４〜３７ ＮＯＲ回路
５０ バッファ／レジスタ
５２ シリパラ変換器
【発明の属する技術分野】
本発明は、入力回路及びその入力回路を利用する半導体装置に係り、特に、クロックに同期してシリアルデータを供給され、そのシリアルデータをパラレルデータに変換する入力回路及びその入力回路を利用する半導体装置に関する。
【０００２】
【従来の技術】
例えば、半導体装置は、外部から供給されるシリアルデータをパラレルデータに変換し、そのパラレルデータをアドレス信号に従ってデータバスに出力する入力回路を有することがある。この入力回路は、１つのコマンド信号に対応して供給される１つのアドレス信号から複数のアドレス信号を生成し、そのアドレス信号に従ってパラレルデータをデータバスに出力する。
【０００３】
図１は、入力回路１００の一例の構成図を示す。また、図２は入力回路１００の動作を説明する図を示す。なお、図１及び図２は、一例として外部クロック周波数の２倍の周波数でデータを供給されるＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｌａｔｅ）方式について記載している。
【０００４】
まず、図２（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給される。ここで、アドレス信号Ａ２は、アドレス下位２ビットの組み合わせに対応したものであり、例えばアドレス下位２ビット（Ｙ１，Ｙ０）の組み合わせにより表現される４つのアドレス信号Ａ０〜Ａ３のうちの一つである。
【０００５】
なお、ライトコマンドと共に供給されたアドレス信号Ａ２は、引き続き供給される４つのデータがＡ２，Ａ３，Ａ０，Ａ１の順番に入力されることを示すものである。
【０００６】
続いて、内部クロックＣＬＫ１の周波数でデータがＡ２，Ａ３，Ａ０，Ａ１の順番で入力バッファ１１０を介してシフトレジスタ１２０に供給される。このときのシフトレジスタ１２０の動作は、図２（Ｂ）に示すように、入力されたデータを順次シフトする。
【０００７】
例えば、ライトコマンドと共に供給されたアドレス信号がＡ２である場合、シフトレジスタ１２０のＮ０にはデータＡ２，Ｎ１にはＡ３，Ｎ２にはＡ０，Ｎ３にはＡ１が夫々格納される。
【０００８】
シフトレジスタ１２０のＮ０〜Ｎ３はデータスイッチ部１３０に含まれるスイッチ１３１〜スイッチ１３４に夫々接続されており、スイッチ１３１〜１３４を介してデータバスＡ０〜Ａ３に接続されている。そして、スイッチ１３１〜１３４を、供給されるアドレス信号に従って制御することにより、供給されたデータを対応するデータバスに出力していた。
【０００９】
例えば、図２（Ｃ）に示すように、ライトコマンドと共に供給されたアドレス信号がＡ２である場合、シフトレジスタ１２０のＮＯとデータバスＡ２，Ｎ１とデータバスＡ３，Ｎ２とデータバスＡ０，Ｎ３とデータバスＡ１とが接続されることになる。
【００１０】
このように、アドレスの下位２ビットの組み合わせに対応した４個のアドレス信号（例えば、Ａ０〜Ａ３）を一組とし、入力される４個のデータの順番（例えば、Ａ２，Ａ３，Ａ０，Ａ１）を自動的に認識して、対応するデータバスにデータを出力する動作を４Ｎ動作という。
【００１１】
図３は、入力回路２００の一例の構成図を示す。また、図４は入力回路２００の動作を説明する図を示す。図３の入力回路３００は、４個のデータＡ０〜Ａ３に対応して４個の取り込みバッファ１４０〜１４３を設け、その取り込みバッファ１４０〜１４３に供給するデータ取り込み用クロックを制御することにより４Ｎ動作を実現している。
【００１２】
まず、図４（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給される。アドレスカウンタ１５０は、そのアドレス信号Ａ２に従って、図４（Ｂ）に示すようにデータ取り込み用クロック▲１▼〜▲４▼を発生し、取り込みバッファ１４０〜１４３に夫々供給する。
【００１３】
ここで、データ取り込み用クロック▲１▼は取り込みバッファ１４０，データ取り込み用クロック▲２▼は取り込みバッファ１４１，データ取り込み用クロック▲３▼は取り込みバッファ１４２，データ取り込み用クロック▲４▼は取り込みバッファ１４３に夫々供給されている。
【００１４】
取り込みバッファ１４０〜１４３はデータ取り込み用クロック▲１▼〜▲４▼のタイミングでデータを取り込むので、図４（Ｃ）に示すようにデータＡ０〜Ａ３を取り込む。そして、図４（Ｃ）に示すように、取り込みバッファ１４０〜１４３は、供給されたデータＡ０〜Ａ３を対応するデータバスＡ０〜Ａ３に出力していた。
【００１５】
【発明が解決しようとする課題】
しかしながら、図１の入力回路１００は、データスイッチ部１３０を多数のスイッチで構成する必要があった。
【００１６】
例えば、アドレスの下位ｎビットの組み合わせに対応した２ｎ個のアドレス信号を一組とし、入力される２ｎ個のデータの順番を自動的に認識して、対応するデータバスにデータを出力する場合、データスイッチ部１３０は（２ｎ）２個（例えば４Ｎ動作の場合、４２個）のスイッチを必要とした。
【００１７】
したがって、回路面積が増大し、更に回路構成が複雑になるという問題があった。
【００１８】
また、図３の入力回路２００は、データ取り込み用クロックを最高周波数で発生する必要がある。しかし、データ取り込み用クロックはアドレスカウンタ１５０等の論理回路で生成する必要があり、高速化が困難であるという問題があった。
【００１９】
本発明は、上記の点に鑑みなされたもので、回路を縮小且つ単純化することができ、高速化に対応することが可能な入力回路及びその入力回路を利用する半導体装置を提供することを目的とする。
【００２０】
【課題を解決するための手段】
そこで、上記課題を解決するため、請求項１記載の入力回路は、入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路において、前記入力されるシリアルデータを順次シフトするデータシフト手段（例えば、図５におけるシフトレジスタ１４）と、前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段（例えば、図５における入力ポイントセレクタ１２）とを有し、前記データシフト手段は、２ｎ−１個の段を有し、前記選択手段の選択に従ってシリアルデータを入力する段を選択し、前記データシフト手段は、前記シリアルデータが格納されているｎ個の段の出力と、前記シリアルデータが格納されていないｎ−１個の段の出力とを論理演算し、前記アドレス信号に従ったｎビットのパラレルデータに変換することを特徴とする。
【００２１】
このように、アドレス信号に従って、データシフト手段にシリアルデータを入力する段を選択できることにより、供給されるシリアルデータをパラレルデータに変換して対応するデータバス等に出力することが可能である。
【００２３】
このように、データシフト手段を２ｎ−１個の段で構成し、その段からシリアルデータを入力する段を選択することにより、供給されるシリアルデータをパラレルデータに変換して対応するデータバス等に出力することが可能である。
【００２５】
データシフト手段を２ｎ−１個の段で構成すると、シリアルデータが格納されていない段ができるので、シリアルデータが格納されている段と格納されていない段とで所定の論理演算を行なうことにより必要な出力を生成することができる。
【００２６】
また、請求項２記載の入力回路は、入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路において、前記入力されるシリアルデータを順次シフトするデータシフト手段と、前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段とを有し、前記データシフト手段（例えば、図８におけるシフトレジスタ４０）は、ｎ個の段で構成され、ｎ段目に格納されているデータを１段目にシフトするフィードバック構造を有し、前記選択手段の選択に従ってシリアルデータを入力する段を選択することを特徴とする。
【００２７】
このように、フィードバックループを有することにより、シリアルデータを入力する段を選択したとしてもデータシフト手段をｎ段で構成することが可能である。
【００２８】
また、請求項３記載の入力回路は、前記データシフト手段は、前記アドレス信号に従ってシリアルデータを入力する段を選択することで前記ｎビットのシリアルデータが入力されているｎ個の段の出力が、前記アドレスに従ったパラレルデータに変換されていることを特徴とする。
【００２９】
このように、アドレス信号に従ってシリアルデータを入力する段を選択することにより、ｎ個の段の出力をアドレスに従ったパラレルデータに変換することが可能である。
【００３０】
また、請求項４記載の入力回路は、前記シリアルデータは、ｎビットを一単位とし、前記アドレス信号に従って各ビットのデータの出力先が決定されていることを特徴とする。
【００３１】
このように、アドレス信号に従ってシリアルデータを入力する段を選択することにより、ｎビットを一単位として構成されるシリアルデータがデータシフト手段に入力されたとき、ｎ個の段の出力をアドレスに従ったパラレルデータとすることが可能である。
【００３２】
また、請求項５記載の入力回路は、前記データシフト手段は、前記選択手段の選択に従って制御される複数のスイッチング手段と、前記入力されるシリアルデータを格納する複数のデータ保持手段とを有し、前記複数のスイッチング手段を制御することにより前記複数のデータ保持手段から前記シリアルデータを入力する段を選択することを特徴とする。
【００３３】
このように、データシフト手段はスイッチング手段とデータ保持手段とを有することにより、複数のデータ保持手段からシリアルデータを入力する段を選択することが可能である。
【００３４】
また、請求項６記載の半導体装置は、入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路を有する半導体装置において、前記入力されるシリアルデータを順次シフトするデータシフト手段と、前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段とを有し、前記データシフト手段は、２ｎ−１個の段を有し、前記選択手段の選択に従ってシリアルデータを入力する段を選択し、前記データシフト手段は、前記シリアルデータが格納されているｎ個の段の出力と、前記シリアルデータが格納されていないｎ−１個の段の出力とを論理演算し、前記アドレス信号に従ったｎビットのパラレルデータに変換することを特徴とする。
また、請求項７記載の半導体装置は、入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路を有する半導体装置において、前記入力されるシリアルデータを順次シフトするデータシフト手段と、前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段とを有し、前記データシフト手段は、ｎ個の段で構成され、ｎ段目に格納されているデータを１段目にシフトするフィードバック構造を有し、前記選択手段の選択に従ってシリアルデータを入力する段を選択することを特徴とする。
【００３５】
このように、本発明の入力回路を半導体装置に利用することにより、回路の縮小化及びシリアル／パラレル変換の高速化が可能となる。
【００３８】
なお、上記括弧内の符号は理解を容易にするために付したものであり、一例にすぎない。
【００３９】
【発明の実施の形態】
次に、本発明の実施の形態について図面に基づいて説明する。
【００４０】
図５は、本発明の入力回路１の第１実施例の構成図を示す。図５の入力回路１は、外部から供給されるシリアルデータをパラレルデータに変換し、そのパラレルデータをアドレス信号に従ってデータバスに出力するものである。なお、入力回路１は１つのコマンド信号に対応して供給される１つのアドレス信号から複数のアドレス信号を生成し、そのアドレス信号に従ってパラレルデータをデータバスに出力する。
【００４１】
以下、アドレスの下位２ビットの組み合わせに対応した４個のアドレス信号（例えば、Ａ０〜Ａ３）を一組とし、入力される４個のデータの順番（例えば、Ａ２，Ａ３，Ａ０，Ａ１）を自動的に認識して、対応するデータバスＡ０〜Ａ３にデータを出力する場合の動作について説明する。
【００４２】
図５の入力回路１は、入力バッファ１０，入力ポイントセレクタ１２，シフトレジスタ１４，インバータ回路１６〜２０，及びＮＡＮＤ回路２１〜２３を含むように構成される。
【００４３】
シフトレジスタ１４は、７段（Ｎ３，Ｎ２，Ｎ１，Ｎ０，Ｎ３′，Ｎ２′，及びＮ１′）で構成され、Ｎ３からＮ１′方向に入力されたデータをシフトする。なお、２ｎ個（ｎ＝１，２，３，・・・）のアドレス信号を一組とした場合、シフトレジスタ１４は〔２×２ｎ−１〕段で構成されることになる。
【００４４】
入力ポイントセレクタ１２は、入力されるアドレス信号に従って、シフトレジスタ１４のデータ入力ポイントを制御するものである。例えば、ライトコマンドと共にアドレス信号Ａ２が供給された場合、入力ポイントセレクタ１２は、シフトレジスタ１４のデータ入力ポイントとしてＮ１を選択する。
【００４５】
シフトレジスタ１４のＮ３，Ｎ３′は、ＮＡＮＤ回路２１に接続されており、ＮＡＮＤ回路２１の出力がインバータ１６を介してデータバスＡ３に接続される。シフトレジスタ１４のＮ２，Ｎ２′は、ＮＡＮＤ回路２２に接続されており、ＮＡＮＤ回路２２の出力がインバータ１７を介してデータバスＡ２に接続される。シフトレジスタ１４のＮ１，Ｎ１′は、ＮＡＮＤ回路２３に接続されており、ＮＡＮＤ回路２３の出力がインバータ１８を介してデータバスＡ１に接続される。また、シフトレジスタ１４のＮ０は、インバータ１９，２０を介してデータバスＡ０に接続される。
【００４６】
以下、このように構成された入力回路の動作について図６を参照しつつ説明する。図６は、本発明の入力回路１の動作を説明する一例の図を示す。
【００４７】
まず、図６（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給される。ここで、アドレス信号Ａ２は、アドレス下位２ビットの組み合わせに対応したものであり、例えばアドレス下位２ビット（Ｙ１，Ｙ０）の組み合わせにより表現される４つのアドレス信号Ａ０〜Ａ３のうちの一つである。
【００４８】
なお、ライトコマンドと共に供給されたアドレス信号Ａ２は、引き続き供給される４つのデータがＡ２，Ａ３，Ａ０，Ａ１の順番に入力されることを示すものである。また、ライトコマンドと共に供給されるアドレス信号がＡ４である場合、引き続き供給される４つのデータがＡ４，Ａ０，Ａ１，Ａ２の順番に入力されることを示す。
【００４９】
入力ポイントセレクタ１２は、図６（Ｂ）に示すように、供給されたアドレス信号Ａ２に従ってシフトレジスタ１４のデータ入力ポイントとしてＮ１を選択する。続いて、内部クロックＣＬＫ１の周波数でデータがＡ２，Ａ３，Ａ０，Ａ１の順番で入力バッファ１０を介してシフトレジスタ１４に供給される。
【００５０】
このとき、シフトレジスタ１４はデータ入力ポイントがＮ１に選択されているので、図６（Ｃ）に示すように、入力バッファ１０から供給されるデータがＮ１から連続して入力される。４個のデータが入力されると、シフトレジスタ１４のＮ２′，Ｎ３′，Ｎ０，Ｎ１には、データＡ２，Ａ３，Ａ０，Ａ１が格納される。なお、データが格納されていないシフトレジスタ１４のＮ１′，Ｎ２，Ｎ３は、予め定められた値（例えば、図５の構成ではＨＩＧＨの値）を格納しておく。
【００５１】
まず、シフトレジスタ１４のＮＯに格納されているデータＡ０は、インバータ１９，２０を介してデータバスＡ０に出力される。また、シフトレジスタ１４のＮ１に格納されているデータＡ１とＮ１′に格納されている値とがＮＡＮＤ回路２３に供給され、インバータ１８を介してデータバスＡ１に出力される。
【００５２】
また、シフトレジスタ１４のＮ２′に格納されているデータＡ２とＮ２に格納されている値とがＮＡＮＤ回路２２に供給され、インバータ１７を介してデータバスＡ２に出力される。シフトレジスタ１４のＮ３′に格納されているデータＡ３とＮ３に格納されている値とがＮＡＮＤ回路２１に供給され、インバータ１６を介してデータバスＡ３に出力される。
【００５３】
例えば、Ｎ１′にＨＩＧＨの値を格納しておけば、Ｎ１に格納されているデータＡ１がデータバスＡ１にそのまま出力されることになる。Ｎ２′，Ｎ３′に格納されているデータについても同様である。
【００５４】
次に、図７を参照しつつシフトレジスタ１４の構成を更に詳細に説明する。図７は、シフトレジスタ１４の一実施例の構成図を示す。
【００５５】
まず、図６（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給されると、入力ポイントセレクタ１２はアドレス信号Ａ２に従って、シフトレジスタ１４のデータ入力ポイントをＮ１に制御する信号を出力する。
【００５６】
具体的には、図６（Ｂ）に示すように、入力ポイントセレクタ１２は出力端子Ｎ（Ａ２）からＨＩＧＨの値を出力し、その他の出力端子からＬＯＷの値を出力する。入力ポイントセレクタ１２の出力端子Ｎ（Ａ２）はＳＷ２に接続されており、ＳＷ２がｂ側に接続される。
【００５７】
ＳＷ１，ＳＷ３は、出力端子Ｎ（Ａ１），Ｎ（Ａ３）に接続されており、ＳＷ１，ＳＷ３がａ側に接続される。また、ＳＷ０は出力端子Ｎ（Ａ０）に接続されており、ＳＷ０が切断される。
【００５８】
したがって、入力バッファ１０から供給されるデータは、ｂ側に接続されているＳＷ２を介してフリップフロップ（以下、ＦＦという。）１に入力される。その後、ＦＦ１から連続して入力されたデータＡ２，Ａ３，Ａ０，Ａ１は順次シフトし、シフトレジスタ１４のＦＦ１，ＦＦ０，ＦＦ３′，ＦＦ２′には、データＡ１，Ａ０，Ａ３，Ａ２が格納される。なお、シフトレジスタ１４は、データが格納されないＦＦ３，ＦＦ２，ＦＦ１′にＳＥＴ信号が供給されるように構成される。
【００５９】
このように、シフトレジスタ１４は、ライトコマンドと共に供給されるアドレス信号に従ってデータ入力ポイントを選択することができ、供給されるデータを対応するデータバスに出力することが可能である。
【００６０】
図８は、本発明の入力回路１の第２実施例の構成図を示す。図８の入力回路１は、入力バッファ１０，入力ポイントセレクタ１２，シフトレジスタ４０，インバータ回路４２〜４９を含むように構成される。
【００６１】
シフトレジスタ４０は、４段（Ｎ３，Ｎ２，Ｎ１，Ｎ０）で構成され、Ｎ３からＮ０方向に入力されたデータをシフトする。また、Ｎ０までシフトされたデータは、次のシフトでＮ３にフィードバックされる。このように、シフトレジスタ４０はフィードバックループを設けたことを特徴とする。なお、２ｎ個（ｎ＝１，２，３，・・・）のアドレス信号を一組とした場合、シフトレジスタ４０は２ｎ段で構成すればよい。
【００６２】
入力ポイントセレクタ１２は、第１実施例の入力回路と同様に、入力されるアドレス信号に従って、シフトレジスタ４０のデータ入力ポイントを制御する。
【００６３】
シフトレジスタ４０のＮ３，Ｎ２，Ｎ１，Ｎ０は、２段のインバータ回路を介してデータバスＡ３，Ａ２，Ａ１，Ａ０に接続されており、格納されているデータを対応するデータバスに出力する。
【００６４】
以下、このように構成された入力回路の動作について図９を参照しつつ説明する。図９は、本発明の入力回路１の動作を説明する一例の図を示す。
【００６５】
まず、図９（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給される。入力ポイントセレクタ１２は、図９（Ｂ）に示すように、供給されたアドレス信号Ａ２に従ってシフトレジスタ４０のデータ入力ポイントとしてＮ１を選択する。続いて、内部クロックＣＬＫ１の周波数でデータがＡ２，Ａ３，Ａ０，Ａ１の順番で入力バッファ１０を介してシフトレジスタ４０に供給される。
【００６６】
このとき、シフトレジスタ４０はデータ入力ポイントがＮ１に選択されているので、図９（Ｃ）に示すように、入力バッファ１０から供給されるデータがＮ１から連続して入力される。３個のデータが入力されると、最初に入力されたデータＡ２がフィードバックループを介してＮ３にシフトされる。したがって、４個のデータが入力されると、シフトレジスタ４０のＮ３，Ｎ２，Ｎ１，Ｎ０には、データＡ３，Ａ２，Ａ１，Ａ０が格納される。
【００６７】
なお、シフトレジスタ４０のＮ３，Ｎ２，Ｎ１，Ｎ０に格納されているデータＡ３，Ａ２，Ａ１，Ａ０は、図９（Ｄ）に示すように２段のインバータを介してデータバスＡ３，Ａ２，Ａ１，Ａ０に出力される。
【００６８】
次に、図１０を参照しつつシフトレジスタ４０の構成を更に詳細に説明する。
図１０は、シフトレジスタ４０の一実施例の構成図を示す。
【００６９】
まず、図９（Ａ）に示すように、ライトコマンドと共にアドレス信号Ａ２が供給されると、入力ポイントセレクタ１２はアドレス信号Ａ２に従って、シフトレジスタ４０のデータ入力ポイントをＮ１に制御する信号を出力する。
【００７０】
具体的には、図９（Ｂ）に示すように、入力ポイントセレクタ１２は出力端子Ｎ（Ａ２）からＨＩＧＨの値を出力し、その他の出力端子からＬＯＷの値を出力する。入力ポイントセレクタ１２の出力端子Ｎ（Ａ２）はＳＷ２に接続されており、ＳＷ２がｂ側に接続される。
【００７１】
また、入力ポイントセレクタ１２の出力端子Ｎ（Ａ１），Ｎ（Ａ０），Ｎ（Ａ３）は、夫々ＳＷ１，ＳＷ０，ＳＷ３に接続されており、ＳＷ１，ＳＷ０，ＳＷ３がａ側に接続される。
【００７２】
したがって、入力バッファ１０から供給されるデータは、ｂ側に接続されているＳＷ２を介してＦＦ１に入力される。その後、ＦＦ１から連続して入力されたデータＡ２，Ａ３，Ａ０，Ａ１は、ａ側に接続されているＳＷ１，ＳＷ０，ＳＷ３を介して順次シフトされる。なお、ＦＦ０に格納されているデータは、フィードバックループを介してＦＦ３にシフトされることになる。
【００７３】
このように、シフトレジスタ４０は、ライトコマンドと共に供給されるアドレス信号に従ってデータ入力ポイントを選択することができ、供給されるデータを対応するデータバスに出力することが可能である。
【００７４】
更に、第２実施例の入力回路は、シフトレジスタ４０内の全てのＦＦにデータが格納されるので、第１実施例で必要であったＳＥＴ信号が不要となる。その為、第２実施例の入力回路は第１実施例の入力回路より簡単な構成で実現が可能である。
【００７５】
図１１は、本発明の入力回路１を利用する半導体装置２の一例の構成図を示す。
【００７６】
図１１の半導体装置２は、Ｄｅｌａｙｅｄ Ｗｒｉｔｅ方式のＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ ＲＡＭ）に本発明の入力回路１を適用したものである。外部から入力されるデータは、バッファ／レジスタ５０を介してシリパラ変換器５２（本発明の入力回路１に相当）に供給される。
【００７７】
このシリパラ変換器５２は、１つのコマンド信号に対応して供給される１つのアドレス信号から複数のアドレス信号を生成し、そのアドレス信号に従ってパラレルデータをコモンデータバスに出力することが可能である。なお、図示はしていないが、シリパラ変換器５２は本発明の処理に必要なアドレス信号が供給されている。
【００７８】
以上のように、本発明の入力回路１を半導体装置２に適用すれば、回路を縮小することができ、供給されるデータを高速にシリアル／パラレル変換すると共に、そのパラレルデータを対応するデータバスに出力することが可能である。
【００７９】
【発明の効果】
上述の如く、本発明によれば、アドレス信号に従って、データシフト手段にシリアルデータを入力する段を選択できることにより、供給されるシリアルデータをパラレルデータに変換して対応するデータバス等に出力することが可能である。
【００８０】
したがって、縮小化および単純化することができ、高速化に対応することが可能な入力回路及びその入力回路を利用する半導体装置が実現できる。
【００８１】
【図面の簡単な説明】
【図１】入力回路の一例の構成図である。
【図２】入力回路の動作を説明する図である。
【図３】入力回路の他の一例の構成図である。
【図４】入力回路の動作を説明する図である。
【図５】本発明の入力回路の第１実施例の構成図である。
【図６】本発明の入力回路の動作を説明する一例の図である。
【図７】シフトレジスタの一実施例の構成図である。
【図８】本発明の入力回路の第２実施例の構成図である。
【図９】本発明の入力回路の動作を説明する一例の図である。
【図１０】シフトレジスタの一実施例の構成図である。
【図１１】本発明の入力回路を利用する半導体装置の一例の構成図である。
【符号の説明】
１ 入力回路
１０ 入力バッファ
１２ 入力ポイントセレクタ
１４，４０ シフトレジスタ
１６〜２０，３０〜３３，４２〜４９ インバータ回路
２１〜２３ ＮＡＮＤ回路
３４〜３７ ＮＯＲ回路
５０ バッファ／レジスタ
５２ シリパラ変換器
Claims (7)
- 入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路において、
前記入力されるシリアルデータを順次シフトするデータシフト手段と、
前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段と
を有し、
前記データシフト手段は、２ｎ−１個の段を有し、前記選択手段の選択に従ってシリアルデータを入力する段を選択し、
前記データシフト手段は、前記シリアルデータが格納されているｎ個の段の出力と、前記シリアルデータが格納されていないｎ−１個の段の出力とを論理演算し、前記アドレス信号に従ったｎビットのパラレルデータに変換する入力回路。 - 入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路において、
前記入力されるシリアルデータを順次シフトするデータシフト手段と、
前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段と
を有し、
前記データシフト手段は、ｎ個の段で構成され、ｎ段目に格納されているデータを１段目にシフトするフィードバック構造を有し、
前記選択手段の選択に従ってシリアルデータを入力する段を選択する入力回路。 - 前記データシフト手段は、前記アドレス信号に従ってシリアルデータを入力する段を選択することで前記ｎビットのシリアルデータが入力されているｎ個の段の出力が、前記アドレスに従ったパラレルデータに変換されていること
を特徴とする請求項２記載の入力回路。 - 前記シリアルデータは、ｎビットを一単位とし、前記アドレス信号に従って各ビットのデータの出力先が決定されていること
を特徴とする請求項１又は３記載の入力回路。 - 前記データシフト手段は、
前記選択手段の選択に従って制御される複数のスイッチング手段と、
前記入力されるシリアルデータを格納する複数のデータ保持手段と
を有し、
前記複数のスイッチング手段を制御することにより前記複数のデータ保持手段から前記シリアルデータを入力する段を選択すること
を特徴とする請求項１又は２記載の入力回路。 - 入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路を有する半導体装置において、
前記入力されるシリアルデータを順次シフトするデータシフト手段と、
前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段と
を有し、
前記データシフト手段は、２ｎ−１個の段を有し、前記選択手段の選択に従ってシリアルデータを入力する段を選択し、
前記データシフト手段は、前記シリアルデータが格納されているｎ個の段の出力と、前記シリアルデータが格納されていないｎ−１個の段の出力とを論理演算し、前記アドレス信号に従ったｎビットのパラレルデータに変換する半導体装置。 - 入力されるシリアルデータをｎビットのパラレルデータに変換し、そのパラレルデータをアドレス信号に従って出力する入力回路を有する半導体装置において、
前記入力されるシリアルデータを順次シフトするデータシフト手段と、
前記アドレス信号に従って、シリアルデータを入力する前記データシフト手段の段を選択する選択手段と
を有し、
前記データシフト手段は、ｎ個の段で構成され、ｎ段目に格納されているデータを１段目にシフトするフィードバック構造を有し、
前記選択手段の選択に従ってシリアルデータを入力する段を選択する半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000030803A JP4612139B2 (ja) | 2000-02-08 | 2000-02-08 | 入力回路及びその入力回路を利用する半導体装置 |
| KR1020010005778A KR100671355B1 (ko) | 2000-02-08 | 2001-02-07 | 입력 회로 및 그 입력 회로를 이용하는 반도체 장치 |
| US09/777,899 US7148826B2 (en) | 2000-02-08 | 2001-02-07 | Data input circuit and semiconductor device utilizing data input circuit |
| US11/501,848 US7742469B2 (en) | 2000-02-08 | 2006-08-10 | Data input circuit and semiconductor device utilizing data input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000030803A JP4612139B2 (ja) | 2000-02-08 | 2000-02-08 | 入力回路及びその入力回路を利用する半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001222886A JP2001222886A (ja) | 2001-08-17 |
| JP4612139B2 true JP4612139B2 (ja) | 2011-01-12 |
Family
ID=18555771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000030803A Expired - Fee Related JP4612139B2 (ja) | 2000-02-08 | 2000-02-08 | 入力回路及びその入力回路を利用する半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US7148826B2 (ja) |
| JP (1) | JP4612139B2 (ja) |
| KR (1) | KR100671355B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4612139B2 (ja) * | 2000-02-08 | 2011-01-12 | 富士通セミコンダクター株式会社 | 入力回路及びその入力回路を利用する半導体装置 |
| US7103038B1 (en) * | 2001-07-02 | 2006-09-05 | Juniper Networks, Inc. | Systems and methods for converting a P packet/cycle datapath to a Q packet/cycle datapath |
| US7392417B2 (en) * | 2003-10-06 | 2008-06-24 | Nxp B.V. | Device for exchanging data signals between two clock domains |
| JP6517549B2 (ja) * | 2015-03-13 | 2019-05-22 | 東芝メモリ株式会社 | メモリコントローラ、記憶装置、データ転送システム、データ転送方法、及びデータ転送プログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05313644A (ja) * | 1992-05-06 | 1993-11-26 | Matsushita Electric Ind Co Ltd | 画像メモリ |
| JPH0945096A (ja) * | 1995-07-28 | 1997-02-14 | Sharp Corp | シフトレジスタ |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111822B2 (ja) * | 1986-03-07 | 1995-11-29 | 株式会社日立製作所 | 半導体記憶装置 |
| JPS63136391A (ja) * | 1986-11-27 | 1988-06-08 | Nec Corp | 半導体メモリ装置 |
| US4903240A (en) * | 1988-02-16 | 1990-02-20 | Tektronix, Inc. | Readout circuit and method for multiphase memory array |
| US4985872A (en) * | 1989-06-23 | 1991-01-15 | Vlsi Technology, Inc. | Sequencing column select circuit for a random access memory |
| US5017809A (en) * | 1989-10-23 | 1991-05-21 | Advanced Micro Devices, Inc. | Method and apparatus for program verification of a field programmable logic device |
| JPH04192809A (ja) * | 1990-11-27 | 1992-07-13 | Kawasaki Steel Corp | プログラマブル集積回路 |
| JP3134449B2 (ja) * | 1992-02-13 | 2001-02-13 | 日本電気株式会社 | シリアル・パラレル変換回路 |
| JP2546514B2 (ja) * | 1993-09-16 | 1996-10-23 | 日本電気株式会社 | 信号読み出し回路とその駆動方式 |
| US5602780A (en) * | 1993-10-20 | 1997-02-11 | Texas Instruments Incorporated | Serial to parallel and parallel to serial architecture for a RAM based FIFO memory |
| US5596724A (en) * | 1994-02-04 | 1997-01-21 | Advanced Micro Devices | Input/output data port with a parallel and serial interface |
| DE4428545A1 (de) * | 1994-08-12 | 1996-02-15 | Philips Patentverwaltung | Schaltungsanordnung zur Umwandlung eines seriellen Datensignals in ein paralleles Datensignal |
| US5862367A (en) * | 1995-03-17 | 1999-01-19 | United Micro Electronics Corporation | Apparatus and method for serial-to-parallel data conversion and transmission |
| US5635988A (en) * | 1995-08-24 | 1997-06-03 | Micron Display Technology, Inc. | Apparatus and method for maintaining synchronism between a picture signal and a matrix scanned array |
| JP3431740B2 (ja) * | 1995-11-13 | 2003-07-28 | シャープ株式会社 | 半導体記憶装置 |
| JPH09180443A (ja) * | 1995-12-25 | 1997-07-11 | Toshiba Corp | 半導体メモリ回路 |
| US5926120A (en) * | 1996-03-28 | 1999-07-20 | National Semiconductor Corporation | Multi-channel parallel to serial and serial to parallel conversion using a RAM array |
| US6092165A (en) * | 1996-08-16 | 2000-07-18 | Unisys Corporation | Memory control unit using a programmable shift register for generating timed control signals |
| US6091348A (en) * | 1997-12-18 | 2000-07-18 | Advanced Micro Devices, Inc. | Circuit and method for on-the-fly bit detection and substitution |
| US6128244A (en) * | 1998-06-04 | 2000-10-03 | Micron Technology, Inc. | Method and apparatus for accessing one of a plurality of memory units within an electronic memory device |
| JP3068593B1 (ja) * | 1999-02-22 | 2000-07-24 | 日本電気アイシーマイコンシステム株式会社 | シリアル―パラレル変換回路 |
| JP4071910B2 (ja) * | 1999-12-09 | 2008-04-02 | 富士通株式会社 | 半導体集積回路 |
| JP4612139B2 (ja) * | 2000-02-08 | 2011-01-12 | 富士通セミコンダクター株式会社 | 入力回路及びその入力回路を利用する半導体装置 |
| US6509851B1 (en) * | 2000-03-30 | 2003-01-21 | Cypress Semiconductor Corp. | Method for using a recovered data-encoded clock to convert high-frequency serial data to lower frequency parallel data |
-
2000
- 2000-02-08 JP JP2000030803A patent/JP4612139B2/ja not_active Expired - Fee Related
-
2001
- 2001-02-07 KR KR1020010005778A patent/KR100671355B1/ko not_active IP Right Cessation
- 2001-02-07 US US09/777,899 patent/US7148826B2/en not_active Expired - Lifetime
-
2006
- 2006-08-10 US US11/501,848 patent/US7742469B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05313644A (ja) * | 1992-05-06 | 1993-11-26 | Matsushita Electric Ind Co Ltd | 画像メモリ |
| JPH0945096A (ja) * | 1995-07-28 | 1997-02-14 | Sharp Corp | シフトレジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010012290A1 (en) | 2001-08-09 |
| KR20010078351A (ko) | 2001-08-20 |
| US7148826B2 (en) | 2006-12-12 |
| KR100671355B1 (ko) | 2007-01-22 |
| JP2001222886A (ja) | 2001-08-17 |
| US20060268850A1 (en) | 2006-11-30 |
| US7742469B2 (en) | 2010-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040096779A (ko) | 직렬 및 병렬간 데이터 형식 변환기 | |
| JPH1165699A (ja) | 半導体集積回路装置 | |
| JP3604323B2 (ja) | クロック切替回路 | |
| JP2576366B2 (ja) | 可変遅延バッファ回路 | |
| JP4612139B2 (ja) | 入力回路及びその入力回路を利用する半導体装置 | |
| US6754740B2 (en) | Interface apparatus for connecting devices operating at different clock rates, and a method of operating the interface | |
| JPH10224231A (ja) | シリアルーパラレル変換回路 | |
| JP2006011704A (ja) | クロック切り替え回路 | |
| JP4143907B2 (ja) | 情報処理装置および方法、並びにプログラム | |
| JP5447511B2 (ja) | 通信回路および通信方法 | |
| JP3107947B2 (ja) | 半導体集積回路装置 | |
| KR100656444B1 (ko) | 반도체 메모리 장치의 데이터 출력 회로 | |
| JP3327732B2 (ja) | 並列直列変換回路 | |
| JPH05158655A (ja) | クロック乗換え回路 | |
| JPWO2003012993A1 (ja) | Ｃｍｏｓインターフェース回路 | |
| JPS62198226A (ja) | パラレル・シリアル変換回路 | |
| JPH056335A (ja) | 装置間インタフエース方式 | |
| JPH08265168A (ja) | シリアル−パラレル変換回路 | |
| JPH05143289A (ja) | 加算回路 | |
| JPH08288862A (ja) | Ｉインタフェースにおけるデータの配置変換回路 | |
| JPH0611133B2 (ja) | フレ−ム位相制御回路 | |
| JPH04369720A (ja) | パラレル／シリアル変換装置 | |
| JPH06202847A (ja) | 信号生成回路 | |
| JPH03222539A (ja) | スタートビット検出回路 | |
| JPH05143288A (ja) | 加算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101015 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |