JP4143907B2 - 情報処理装置および方法、並びにプログラム - Google Patents
情報処理装置および方法、並びにプログラム Download PDFInfo
- Publication number
- JP4143907B2 JP4143907B2 JP2002286524A JP2002286524A JP4143907B2 JP 4143907 B2 JP4143907 B2 JP 4143907B2 JP 2002286524 A JP2002286524 A JP 2002286524A JP 2002286524 A JP2002286524 A JP 2002286524A JP 4143907 B2 JP4143907 B2 JP 4143907B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output
- frequency
- unit
- holding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010365 information processing Effects 0.000 title claims description 111
- 238000000034 method Methods 0.000 title description 81
- 230000001360 synchronised effect Effects 0.000 claims description 125
- 238000003672 processing method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
- G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/3804—Details
- G06F2207/386—Special constructional features
- G06F2207/3884—Pipelining
Description
【０００１】
【発明の属する技術分野】
本発明は、情報処理装置および方法、並びにプログラムに関し、特に、同期クロック信号の周波数が可変である場合、低周波数とされても、処理能力の低下を防止するとともに、電力消費を抑制することができるようにした情報処理装置および方法、並びにプログラムに関する。
【０００２】
【従来の技術】
CPU（Central Processing Unit）、DSP（Digital Signal Processor）、および、フィルタ等に代表されるデータ処理装置、並びに、データのやり取りを行うバス、およびデータパス等の情報処理装置は、同期クロック（システムクロック）に同期して様々な処理を実行している。このような情報処理装置の中で、複数クロックかけて１つの処理を実行するものは、その処理の途中の状態を記憶するために、フリップフロップ回路などの記憶素子が搭載され、その記憶素子が、その処理の途中の状態を記憶する（例えば、特許文献１）。
【０００３】
このような処理は、一般的に、パイプライン動作と称されている。従って、以下、上述したフリップフロップ回路のような処理の途中の状態を記憶するものを、パイプラインと称し、また、パイプラインの配置場所を、パイプラインの切れ目と称する。
【０００４】
パイプラインの切れ目は、状態が少ないところ、または、その切れ目前後に存在する回路のそれぞれの遷移時間（データが回路に入力され、所定の処理が施されて、回路から出力されるまでの時間）が同期クロックの周期を超えないところ等とされることが多い。
【０００５】
【特許文献１】
特開２００２−２０４２２４号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来、同期クロックの周波数が可変の場合、最も周波数が高いときにあわせて、パイプラインが構成される（パイプラインの切れ目が決定される）ことが多い。このため、周波数が低いときには、回路の遷移時間が同期クロックの周期より遥かに短くなり、たとえ最高周波数のときに、最適なパイプラインの構成となっていたとしても、周波数が低いときには、必ずしも最適なパイプラインの構成となっているとは限らないという課題があった。
【０００７】
即ち、従来、同期クロックの周波数が可変の場合、最も周波数が高いときにあわせてパイプラインが構成されると、周波数が低くなるに従い、全体の処理能力が低下するとともに、消費電力が無駄に使用されるシステムアーキテクチャになってしまうことが多々あるという課題があった。
【０００８】
例えば、図１は、パイプライン動作を行う従来の情報処理装置の構成例を表している。
【０００９】
図１に示されるように、情報処理装置１には、所定の周波数情報Infqに基づいて、同期クロック信号CLKの周波数を可変し、変更した周波数の同期クロック信号CLKを出力する周波数制御部１１、並びに、周波数制御部１１より出力された同期クロック信号CLKのうちの所定のクロックの立ち上がり、若しくは立ち下りを検知して、所定のデータを入力、かつ保持し、次のクロックの立ち上がり、若しくは立ち下りを検知して、保持したデータを出力する保持部１２−１乃至１２−４が設けられている。
【００１０】
情報処理装置１にはまた、保持部１２−１と保持部１２−２の間に、入力した信号（データ）に、第１の処理を施して、それを出力する信号処理部１３−１が、保持部１２−２と保持部１２−３の間に、入力した信号（データ）に、第２の処理を施して、それを出力する信号処理部１３−２が、保持部１２−３と保持部１２−４の間に、入力した信号（データ）に、第３の処理を施して、それを出力する信号処理部１３−３が、それぞれ設けられている。
【００１１】
換言すると、情報処理装置１には、パイプラインとして、４つの保持部１２−１乃至１２−４が設けられており、パイプラインの切れ目は、信号処理部１３−１乃至１３−３のそれぞれの入力の直前、および、出力の直後とされている。
【００１２】
次に、図２と図３を参照して、情報処理装置１の動作を説明する。
【００１３】
はじめに、図２を参照して、同期クロック信号CLKの周波数が最高周波数の場合の情報処理装置１の動作を説明する。
【００１４】
この例においては、例えば、情報処理装置１に入力される信号、即ち、保持部１２−１に入力される信号は、（A0，B0，C0，D0）のデータ列であり、データ列（A0，B0，C0，D0）の各データのそれぞれは、その順番で、１クロック毎に順次入力されるとする。
【００１５】
この場合、図２に示されるように、１クロック目に、データA0が保持部１２−１に入力され、かつ保持される。
【００１６】
２クロック目に、保持部１２−１において、データA0が出力されるとともに、データB0が入力され、かつ保持される。データA0は、信号処理部１３−１により第１の処理が施されてデータA1となり、３クロック目が出力されるまでに、保持部１２−２に入力され、かつ保持される。
【００１７】
３クロック目に、保持部１２−１において、データB0が出力されるとともに、データC0が入力され、かつ、保持される。保持部１２−２において、データA1が出力されるとともに、次の４クロック目が出力されるまでに、保持部１２−１より出力されたデータB0が、信号処理部１３−１によりデータB1とされて入力され、そのデータB1が保持される。データA１は、信号処理部１３−２により第２の処理が施されてデータA2となり、４クロック目が出力されるまでに、保持部１２−３に入力され、かつ保持される。
【００１８】
４クロック目に、保持部１２−１において、データC0が出力されるとともに、データD0が入力され、かつ、保持される。保持部１２−２において、データB1が出力されるとともに、次の５クロック目が出力されるまでに、保持部１２−１より出力されたデータC0が、信号処理部１３−１によりデータC1とされて入力され、データC1が保持される。保持部１２−３において、データA2が出力されるとともに、次の５クロック目が出力されるまでに、保持部１２−２より出力されたデータB1が、信号処理部１３−２によりデータB2とされて入力され、そのデータB2が保持される。データA2は、信号処理部１３−３により第３の処理が施されてデータA3となり、５クロック目が出力されるまでに、保持部１２−４に入力され、かつ保持される。
【００１９】
５クロック目以降、保持部１２−１乃至１２−４のそれぞれ、および、信号処理部１３−１乃至１３−３のそれぞれは、上述した処理を繰り返し、その結果、５クロック目にデータA3が、６クロック目にデータB3が、７クロック目にデータC3が、８クロック目にデータD3が、それぞれ外部に出力される。
【００２０】
即ち、同期クロック信号CLKの周波数が最高周波数の場合、情報処理装置１は、１クロック目に、データA0を入力し、５クロック目に、信号処理部１３−１乃至１３−３のそれぞれにより処理されたデータA３を外部に出力する。この場合、図２に示されるように、１つのデータ（データA0乃至D0のうちのいずれか）が、情報処理装置１に入力され、所定の処理が施されて外部に出力される（データA3乃至D3のうちのいずれかとして外部に出力される）までの時間は、時間T１とされる。
【００２１】
次に、周波数制御部１１が、新たに入力された周波数情報Infqに基づいて、同期クロック信号CLKの周波数を上述した最高周波数（図２に示される周波数）の1/2に変更し、変更した周波数で同期クロック信号CLKを出力したとする。
【００２２】
この場合、同期クロック信号CLKは、図２に対して、図３に示されるようになる。
【００２３】
この場合も、情報処理装置１自身の動作は、上述した同期クロック信号CLKの周波数が最高周波数（図２に示される周波数）の場合のそれと、基本的に同様とされる。即ち、図３に示されるように、情報処理装置１は、１クロック目に、データA0を入力し、５クロック目に、信号処理部１３−１乃至１３−３のそれぞれにより処理されたデータA３を外部に出力する。
【００２４】
しかしながら、同期クロック信号CLKのクロックの出力周期が２倍とされたので、この場合、図３に示されるように、１つのデータ（データA0乃至D0のうちのいずれか）が、情報処理装置１に入力され、所定の処理が施されて外部に出力される（データA3乃至D3のうちのいずれかとして外部に出力される）までの時間は、最高周波数のときの時間T1（図２）の２倍の時間T2となってしまう。
【００２５】
即ち、情報処理装置１の処理時間（絶対時間）は、最高周波数の場合のそれに比較して、２倍に増加ししまう。換言すると、情報処理装置１の処理能力は、最高周波数の場合のそれに比較して、1/2に低下してしまう。
【００２６】
同じクロックでの処理能力をあげることなどにより、この低下を1/2以上に抑えることができれば、消費電力あたりの性能が上がる分だけ消費電力を抑えることが可能になるが、そのような手法として有効的な手法がいまだ実現されていない。
【００２７】
本発明は、このような状況に鑑みてなされたものであり、同期クロック信号の周波数が可変である場合、低周波数とされても、処理能力の低下を防止するとともに、電力消費を抑制することができるようにするものである。
【００２８】
【課題を解決するための手段】
本発明の情報処理装置は、所定の周波数の同期クロックに同期して動作する情報処理装置であって、同期クロックの周波数を変更して、変更した周波数の同期クロックを出力するクロック出力手段と、クロック出力手段より所定の第１のクロックが出力された場合、所定のデータを入力、かつ、保持し、クロック出力手段より第１のクロックの次の第２のクロックが出力されたとき、保持したデータを出力する保持手段と、同期クロック出力手段より出力される同期クロックの周波数に基づいて、保持手段をバイパスしてデータを伝送させるか否かを指令する選択指令を生成する選択指令生成手段と、選択指令生成手段により生成された選択指令が、保持手段をバイパスしてデータを伝送させるという内容であった場合、データを保持手段を介さずにそのまま出力し、選択指令が、保持手段をバイパスしないでデータを伝送させるという内容であった場合、保持手段より出力されたデータを出力するバイパス手段と、選択指令生成手段により生成された選択指令が、保持手段をバイパスしてデータを伝送させるという内容であった場合、保持手段への同期クロックの供給を停止させる停止制御手段とを備えることを特徴とする。
【００２９】
保持手段、および、バイパス手段がその順番に接続された組が複数組設けられ、複数の組のそれぞれがカスケード接続されているようにすることができる。
【００３０】
データに所定の処理を施すデータ処理手段をさらに設け、保持手段は、データ処理手段により処理が施されたデータを入力、かつ保持した後、出力し、バイパス手段は、選択指令が、保持手段をバイパスしてデータを伝送させるという内容であった場合、データ処理手段により処理が施されたデータを保持手段を介さずにそのまま出力し、選択指令が、保持手段をバイパスしないでデータを伝送させるという内容であった場合、データ処理手段により処理が施されて、保持手段により入力、かつ保持された後、その保持手段より出力されたデータを出力するようにすることができる。
【００３２】
選択指令生成手段は、同期クロック出力手段より出力される同期クロックの周波数に対応する周波数情報をさらに生成し、生成した周波数情報に基づいて選択指令を生成するようにすることができる。
【００３３】
選択指令生成手段は、外部より供給される、同期クロック出力手段より出力される同期クロックの周波数に対応する周波数情報をさらに受信し、受信した周波数情報に基づいて選択指令を生成するようにすることができる。
【００３４】
本発明の情報処理方法は、所定の周波数の同期クロックに同期して動作し、同期クロックの周波数を変更して、変更した周波数の同期クロックを出力するクロック出力装置と、クロック出力装置より所定の第１のクロックが出力された場合、所定のデータを入力、かつ、保持し、クロック出力装置より第１のクロックの次の第２のクロックが出力されたとき、保持したデータを出力する保持装置と、データを保持装置を介さずにそのまま入力する第１の入力部、保持装置より出力されるデータを入力する第２の入力部、および、第１の入力部と第２の入力部のうちのいずれか一方に入力されたデータを出力する出力部を有するバイパス装置とを備える情報処理装置の情報処理方法であって、同期クロック出力装置より出力される同期クロックの周波数に基づいて、保持装置をバイパスしてデータを伝送させるか否かを指令する選択指令を生成する選択指令生成ステップと、バイパス装置に対して、選択指令生成ステップの処理により生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、第１の入力部に入力されたデータを出力部より出力させるように制御し、選択指令が、保持装置をバイパスしないで伝送させるという内容であった場合、第２の入力部に入力されたデータを出力部より出力させるように制御するバイパス制御ステップと、選択指令生成ステップの処理により生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、保持装置への同期クロックの供給を停止させる停止制御ステップとを含むことを特徴とする。
【００３５】
本発明のプログラムは、所定の周波数の同期クロックに同期して動作し、同期クロックの周波数を変更して、変更した周波数の同期クロックを出力するクロック出力装置と、クロック出力装置より所定の第１のクロックが出力された場合、所定のデータを入力、かつ、保持し、クロック出力装置より第１のクロックの次の第２のクロックが出力されたとき、保持したデータを出力する保持装置と、データを保持装置を介さずにそのまま入力する第１の入力部、保持装置より出力されるデータを入力する第２の入力部、および、第１の入力部と第２の入力部のうちのいずれか一方に入力されたデータを出力する出力部を有するバイパス装置とを備える情報処理装置を制御するコンピュータに、同期クロック出力装置より出力される同期クロックの周波数に基づいて、保持装置をバイパスしてデータを伝送させるか否かを指令する選択指令を生成する選択指令生成ステップと、バイパス装置に対して、選択指令生成ステップの処理により生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、第１の入力部に入力されたデータを出力部より出力させるように制御し、選択指令が、保持装置をバイパスしないで伝送させるという内容であった場合、第２の入力部に入力されたデータを出力部より出力させるように制御するバイパス制御ステップと、選択指令生成ステップの処理により生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、保持装置への同期クロックの供給を停止させる停止制御ステップとを実行させることを特徴とする。
【００３６】
本発明の情報処理装置および方法、並びにプログラムにおいては、同期クロックの周波数に基づいて、保持装置をバイパスしてデータを伝送させるか否かを指令する選択指令が生成され、生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、所定の第１のクロックが出力されると、入力されたデータが保持装置を介さずにそのまま出力され、生成された選択指令が、保持装置をバイパスしないでデータを伝送させるという内容であった場合、第１のクロックが出力されると、入力されたデータが、保持装置により保持され、第１のクロックの次の第２のクロックが出力されると、保持装置に保持されたデータが出力される。生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、保持装置への同期クロックの供給が停止される。
【００３７】
本発明の情報処理装置は、入力データとして、自分自身で生成したものを使用してもよいし、外部から入力したものを使用してもよい。さらに、本発明の情報処理装置は、自分自身で生成したもの、および、外部から入力したもののいずれも使用可能な装置であってもよい。
【００３８】
また、本発明の情報処理装置は、出力データを、外部に出力してもよいし、情報処理装置自身に搭載された所定の他の装置に出力してもよい。さらに、本発明の情報処理装置は、出力データを、外部、および、情報処理装置自身に搭載された所定の他の装置に同時に出力してもよい。さらにまた、他の装置は複数であってもよい。
【００３９】
【発明の実施の形態】
図４は、本発明が適用される情報処理装置の構成例を表している。
【００４０】
図４に示されるように、情報処理装置２１のパイプライン、および、その切れ目については、上述した従来の情報処理装置１（図１）のそれらと、基本的に同様の構成とされている。即ち、情報処理装置２１には、図１と同様の構成の信号処理部１３−１乃至１３−３のそれぞれが、その順番で処理が実行されるように設けられており、信号処理部１３−１乃至１３−３のそれぞれの入力前と出力後（信号処理部１３−１の入力前と、信号処理部１３−１乃至１３−３のそれぞれの間、信号処理部１３−３の出力後）には、パイプラインとして、図１と同様の構成の保持部１２−１乃至１２−４のうちの対応するものが設けられている。
【００４１】
なお、保持部１２−１乃至１２−４、および、信号処理部１３−１乃至１３−３は、上述した処理を実行可能なものであれば、特に限定されない。例えば、この例においては、保持部１２−１乃至１２−４のそれぞれは、フリップフロップ回路とされるが、その他、例えば、同期型RAM等とされてもよい。
【００４２】
また、保持部、および、信号処理部の個数は、図４の例では、従来と比較するために、従来の情報処理装置１の例（図１の例）と同様とされているが、図４の例（４個の保持部１２−１乃至１２−４と、３個の信号処理部１３−１乃至１３−３）に限定されず、保持部は１個以上あればよいし、また、信号処理部は０個も含めて任意の個数でよい。
【００４３】
従って、情報処理装置２１は、様々な実施の形態を取ることが可能である。例えば、情報処理装置２１は、CPU、DSP、または、フィルタのようなデータ処理装置として構成されることが可能である。また、信号処理部１３−１乃至１３−３が省略された場合、情報処理装置２１は、データのやり取りを行うバス、または、データパスとして構成されることが可能である。
【００４４】
情報処理装置２１には、さらに、次のような、従来の情報処理装置１が有していないブロック（部）が設けられている。
【００４５】
即ち、情報処理装置２１にはまた、保持部１２−１と信号処理部１３−１の間に、保持部１２−１に入力されるのと同一の信号（データ）を入力する第１の入力部（図中「０」と記述されている側の入力部）と、保持部１２−１より出力される信号（データ）を入力する第２の入力部（図中「１」と記述されている側の入力部）を有し、後述するセレクタ制御部４２より出力される選択指令selectAの内容に基づいて、第１の入力部と、第２の入力部のうちのいずれか一方を選択し、選択した入力部に入力されたデータを、信号処理部１３−１に対して出力するセレクタ部３１−１が設けられている。
【００４６】
セレクタ制御部４２より出力される選択指令selectAは、保持部１２−１をバイパスしてデータを伝送させるか否かの指令を表す信号であれば、特に限定されないが、この例においては、保持部１２−１をバイパスしてデータを伝送させる指令を表す「０」、または、保持部１２−１を通過させた後（バイパスさせないで）データを伝送させる指令を表す「１」のうちのいずれか一方の値に対応する信号とされる。なお、後述する選択指令selectB乃至selectDのそれぞれも同様とされる。
【００４７】
即ち、セレクタ部３１−１は、選択指令selectAとして「１」を取得した場合、同期クロック信号CLKのうちの所定の第１のクロックが出力されたとき、保持部１２−１に入力され、かつ保持され、第１のクロックの次の第２のクロックが出力されたとき、保持部１２−１より出力されたデータ（図４中「１」と記述されている側の第２の入力部に入力されたデータ）を、信号処理部１３−１に対して出力する。
【００４８】
これに対して、セレクタ部３１−１は、選択指令selectAとして「０」を取得した場合、同期クロック信号CLKのうちの所定の第１のクロックが出力されたとき、保持部１２−１に入力されるデータと同一のデータ（図４中「０」と記述されている側の第１の入力部に入力されたデータ）を、信号処理部１３−１に対してそのまま出力する。即ち、セレクタ部３１−１は、選択指令selectAとして「０」を取得した場合、保持部１２−１をバイパスしてデータを信号処理部１３−１に伝送する。
【００４９】
情報処理装置２１にはまた、このようなセレクタ３１−１と同様の構成のセレクタ３１−２乃至３１−４のそれぞれが、保持部１２−２乃至１２−４のうちの対応するものの出力の後に設けられている。
【００５０】
即ち、セレクタ３１−２は、保持部１２−２と信号処理部１３−２の間に設けられ、選択指令selectBとして「０」を後述するセレクタ制御部４２より取得した場合、保持部１２−２をバイパスしてデータを信号処理部１３−２に伝送する。これに対して、セレクタ３１−２は、選択指令selectBとして「１」を後述するセレクタ制御部４２より取得した場合、保持部１２−２から出力されたデータを信号処理部１３−２に伝送する。
【００５１】
同様に、セレクタ３１−３は、保持部１２−３と信号処理部１３−３の間に設けられ、選択指令selectCとして「０」を後述するセレクタ制御部４２より取得した場合、保持部１２−３をバイパスしてデータを信号処理部１３−３に伝送する。これに対して、セレクタ３１−３は、選択指令selectCとして「１」を後述するセレクタ制御部４２より取得した場合、保持部１２−３から出力されたデータを信号処理部１３−３に伝送する。
【００５２】
セレクタ３１−４は、保持部１２−４の後に設けられ、選択指令selectDとして「０」を後述するセレクタ制御部４２より取得した場合、保持部１２−４をバイパスしてデータを外部に出力する。これに対して、セレクタ３１−４は、選択指令selectDとして「１」を後述するセレクタ制御部４２より取得した場合、保持部１２−４から出力されたデータを外部に出力する。
【００５３】
ところで、このように、セレクタ３１−１乃至３１−４のうちのいずれかにより、保持部１２−１乃至１２−４のうちの対応する保持部がバイパスされた場合、バイパスされた保持部は、その処理を行う必要はない。
【００５４】
従って、情報処理装置２１にはさらに、保持部１２−１乃至１２−４のそれぞれに対して、必要に応じて同期クロック信号CLKの供給を停止するCLKマスク部３２−１乃至３２−４のそれぞれが設けられている。
【００５５】
即ち、CLKマスク部３２−１乃至３２−４のそれぞれは、後述する同期クロック信号CLKを出力するCLK制御部４１と、保持部１２−１乃至１２−４のうちの対応するものの間に設けられている。CLKマスク部３２−１乃至３２−４のそれぞれは、後述するCLKマスク制御部４３より出力されるマスク可否指令maskA乃至maskDのうちの対応するものの内容に基づいて、保持部１２−１乃至１２−４のうちの対応するものに対して、CLK制御部４１より出力される同期クロック信号CLKを供給するか否かの制御を実行する。
【００５６】
CLKマスク制御部４３より出力されるマスク可否指令maskAは、同期クロック信号CLKを保持部１２−１に供給するか否かを指令する指令を表す信号であれば、特に限定されないが、この例においては、同期クロック信号CLKの保持部１２−１への供給の指令を表す「１」、または、同期クロック信号CLKの保持部１２−１への供給の禁止の指令（マスク指令）を表す「０」のうちのいずれかの値に対応する信号とされる。マスク可否指令maskB乃至maskDのそれぞれも同様とされる。
【００５７】
このように、情報処理装置２１は、CLKマスク部３２−１乃至３２−４を有しているので、保持部１２−１乃至１２−４のうちの処理の不要なものの動作を停止させることが可能である。従って、保持部１２−１乃至１２−４のうちの処理の不要なものは、電力を消費しない（または、その消費量が抑制される）ので、情報処理装置２１全体の消費電力の抑制が可能になる。
【００５８】
なお、CLKマスク部３２−１乃至３２−４のそれぞれは、上述したように、保持部１２−１乃至１２−４のうちの対応するものの処理が不要な場合、即ち、対応する保持部がバイパスされる場合、その保持部に対して、同期クロック信号CLKの供給を停止する。従って、選択指令selectA乃至selectDのそれぞれの内容と、マスク可否指令maskA乃至maskDのそれぞれの内容は対応する。この例においては、例えば、選択指令が「１」であれば、それに対応するマスク可否指令は「１」となり、選択指令が「０」であれば、それに対応するマスク可否指令は「０」となる。
【００５９】
従って、この例においては、マスク可否指令maskA乃至maskDのそれぞれは、CLKマスク制御部４３より出力されたが、この例に限定されず、例えば、セレクタ制御部４２が、選択指令selectA乃至selectDのそれぞれを出力する場合、さらに、マスク可否指令maskA乃至maskDのそれぞれも出力するようにしてもよい。換言すると、セレクタ制御部４２は、選択指令selectA乃至selectDのそれぞれを、セレクタ部３１−１乃至３１−４のうちの対応するものに供給するとともに、マスク可否指令maskA乃至maskDのそれぞれとみなして、CLKマスク部３２−１乃至３２−４のうちの対応するものに供給してもよい。
【００６０】
情報処理装置２１にまた、周波数制御部３３が設けられている。周波数制御部３３には、外部からの周波数情報Infqに基づいて、周波数を可変し、変更した周波数の同期クロック信号CLKを出力するCLK制御部４１（従来の周波数制御部１１（図１）に対応するCLK制御部４１）、周波数情報Infqに含まれるCLK制御部４１が出力する同期クロック信号CLKの周波数に基づいて、上述した選択指令selectA乃至selectDのそれぞれを生成し、セレクタ部３１−１乃至３１−４のうちの対応するものに供給するセレクタ制御部４２、および、上述したマスク可否指令maskA乃至maskDのそれぞれを生成し、CLKマスク部３２−１乃至３２−４のうちの対応するものに供給するCLKマスク制御部４３が設けられている。
【００６１】
周波数制御部３３に入力される周波数情報Infqは、CLK制御部４１が出力する同期クロック信号CLKの周波数を指標するものであれば限定されず、例えば、同期クロック信号CLKの周波数を指標するデータビットとして表すことが可能である。周波数情報Infqは、現在の同期クロック信号CLKの周波数を表すものであってもよく、或いは、同期クロック信号CLKの周波数の変化に先行して次のクロックの周波数を表すものでもよい。また、周波数情報Infqは、周波数の変化点だけを指標する信号であってもよく、さらに、未来の同期クロック信号CLKとして次のクロックのものに限定されず、所定数の複数クロック後の周波数を指標するようにしてもよい。
【００６２】
同期クロック信号CLKの周波数を指標する方法としては、様々な方法が考えられ、特に限定されるものではないが、この例においては、例えば、周波数情報Infqとしてコード化された情報を用い、それをデコードして利用する方法とされる。
【００６３】
図５と図６は、そのようなエンコード方法のうちの、２種類のエンコード方法のそれぞれをテーブル形式で表している。勿論、エンコード方法はこれらのものに限定されず他の符号化方法を用いてもよい。
【００６４】
図５に示されるエンコード方法は、可変な同期クロック信号CLKの周波数に合わせてそれぞれ２ビットのデータが割り当てられる方法の例である。図５の例では、クロック信号CLKの周波数が１０MHｚのときに「００」が、周波数が３３MHｚのときに「０１」が、周波数が５０MHｚのときに「１０」が、周波数が１００MHｚの時に「１１」が、それぞれ割り当てられる。この方式では、周波数が１０倍に変化した場合、例えば、同期クロック信号CLKの周波数が１０MHｚから１００MHｚに変化した場合でも、データ長は２ビットのままであり、デコード処理や回路構成が複雑化されずに処理が可能となる。
【００６５】
図６に示されるエンコード方法は、可変な同期クロック信号CLKの周波数の逆数にあわせたデータが割り当てられる方法の例である。同期クロック信号CLKの周波数の逆数は、各周波数における１クロック分の周期に対応する。図６の例では、同期クロック信号CLKの周波数が１０MHｚのときに「１０」が、周波数が３３MHｚのときに「３」が、周波数が５０MHｚのときに「２」が、周波数が１００MHｚのときに「１」が、それぞれ割り当てられる。これらのデータは、データの表す値そのものが１クロック分の周期に対応することから、単純な乗算によって待ち時間などを形成することが可能である。即ち、同期クロック信号CLKの周波数が１０MHｚ、３３MHｚ、５０MHｚ、および、１００MHｚのそれぞれのときには、クロック周期は１００ns、３０ns、２０ns、および、１０nsのそれぞれであり、これらは上述したデータ値に１０ns分を乗算することで容易に算出が可能である。
【００６６】
なお、図４の例では、周波数情報Infqは、情報処理装置２１の外部から供給されているが、図４の例に限定されず、例えば、周波数制御部３３自身が周波数情報Infqを生成してもよい。
【００６７】
また、図４の例では、セレクタ制御部４２、および、CLKマスク制御部４３のそれぞれは、周波数情報Infqに基づいて、選択指令selectA乃至selectDのそれぞれ、若しくは、マスク可否指令maskA乃至maskDのそれぞれを生成しているが、図４の例に限定されず、例えば、周波数情報Infqとは異なる情報が外部から入力され、その情報に基づいて、選択指令selectA乃至selectDのそれぞれ、および、マスク可否指令maskA乃至maskDのそれぞれが生成されてもよい。
【００６８】
次に、図７のフローチャートを参照して、図４の周波数制御部３３の処理について説明する。
【００６９】
はじめに、ステップＳ１において、周波数制御部３３のCLK制御部４１は、所定の周波数の同期クロック信号CLKを出力する。
【００７０】
ステップＳ２において、周波数制御部３３は、周波数情報Infqが入力されたか否かを判定する。
【００７１】
ステップＳ２において、周波数情報Infqが入力されていないと判定した場合、周波数制御部３１は、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。即ち、周波数情報Infqが入力されるまで、周波数制御部３１のCLK制御部４１は、所定の周波数の同期クロック信号CLKを出力し続ける。
【００７２】
これに対して、ステップＳ２において、周波数情報Infqが入力されたと判定した場合、周波数制御部３１は、ステップＳ３において、周波数UPの指令であるか否かを判定する。
【００７３】
即ち、周波数情報Infqに含まれる周波数（この例においては、例えば、上述した図５または図６に示されるような周波数情報Infqがデコードされて得られる周波数）が、その時点で実際に出力されている同期クロック信号CLKの周波数より高い場合、ステップＳ３において、周波数UPの指令であると判定される。
【００７４】
これに対して、周波数情報Infqに含まれる周波数が、その時点で実際に出力されている同期クロック信号CLKの周波数と同じか、または、それより低い場合、ステップＳ３において、周波数UPの指令ではないと判定される。
【００７５】
ステップＳ３において、周波数UPの指令であると判定した場合、周波数制御部３３は、ステップＳ４において、情報処理装置２１のパスを停止する。即ち、周波数制御部３３は、保持部１２−１乃至保持部１２−４に保持されているデータの全てを、外部に出力させた後（セレクタ部３１−４より出力させた後）、保持部１２−１乃至セレクタ部３１−４の間のデータの伝送を一時停止する。
【００７６】
ステップＳ５において、周波数制御部３３のセレクタ制御部４２は、ステップＳ２の処理で入力された周波数情報Infqに対応する周波数（周波数情報Infqがデコードされて得られる周波数）に基づいて、選択指令selectA乃至selectDのそれぞれを生成する。
【００７７】
そして、ステップＳ６において、セレクタ制御部４２は、ステップＳ５の処理で生成した選択指令selectA乃至selectDのそれぞれに基づいて、各セレクタ部３１−１乃至３１−４のそれぞれの入力を適切に切り換える。
【００７８】
具体的には、例えば、いま、ステップＳ２の処理で入力された周波数情報Infqに対応する周波数が最高周波数とされ、ステップＳ３の処理で周波数ＵＰの指令であると判定した場合、周波数制御部３３は、図８に示されるように、保持部１２−１乃至１２−４のうちのいずれもバイパスさせない（データを、全ての保持部１２−１乃至１２−４のそれぞれに通過させる）と判断する。
【００７９】
なお、図８、並びに、後述する図９および図１０において、「○」は、保持部１２−１乃至１２−４のうちの図中その上方に示されている保持部をバイパスさせない（その保持部にデータを通過させる）ことを表している。これに対して、「×」は、保持部１２−１乃至１２−４のうちの図中その上方に示されている保持部をバイパスさせる（その保持部にデータを通過させない）ことを表している。
【００８０】
そして、図８に示されるように、セレクタ制御部４２は、ステップＳ５の処理で、選択指令selectA乃至selectDのそれぞれの設定を、全て「１」とし（「１」を生成し）、ステップＳ６の処理で、セレクタ部３１−１乃至３１−４のそれぞれに送信する。
【００８１】
上述したように、セレクタ部３１−１乃至３１−４のそれぞれは、選択指令selectA乃至selectDのうちの対応するものを受信し、いまの場合、受信した選択指令がいずれも「１」であるので、保持部１２−１乃至１２−４のうちのその直前に配置されている保持部の出力を入力とする（図４中「１」と記述されている側の第２の入力部を入力とする）ようにその設定を切り換える。
【００８２】
このとき、図８に示されるように、CLKマスク制御部４３は、選択指令selectA乃至selectDのそれぞれに対応させて、マスク可否指令maskA乃至maskDのそれぞれの設定を、全て「１」とし（「１」を生成し）、CLKマスク部３２−１乃至３２−４のうちの対応するものに供給する。
【００８３】
上述したように、CLKマスク部３２−１乃至３２−４のそれぞれは、マスク可否指令maskA乃至maskDのうちの対応するものを受信し、いまの場合、受信したマスク可否指令がいずれも「１」であるので、CLK制御部４１からの同期クロック信号CLKを、保持部１２−１乃至１２−４のうちの対応する保持部へ供給するように制御する。
【００８４】
図７に戻り、周波数制御部３３は、ステップＳ７において、情報処理装置２１のパスを再開し、ステップＳ８において、同期クロック信号CLKの周波数を、ステップＳ２の処理で入力した周波数情報Infqに対応する周波数（周波数情報Infqがデコードされて得られた周波数）まで上げる。
【００８５】
ステップＳ１５において、周波数制御部３３は、処理の終了が指示されたか否かを判定する。
【００８６】
ステップＳ１５において、処理の終了が指示されたと判定した場合、周波数制御部３３は、その処理を終了する。
【００８７】
これに対して、ステップＳ１５において、処理の終了がまだ指示されていないと判定した場合、周波数制御部３３は、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。
【００８８】
即ち、CLK制御部４１は、次の周波数情報Infqが入力されるまで、直前のステップＳ８の処理で設定の変更をした（値を上げた）周波数（いまの場合、最高周波数）の同期クロック信号CLKを出力し続ける。
【００８９】
この状態で、例えば、最高周波数がエンコードされた周波数情報Infqが、周波数制御部３３に新たに入力されたとする。
【００９０】
この場合、既にCLK制御部４１より最高周波数の同期クロック信号CLKが出力されているので、周波数制御部３３は、ステップＳ２の処理で、周波数情報Infqが入力されたと判定し、ステップＳ３の処理で、周波数UPの指令ではないと判定する。さらに、ステップＳ９において、周波数制御部３３は、周波数DOWNの指令ではないと判定し、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。即ち、CLK制御部４１は、次の周波数情報Infqが入力されるまで、最高周波数の同期クロック信号CLKを出力し続ける。
【００９１】
この状態で、例えば、さらに、最高周波数の1/2の周波数がエンコードされた周波数情報Infqが、周波数制御部３３に新たに入力されたとする。
【００９２】
この場合、周波数制御部３３は、ステップＳ２の処理で、周波数情報Infqが入力されたと判定し、ステップＳ３の処理で、周波数UPの指令ではないと判定し、さらに、ステップＳ９の処理で、今度は、周波数DOWNの指令であると判定する。
【００９３】
そして、ステップＳ１０において、周波数制御部３３は、上述したステップＳ４の処理と同様に、情報処理装置２１のパスを停止する。
【００９４】
ステップＳ１１において、周波数制御部３３のセレクタ制御部４２は、上述したステップＳ５の処理と同様に、ステップＳ２の処理で入力された周波数情報Infqに対応する周波数（いまの場合、周波数情報Infqがデコードされて得られる最高周波数の1/2の周波数）に基づいて、選択指令selectA乃至selectDのそれぞれを生成する。
【００９５】
そして、ステップＳ１２において、セレクタ制御部４２は、上述したステップＳ６の処理と同様に、ステップＳ１１の処理で生成した選択指令selectA乃至selectDのそれぞれに基づいて、各セレクタ部３１−１乃至３１−４のそれぞれの入力を適切に切り換える。
【００９６】
具体的には、例えば、いま、周波数制御部３３は、図９に示されるように、１つの保持部１２−２をバイパスさせ（データを保持部１２−２に通過させず）、その他の保持部１２−１、保持部１２−３、および、保持部１２−４のそれぞれをバイパスさせない（データを、保持部１２−１、保持部１２−３、および保持部１２−４のそれぞれに通過させる）と判断したとする。
【００９７】
この場合、図９に示されるように、ステップＳ１１の処理で、セレクタ制御部４２は、選択指令selectBの設定を、「０」とし（「０」を生成し）、ステップＳ１２の処理で、セレクタ部３１−２に送信する。セレクタ部３１−２は、上述したように、選択指令selectB（０）を受信すると、信号処理部１３−１からの出力を入力とするように（保持部１２−２をバイパスするように）その設定を変更する。即ち、セレクタ部３１−２は、図４中「０」と記述されている側の第１の入力部を入力とするようにその設定を変更する。
【００９８】
これに対して、セレクタ制御部４２は、ステップＳ１１の処理で、選択指令selectA、selectC、およびselectDのそれぞれの設定を、いずれも「１」とし（「１」を生成し）、ステップＳ１２の処理で、セレクタ部３１−１、セレクタ部３１−３、およびセレクタ部３１−４のそれぞれに送信する。
【００９９】
上述したように、セレクタ部３１−１、セレクタ部３１−３、および、セレクタ部３１−４のそれぞれは、選択指令selectA（１）、selectC（１）、および、selectD（１）のそれぞれを受信すると、保持部１２−１、保持部１２−３、および、保持部１２−４のそれぞれの出力を入力とする（図４中「１」と記述されている側の第２の入力部を入力とする）ようにそれぞれの設定を切り換える。
【０１００】
このとき、図９に示されるように、CLKマスク制御部４３は、選択指令selectA乃至selectDのそれぞれに対応して、マスク可否指令maskAを「１」に、マスク可否指令maskBを「０」に、マスク可否指令maskCを「１」に、マスク可否指令maskDを「１」に、それぞれ設定し（生成し）、CLKマスク部３２−１乃至３２−４のうちの対応するものに送信する。
【０１０１】
上述したように、CLKマスク部３２−２は、マスク可否指令maskB（０）を受信すると、CLK制御部４１からの同期クロック信号CLKを、保持部１２−２へ供給することを停止するように制御する。
【０１０２】
これに対して、CLKマスク部３２−１、CLKマスク部３２−３、およびCLKマスク部３２−４のそれぞれは、マスク可否指令maskA（１）、maskC（１）、およびmaskD（１）のそれぞれを受信すると、CLK制御部４１からの同期クロック信号CLKを、保持部１２−１、保持部１２−３、および保持部１２−４のそれぞれへ供給するように制御する。
【０１０３】
或いは、例えば、いま、周波数制御部３３が、図１０に示されるように、２つの保持部１２−２と保持部１２−３のそれぞれをバイパスさせ（データを保持部１２−２と保持部１２−３のそれぞれに通過させず）、その他の保持部１２−１、および、保持部１２−４のそれぞれをバイパスさせない（データを、保持部１２−１、および保持部１２−４のそれぞれに通過させる）と判断したとする。
【０１０４】
この場合、図１０に示されるように、セレクタ制御部４２は、ステップＳ１１の処理で、選択指令selectB、および、selectCのそれぞれの設定を、いずれも「０」とし（「０」を生成し）、ステップＳ１２の処理で、セレクタ部３１−２、および、セレクタ部３１−３のそれぞれに送信する。セレクタ部３１−２、および、セレクタ部３１−３のそれぞれは、上述したように、選択指令selectB（０）、および、selectC（０）のそれぞれを受信すると、信号処理部１３−１からの出力、および、信号処理部１３−２からの出力のそれぞれを入力とするように（保持部１２−１、および保持部１２−２のそれぞれをバイパスするように）その設定を変更する。即ち、セレクタ部３１−２、および、セレクタ部３１−３のそれぞれは、図４中「０」と記述されている側の第１の入力部を入力とするようにその設定を変更する。
【０１０５】
これに対して、セレクタ制御部４２は、選択指令selectA、およびselectDのそれぞれの設定を、「１」とし（「１」を生成し）、セレクタ部３１−１、およびセレクタ部３１−４のそれぞれに送信する。
【０１０６】
上述したように、セレクタ部３１−１、および、セレクタ部３１−４のそれぞれは、選択指令selectA（１）、および、selectD（１）のそれぞれを受信すると、保持部１２−１、および、保持部１２−４のそれぞれの出力を入力とする（図４中「１」と記述されている側の第２の入力部を入力とする）ようにそれぞれの設定を切り換える。
【０１０７】
このとき、図１０に示されるように、CLKマスク制御部４３は、選択指令selectA乃至selectDのそれぞれに対応して、マスク可否指令maskAを「１」に、マスク可否指令maskBを「０」に、マスク可否指令maskCを「０」に、マスク可否指令maskDを「１」に、それぞれ設定し（生成し）、CLKマスク部３２−１乃至３２−４のうちの対応するものに供給する。
【０１０８】
上述したように、CLKマスク部３２−２、および、CLKマスク部３２−３のそれぞれは、マスク可否指令maskB（０）、および、マスク可否指令maskC（０）のそれぞれを受信すると、CLK制御部４１からの同期クロック信号CLKを、保持部１２−２、および、保持部１２−３のそれぞれへ供給することを停止するように制御する。
【０１０９】
これに対して、CLKマスク部３２−１、およびCLKマスク部３２−４のそれぞれは、マスク可否指令maskA（１）、およびmaskD（１）のそれぞれを受信すると、CLK制御部４１からの同期クロック信号CLKを、保持部１２−１、および保持部１２−４のそれぞれへ供給するように制御する。
【０１１０】
図７に戻り、周波数制御部３３は、ステップＳ１３において、上述したステップＳ７の処理と同様に、情報処理装置２１のパスを再開し、ステップＳ１４において、同期クロック信号の周波数を、ステップＳ２の処理で入力された周波数情報Infqに対応する周波数（周波数情報Infqがデコードされて得られた周波数）まで下げる。
【０１１１】
ステップＳ１５において、上述したように、周波数制御部３３は、処理の終了が指示されたか否かを判定する。
【０１１２】
ステップＳ１５において、処理の終了がまだ指示されていないと判定した場合、周波数制御部３３は、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。
【０１１３】
即ち、CLK制御部４１は、次の周波数情報Infqが入力されるまで、直前のステップＳ１４の処理で設定の変更をした（値を下げた）周波数（今の場合、最高周波数の1/2の周波数）の同期クロック信号CLKを出力し続ける。
【０１１４】
これに対して、ステップＳ１５において、処理の終了が指示されたと判定した場合、上述したように、周波数制御部３３は、その処理を終了する。
【０１１５】
なお、上述した一連の処理のうちの、周波数UPの指令である場合（ステップＳ３の処理でＹＥＳと判定された場合）のそれ以降の処理、即ち、上述したステップＳ４乃至Ｓ８の処理は、その順番で実行される必要がある。これに対して、周波数DOWNの指令である場合（ステップＳ９の処理でＹＥＳと判定された場合）のそれ以降の処理は、即ち、上述したステップＳ１０乃至Ｓ１４の処理は、必ずしもその順番で実行される必要はない。具体的には、ステップＳ１０乃至Ｓ１３の処理と、ステップＳ１４の処理のそれぞれは、相互に独立した処理として順序関係なく実行可能である。
【０１１６】
次に、図１１乃至図１４を参照して、図４の情報処理装置２１の全体の動作を説明する。
【０１１７】
なお、この例においては、例えば、上述した従来の情報処理装置１（図１）の動作と対応させ、即ち、上述した図２と図３にあわせて、情報処理装置１に入力される信号（保持部１２−１に入力される信号）は、（A0，B0，C0，D0）のデータ列であり、データ列（A0，B0，C0，D0）の各データのそれぞれは、その順番で、１クロック毎に順次入力されるとする。
【０１１８】
例えば、いま、周波数制御部３３が、上述した図７のステップＳ１乃至Ｓ１５の処理を実行し、最高周波数の同期クロック信号CLKを出力しているとする。
【０１１９】
この場合、この例においては、上述したように（図８に示されるように）、保持部１２−１乃至１２−４のうちのいずれもバイパスされない（データは、全ての保持部１２−１乃至１２−４のそれぞれを通過する）ので、情報処理装置２１の動作は、図１１に示されるようになる。図１１と、上述した図２を比較すると明らかなように、最高周波数の同期クロック信号CLKが出力されている場合の情報処理装置２１の動作（図１１）は、最高周波数の同期クロック信号CLKが出力されている場合の情報処理装置１の動作（図２）と基本的に同様とされる。従って、最高周波数の同期クロック信号CLKが出力されている場合の情報処理装置２１の動作の説明は省略する。
【０１２０】
この状態で、例えば、最高周波数の1/2の周波数がエンコードされた周波数情報Infqが、周波数制御部３３に新たに入力され、上述した図７のステップＳ１乃至Ｓ１５の処理が実行されて、最高周波数の1/2の同期クロック信号CLKが出力されたとする。ただし、ここでは、図９に示されるように、１つの保持部１２−２のみがバイパスされる（データが保持部１２−２を通過しない）ように設定されたとする。
【０１２１】
この場合、情報処理装置２１の動作は、例えば、図１２に示されるようになる。
【０１２２】
即ち、１クロック目に、データA0が保持部１２−１に入力され、かつ保持される。
【０１２３】
２クロック目に、保持部１２−１において、データA0が出力されるとともに、データB0が入力され、かつ保持される。データA0は、セレクタ部３１−１を通過して、信号処理部１３−１により第１の処理が施されてデータA1となり、保持部１２−２をバイパスして（通過しないで）そのままセレクタ部３１−２を通過し、さらに、信号処理部１３−２により第２の処理が施されてデータA2となり、３クロック目が出力されるまでに、保持部１２−３に入力され、かつ保持される。なお、保持部１２−２は、同期クロック信号CLKが供給されないので（CLKマスク部３２−２により供給の停止が制御されているので）、データA１を保持しない。
【０１２４】
３クロック目に、保持部１２−１において、データB0が出力されるとともに、データC0が入力され、かつ、保持される。保持部１２−３において、データA2が出力されるとともに、次の４クロック目が出力されるまでに、保持部１２−１より出力されたデータB0が、セレクタ部３１−１を通過して信号処理部１３−１によりデータB1とされ、さらに、保持部１２−２をバイパスして（通過しないで）セレクタ部３１−２をそのまま通過し、信号処理部１３−２によりデータB2とされた後、入力され、そのデータB2が保持される。データA2は、セレクタ部３１−３を通過し、信号処理部１３−３により第３の処理が施されてデータA3となり、４クロック目が出力されるまでに、保持部１２−４に入力され、かつ保持される。
【０１２５】
４クロック目以降、保持部１２−１、保持部１２−３、および、保持部１２−４のそれぞれ、並びに、信号処理部１３−１乃至１３−３のそれぞれが、上述した処理を繰り返し、その結果、４クロック目にデータA3が外部に出力され、さらに、図示はしないが、５クロック目にデータB３が、６クロック目にデータC3が、７クロック目にデータD3が、それぞれ外部に出力される。
【０１２６】
即ち、同期クロック信号CLKの周波数が最高周波数の1/2であり、かつ、１つの保持部１２−２がバイパスされている場合、情報処理装置２１は、１クロック目に、データA0を入力し、４クロック目に、信号処理部１３−１乃至１３−３のそれぞれにより処理されたデータA３を外部に出力する。
【０１２７】
このように、同期クロック信号CLKの周波数が最高周波数の1/2の場合の従来の情報処理装置１は、上述したように（図３に示されるように）、保持部１２−１乃至１２−４のうちのいずれもバイパスしないので（データを、全ての保持部１２−１乃至１２−４に通過させるので）、１クロック目に入力されたデータA0が、データA3に変換されて外部に出力されるタイミングは、５クロック目である。
【０１２８】
これに対して、同期クロック信号CLKの周波数が最高周波数の1/2の場合の情報処理装置２１は、上述したように（図１２に示されるように）、いまの場合、１つの保持部１２−２をバイパスするので、１クロック目に入力されたデータA0が、データA3に変換されて外部に出力されるタイミングは、従来の情報処理装置１のそれと比較して１クロック少ない４クロック目となる。
【０１２９】
従って、その処理時間は、従来の情報処理装置１（図１）においては、上述したように（図３に示されるように）、最高周波数時の処理時間T1の２倍のT2（＝２T1）となるのに対して、１つの保持部１２−２をバイパスする情報処理装置２１（図４）においては、図１２に示されるように、最高周波数時の処理時間T1の1.5倍のT3（＝1.5T1）となり、処理時間の短縮が可能になる。
【０１３０】
即ち、本発明の情報処理装置２１は、同期クロック信号CLKの周波数が下がっても、従来の情報処理装置１に比較して、その処理能力の低下が抑制され、一定以上の処理能力を維持することが可能になる。換言すると、低周波数の同期クロック信号CLKで動作する本発明の情報処理装置２１の処理能力は、従来の情報処理装置１のそれに比較して高くなる。
【０１３１】
また、バイパスされる保持部１２−２には、同期クロック信号CLKが供給されないので（CLKマスク部３２−２がその供給を停止するように制御するので）、保持部１２−２の動作は停止し、保持部１２−２の電力の消費は抑制される。換言すると、低周波数の同期クロック信号CLKで動作する本発明の情報処理装置２１の消費電力は、従来の情報処理装置１のそれに比較して抑制される（低下する）。
【０１３２】
上述したように、選択信号selectA乃至selectDのそれぞれは、他とは独立した信号とされているので、保持部１２−１乃至１２−４のそれぞれに対して、バイパスを行うか否かの設定も他とは独立して実行可能である。即ち、情報処理装置２１において、保持部１２−１乃至１２−４のうちのバイパスされる保持部の種類および個数は、１クロック内に処理が可能な範囲で特に限定されず、任意の個数、かつ、任意のものが選択可能とされる。
【０１３３】
従って、情報処理装置２１の処理能力をさらに高くし、かつ、その消費電力を抑制するためには、保持部１２−１乃至１２−４のうちのバイパスされる保持部の個数を、１クロックの間に処理可能な範囲で、単に増加させればよい。
【０１３４】
例えば、上述した例では、最高周波数の1/2の同期クロック信号CLKが出力され、かつ、１つの保持部１２−２のみがバイパスされる（データが保持部１２−２を通過しない）場合の情報処理装置２１の動作を説明した。
【０１３５】
これに対して、情報処理装置２１の処理能力のさらなる向上、および、消費電力のさらなる抑制のために、上述したように（図１０に示されるように）、最高周波数の1/2の同期クロック信号CLKが出力されている場合、情報処理装置２１は、２つの保持部１２−２、および、保持部１２−３のそれぞれをバイパスさせる（データを保持部１２−２、および、保持部１２−３のそれぞれに通過させない）ようにすることも可能である。
【０１３６】
図１４は、そのような、最高周波数の1/2の同期クロック信号CLKが出力され、かつ、２つの保持部１２−２、および、保持部１２−３がバイパスされる場合の情報処理装置２１の動作を表している。なお、図１３は、図１４との比較のために、最高周波数の同期クロックCLKが出力されている場合の情報処理装置２１の動作を表したものであり、上述した図１１（図２）と同一の図とされている。
【０１３７】
図１４に示されるように、１クロック目に、データA0が保持部１２−１に入力され、かつ保持される。
【０１３８】
２クロック目に、保持部１２−１において、データA0が出力されるとともに、データB0が入力され、かつ保持される。
【０１３９】
データA0は、セレクタ部３１−１を通過して、信号処理部１３−１により第１の処理が施されてデータA1となり、保持部１２−２をバイパスして（通過しないで）そのままセレクタ部３１−２を通過する。さらに、データA１は、信号処理部１３−２により第２の処理が施されてデータA2となり、保持部１２−３をバイパスして（通過しないで）そのままセレクタ部３１−３を通過する。そして、データA2は、信号処理部１３−３により第３の処理が施されてデータA3となり、３クロック目が出力されるまでに、保持部１２−４に入力され、かつ保持される。
【０１４０】
なお、保持部１２−２、および保持部１２−３のそれぞれは、同期クロック信号CLKが供給されないので（CLKマスク部３２−２、および、CLKマスク部３２−３のそれぞれによりその供給の禁止が制御されているので）、データA１、および、データA2のそれぞれを保持しない。
【０１４１】
３クロック目以降、保持部１２−１、および、保持部１２−４のそれぞれ、並びに、信号処理部１３−１乃至１３−３のそれぞれが、上述した処理を繰り返し、その結果、３クロック目にデータA3が外部に出力され、さらに、図示はしないが、４クロック目にデータB３が、５クロック目にデータC3が、６クロック目にデータD3が、それぞれ外部に出力される。
【０１４２】
即ち、同期クロック信号CLKの周波数が最高周波数の1/2であり、かつ、２つの保持部１２−２、および、保持部１２−３がバイパスされる場合、情報処理装置２１は、１クロック目に、データA0を入力し、３クロック目に、信号処理部１３−１乃至１３−３のそれぞれにより処理されたデータA３を外部に出力する。
【０１４３】
このように、同期クロック信号CLKの周波数が最高周波数の1/2であり、かつ、１つの保持部１２−２のみがバイパスされた場合、上述したように（図１２に示されるように）、１クロック目に入力されたデータA0が、データA3に変換されて外部に出力されるタイミングは、４クロック目となる。
【０１４４】
これに対して、同期クロック信号CLKの周波数が最高周波数の1/2であり、かつ、２つの保持部１２−２、および、保持部１２−３がバイパスされる場合、上述したように（図１４に示されるように）、１クロック目に入力されたデータA0が、データA3に変換されて外部に出力されるタイミングは、１つの保持部１２−２のみがバイパスされた場合のそれと比較して１クロック少ない３クロック目となる。
【０１４５】
従って、その処理時間は、１つの保持部１２−２のみがバイパスされた場合においては、上述したように（図１２に示されるように）、最高周波数時の処理時間T1の1.5倍のT1（＝1.5T1）となるのに対して、２つの保持部１２−２、および保持部１２−３がバイパスされた場合においては、図１４に示されるように、最高周波数時の処理時間T1と同一のT4（＝T1）となり、処理時間のさらなる短縮が可能になる。
【０１４６】
また、保持部１２−２に加えてさらに、保持部１２−３の動作も停止するので、保持部１２−２のみならず保持部１２−３の電力の消費も抑制される。換言すると、情報処理装置２１の消費電力はさらに抑制される（低下する）。
【０１４７】
上述した一連の処理は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることも可能である。
【０１４８】
この場合、図４の情報処理装置２１のうちの保持部１２−１乃至１２−４、セレクタ部３１−１乃至３１−４、および、信号処理部１３−１乃至１３−３は、例えば、図１５に示されるパーソナルコンピュータ５１のCPU（Central Processing Unit）６１として構成可能である。或いは、信号処理部１３−１乃至１３−３が省略された場合、図４の情報処理装置２１のうちの保持部１２−１乃至保持部１２−４、および、セレクタ部３１−１乃至３１−４は、例えば、パーソナルコンピュータ５１のバス６４、若しくは入出力インタフェース６５として構成可能である。
【０１４９】
図１５において、CPU６１は、ROM（Read Only Memory）６２に記憶されているプログラム、または記憶部６８からRAM（Random Access Memory）６３にロードされたプログラムに従って各種の処理を実行する。RAM６３にはまた、CPU６１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【０１５０】
なお、この例においては、例えば、そのようなプログラムとして、図４の周波数制御部３３、および、CLKマスク部３２−１乃至３２−４のそれぞれに対応するモジュールが構成される。これらの各モジュールのそれぞれは、１つの独立したアルゴリズムを持ち、かつ、そのアルゴリズムに従って固有の動作を実行する。即ち、各モジュールのそれぞれは、CPU６１により適宜読み出され、実行される。
【０１５１】
CPU６１、ROM６２、およびRAM６３は、バス６４を介して相互に接続されている。このバス６４にはまた、入出力インタフェース６５も接続されている。
【０１５２】
入出力インタフェース６５には、キーボードなどよりなる入力部６６、ディスプレイなどよりなる出力部６７、ハードディスクなどより構成される記憶部６８、および、インターネットを含むネットワーク（図示せず）を介しての他の装置（図示せず）との通信処理を実行する通信部６９が接続されている。
【０１５３】
入出力インタフェース６５にはまた、必要に応じてドライブ７０が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブル記録媒体７１が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部６８にインストールされる。
【０１５４】
上述した一連の処理を実行させるプログラムは、ネットワークや記録媒体からインストールされる。この記録媒体は、図１５に示されるように、装置本体とは別に、所有者等にプログラムを提供するために配布され、ドライブ７０に装着される、プログラムが記録されている磁気ディスク（フロッピディスクを含む）、光ディスク（CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む）、光磁気ディスク（ＭＤ（Mini-Disk）を含む）、もしくは半導体メモリなどのリムーバブル記録媒体（パッケージメディア）７１により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM６２や、記憶部６８に含まれるハードディスクなどで構成される。
【０１５５】
なお、本明細書において、上述した一連の処理を実行するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１５６】
【発明の効果】
以上のごとく、本発明によれば、同期クロック信号の周波数を可変とすることができる。特に、同期クロック信号の周波数が低周波数とされても、処理能力の低下を防止するとともに、電力消費を抑制することができる。
【図面の簡単な説明】
【図１】従来の情報処理装置の構成例を示す図である。
【図２】最高周波数の同期クロック信号が出力されている場合の図１の情報処理装置の動作例を説明するタイミングチャートである。
【図３】最高周波数の1/2の同期クロック信号が出力されている場合の図１の情報処理装置の動作例を説明するタイミングチャートである。
【図４】本発明が適用される情報処理装置の構成例を示す図である。
【図５】図４の情報処理装置の周波数制御部に入力される周波数情報のエンコード方法の例を説明する図である。
【図６】図４の情報処理装置の周波数制御部に入力される周波数情報のエンコード方法の他の例を説明する図である。
【図７】図４の情報処理装置の周波数制御部の処理を説明するフローチャートである。
【図８】図４の情報処理装置の周波数制御部のうちの、セレクタ制御部が生成する選択信号、および、CLKマスク制御部が生成するマスク可否指令の例を説明する図である。
【図９】図４の情報処理装置の周波数制御部のうちの、セレクタ制御部が生成する選択信号、および、CLKマスク制御部が生成するマスク可否指令の他の例を説明する図である。
【図１０】図４の情報処理装置の周波数制御部のうちの、セレクタ制御部が生成する選択信号、および、CLKマスク制御部が生成するマスク可否指令のさらに他の例を説明する図である。
【図１１】最高周波数の同期クロック信号が出力されている場合の図４の情報処理装置の動作例を説明するタイミングチャートである。
【図１２】最高周波数の1/2の同期クロック信号が出力されている場合の図４の情報処理装置の動作例を説明するタイミングチャートである。
【図１３】最高周波数の同期クロック信号が出力されている場合の図４の情報処理装置の動作例を説明するタイミングチャートである。
【図１４】最高周波数の1/2の同期クロック信号が出力されている場合の図４の情報処理装置の他の動作例を説明するタイミングチャートである。
【図１５】図４の情報処理装置が搭載されるパーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
１２−１乃至１２−４ 保持部， １３−１乃至１３−３ 信号処理部， ２１ 情報処理装置， ３１−１乃至３１−４ セレクタ部， ３２−１乃至３２−４ CLKマスク部， ３３ 周波数制御部， ４１ CLK制御部， ４２ セレクタ制御部４２， ４３ CLKマスク制御部， CLK 同期クロック信号， Infq周波数情報， maskA乃至maskD マスク可否指令， selectA乃至selectD 選択指令
【発明の属する技術分野】
本発明は、情報処理装置および方法、並びにプログラムに関し、特に、同期クロック信号の周波数が可変である場合、低周波数とされても、処理能力の低下を防止するとともに、電力消費を抑制することができるようにした情報処理装置および方法、並びにプログラムに関する。
【０００２】
【従来の技術】
CPU（Central Processing Unit）、DSP（Digital Signal Processor）、および、フィルタ等に代表されるデータ処理装置、並びに、データのやり取りを行うバス、およびデータパス等の情報処理装置は、同期クロック（システムクロック）に同期して様々な処理を実行している。このような情報処理装置の中で、複数クロックかけて１つの処理を実行するものは、その処理の途中の状態を記憶するために、フリップフロップ回路などの記憶素子が搭載され、その記憶素子が、その処理の途中の状態を記憶する（例えば、特許文献１）。
【０００３】
このような処理は、一般的に、パイプライン動作と称されている。従って、以下、上述したフリップフロップ回路のような処理の途中の状態を記憶するものを、パイプラインと称し、また、パイプラインの配置場所を、パイプラインの切れ目と称する。
【０００４】
パイプラインの切れ目は、状態が少ないところ、または、その切れ目前後に存在する回路のそれぞれの遷移時間（データが回路に入力され、所定の処理が施されて、回路から出力されるまでの時間）が同期クロックの周期を超えないところ等とされることが多い。
【０００５】
【特許文献１】
特開２００２−２０４２２４号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、従来、同期クロックの周波数が可変の場合、最も周波数が高いときにあわせて、パイプラインが構成される（パイプラインの切れ目が決定される）ことが多い。このため、周波数が低いときには、回路の遷移時間が同期クロックの周期より遥かに短くなり、たとえ最高周波数のときに、最適なパイプラインの構成となっていたとしても、周波数が低いときには、必ずしも最適なパイプラインの構成となっているとは限らないという課題があった。
【０００７】
即ち、従来、同期クロックの周波数が可変の場合、最も周波数が高いときにあわせてパイプラインが構成されると、周波数が低くなるに従い、全体の処理能力が低下するとともに、消費電力が無駄に使用されるシステムアーキテクチャになってしまうことが多々あるという課題があった。
【０００８】
例えば、図１は、パイプライン動作を行う従来の情報処理装置の構成例を表している。
【０００９】
図１に示されるように、情報処理装置１には、所定の周波数情報Infqに基づいて、同期クロック信号CLKの周波数を可変し、変更した周波数の同期クロック信号CLKを出力する周波数制御部１１、並びに、周波数制御部１１より出力された同期クロック信号CLKのうちの所定のクロックの立ち上がり、若しくは立ち下りを検知して、所定のデータを入力、かつ保持し、次のクロックの立ち上がり、若しくは立ち下りを検知して、保持したデータを出力する保持部１２−１乃至１２−４が設けられている。
【００１０】
情報処理装置１にはまた、保持部１２−１と保持部１２−２の間に、入力した信号（データ）に、第１の処理を施して、それを出力する信号処理部１３−１が、保持部１２−２と保持部１２−３の間に、入力した信号（データ）に、第２の処理を施して、それを出力する信号処理部１３−２が、保持部１２−３と保持部１２−４の間に、入力した信号（データ）に、第３の処理を施して、それを出力する信号処理部１３−３が、それぞれ設けられている。
【００１１】
換言すると、情報処理装置１には、パイプラインとして、４つの保持部１２−１乃至１２−４が設けられており、パイプラインの切れ目は、信号処理部１３−１乃至１３−３のそれぞれの入力の直前、および、出力の直後とされている。
【００１２】
次に、図２と図３を参照して、情報処理装置１の動作を説明する。
【００１３】
はじめに、図２を参照して、同期クロック信号CLKの周波数が最高周波数の場合の情報処理装置１の動作を説明する。
【００１４】
この例においては、例えば、情報処理装置１に入力される信号、即ち、保持部１２−１に入力される信号は、（A0，B0，C0，D0）のデータ列であり、データ列（A0，B0，C0，D0）の各データのそれぞれは、その順番で、１クロック毎に順次入力されるとする。
【００１５】
この場合、図２に示されるように、１クロック目に、データA0が保持部１２−１に入力され、かつ保持される。
【００１６】
２クロック目に、保持部１２−１において、データA0が出力されるとともに、データB0が入力され、かつ保持される。データA0は、信号処理部１３−１により第１の処理が施されてデータA1となり、３クロック目が出力されるまでに、保持部１２−２に入力され、かつ保持される。
【００１７】
３クロック目に、保持部１２−１において、データB0が出力されるとともに、データC0が入力され、かつ、保持される。保持部１２−２において、データA1が出力されるとともに、次の４クロック目が出力されるまでに、保持部１２−１より出力されたデータB0が、信号処理部１３−１によりデータB1とされて入力され、そのデータB1が保持される。データA１は、信号処理部１３−２により第２の処理が施されてデータA2となり、４クロック目が出力されるまでに、保持部１２−３に入力され、かつ保持される。
【００１８】
４クロック目に、保持部１２−１において、データC0が出力されるとともに、データD0が入力され、かつ、保持される。保持部１２−２において、データB1が出力されるとともに、次の５クロック目が出力されるまでに、保持部１２−１より出力されたデータC0が、信号処理部１３−１によりデータC1とされて入力され、データC1が保持される。保持部１２−３において、データA2が出力されるとともに、次の５クロック目が出力されるまでに、保持部１２−２より出力されたデータB1が、信号処理部１３−２によりデータB2とされて入力され、そのデータB2が保持される。データA2は、信号処理部１３−３により第３の処理が施されてデータA3となり、５クロック目が出力されるまでに、保持部１２−４に入力され、かつ保持される。
【００１９】
５クロック目以降、保持部１２−１乃至１２−４のそれぞれ、および、信号処理部１３−１乃至１３−３のそれぞれは、上述した処理を繰り返し、その結果、５クロック目にデータA3が、６クロック目にデータB3が、７クロック目にデータC3が、８クロック目にデータD3が、それぞれ外部に出力される。
【００２０】
即ち、同期クロック信号CLKの周波数が最高周波数の場合、情報処理装置１は、１クロック目に、データA0を入力し、５クロック目に、信号処理部１３−１乃至１３−３のそれぞれにより処理されたデータA３を外部に出力する。この場合、図２に示されるように、１つのデータ（データA0乃至D0のうちのいずれか）が、情報処理装置１に入力され、所定の処理が施されて外部に出力される（データA3乃至D3のうちのいずれかとして外部に出力される）までの時間は、時間T１とされる。
【００２１】
次に、周波数制御部１１が、新たに入力された周波数情報Infqに基づいて、同期クロック信号CLKの周波数を上述した最高周波数（図２に示される周波数）の1/2に変更し、変更した周波数で同期クロック信号CLKを出力したとする。
【００２２】
この場合、同期クロック信号CLKは、図２に対して、図３に示されるようになる。
【００２３】
この場合も、情報処理装置１自身の動作は、上述した同期クロック信号CLKの周波数が最高周波数（図２に示される周波数）の場合のそれと、基本的に同様とされる。即ち、図３に示されるように、情報処理装置１は、１クロック目に、データA0を入力し、５クロック目に、信号処理部１３−１乃至１３−３のそれぞれにより処理されたデータA３を外部に出力する。
【００２４】
しかしながら、同期クロック信号CLKのクロックの出力周期が２倍とされたので、この場合、図３に示されるように、１つのデータ（データA0乃至D0のうちのいずれか）が、情報処理装置１に入力され、所定の処理が施されて外部に出力される（データA3乃至D3のうちのいずれかとして外部に出力される）までの時間は、最高周波数のときの時間T1（図２）の２倍の時間T2となってしまう。
【００２５】
即ち、情報処理装置１の処理時間（絶対時間）は、最高周波数の場合のそれに比較して、２倍に増加ししまう。換言すると、情報処理装置１の処理能力は、最高周波数の場合のそれに比較して、1/2に低下してしまう。
【００２６】
同じクロックでの処理能力をあげることなどにより、この低下を1/2以上に抑えることができれば、消費電力あたりの性能が上がる分だけ消費電力を抑えることが可能になるが、そのような手法として有効的な手法がいまだ実現されていない。
【００２７】
本発明は、このような状況に鑑みてなされたものであり、同期クロック信号の周波数が可変である場合、低周波数とされても、処理能力の低下を防止するとともに、電力消費を抑制することができるようにするものである。
【００２８】
【課題を解決するための手段】
本発明の情報処理装置は、所定の周波数の同期クロックに同期して動作する情報処理装置であって、同期クロックの周波数を変更して、変更した周波数の同期クロックを出力するクロック出力手段と、クロック出力手段より所定の第１のクロックが出力された場合、所定のデータを入力、かつ、保持し、クロック出力手段より第１のクロックの次の第２のクロックが出力されたとき、保持したデータを出力する保持手段と、同期クロック出力手段より出力される同期クロックの周波数に基づいて、保持手段をバイパスしてデータを伝送させるか否かを指令する選択指令を生成する選択指令生成手段と、選択指令生成手段により生成された選択指令が、保持手段をバイパスしてデータを伝送させるという内容であった場合、データを保持手段を介さずにそのまま出力し、選択指令が、保持手段をバイパスしないでデータを伝送させるという内容であった場合、保持手段より出力されたデータを出力するバイパス手段と、選択指令生成手段により生成された選択指令が、保持手段をバイパスしてデータを伝送させるという内容であった場合、保持手段への同期クロックの供給を停止させる停止制御手段とを備えることを特徴とする。
【００２９】
保持手段、および、バイパス手段がその順番に接続された組が複数組設けられ、複数の組のそれぞれがカスケード接続されているようにすることができる。
【００３０】
データに所定の処理を施すデータ処理手段をさらに設け、保持手段は、データ処理手段により処理が施されたデータを入力、かつ保持した後、出力し、バイパス手段は、選択指令が、保持手段をバイパスしてデータを伝送させるという内容であった場合、データ処理手段により処理が施されたデータを保持手段を介さずにそのまま出力し、選択指令が、保持手段をバイパスしないでデータを伝送させるという内容であった場合、データ処理手段により処理が施されて、保持手段により入力、かつ保持された後、その保持手段より出力されたデータを出力するようにすることができる。
【００３２】
選択指令生成手段は、同期クロック出力手段より出力される同期クロックの周波数に対応する周波数情報をさらに生成し、生成した周波数情報に基づいて選択指令を生成するようにすることができる。
【００３３】
選択指令生成手段は、外部より供給される、同期クロック出力手段より出力される同期クロックの周波数に対応する周波数情報をさらに受信し、受信した周波数情報に基づいて選択指令を生成するようにすることができる。
【００３４】
本発明の情報処理方法は、所定の周波数の同期クロックに同期して動作し、同期クロックの周波数を変更して、変更した周波数の同期クロックを出力するクロック出力装置と、クロック出力装置より所定の第１のクロックが出力された場合、所定のデータを入力、かつ、保持し、クロック出力装置より第１のクロックの次の第２のクロックが出力されたとき、保持したデータを出力する保持装置と、データを保持装置を介さずにそのまま入力する第１の入力部、保持装置より出力されるデータを入力する第２の入力部、および、第１の入力部と第２の入力部のうちのいずれか一方に入力されたデータを出力する出力部を有するバイパス装置とを備える情報処理装置の情報処理方法であって、同期クロック出力装置より出力される同期クロックの周波数に基づいて、保持装置をバイパスしてデータを伝送させるか否かを指令する選択指令を生成する選択指令生成ステップと、バイパス装置に対して、選択指令生成ステップの処理により生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、第１の入力部に入力されたデータを出力部より出力させるように制御し、選択指令が、保持装置をバイパスしないで伝送させるという内容であった場合、第２の入力部に入力されたデータを出力部より出力させるように制御するバイパス制御ステップと、選択指令生成ステップの処理により生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、保持装置への同期クロックの供給を停止させる停止制御ステップとを含むことを特徴とする。
【００３５】
本発明のプログラムは、所定の周波数の同期クロックに同期して動作し、同期クロックの周波数を変更して、変更した周波数の同期クロックを出力するクロック出力装置と、クロック出力装置より所定の第１のクロックが出力された場合、所定のデータを入力、かつ、保持し、クロック出力装置より第１のクロックの次の第２のクロックが出力されたとき、保持したデータを出力する保持装置と、データを保持装置を介さずにそのまま入力する第１の入力部、保持装置より出力されるデータを入力する第２の入力部、および、第１の入力部と第２の入力部のうちのいずれか一方に入力されたデータを出力する出力部を有するバイパス装置とを備える情報処理装置を制御するコンピュータに、同期クロック出力装置より出力される同期クロックの周波数に基づいて、保持装置をバイパスしてデータを伝送させるか否かを指令する選択指令を生成する選択指令生成ステップと、バイパス装置に対して、選択指令生成ステップの処理により生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、第１の入力部に入力されたデータを出力部より出力させるように制御し、選択指令が、保持装置をバイパスしないで伝送させるという内容であった場合、第２の入力部に入力されたデータを出力部より出力させるように制御するバイパス制御ステップと、選択指令生成ステップの処理により生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、保持装置への同期クロックの供給を停止させる停止制御ステップとを実行させることを特徴とする。
【００３６】
本発明の情報処理装置および方法、並びにプログラムにおいては、同期クロックの周波数に基づいて、保持装置をバイパスしてデータを伝送させるか否かを指令する選択指令が生成され、生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、所定の第１のクロックが出力されると、入力されたデータが保持装置を介さずにそのまま出力され、生成された選択指令が、保持装置をバイパスしないでデータを伝送させるという内容であった場合、第１のクロックが出力されると、入力されたデータが、保持装置により保持され、第１のクロックの次の第２のクロックが出力されると、保持装置に保持されたデータが出力される。生成された選択指令が、保持装置をバイパスしてデータを伝送させるという内容であった場合、保持装置への同期クロックの供給が停止される。
【００３７】
本発明の情報処理装置は、入力データとして、自分自身で生成したものを使用してもよいし、外部から入力したものを使用してもよい。さらに、本発明の情報処理装置は、自分自身で生成したもの、および、外部から入力したもののいずれも使用可能な装置であってもよい。
【００３８】
また、本発明の情報処理装置は、出力データを、外部に出力してもよいし、情報処理装置自身に搭載された所定の他の装置に出力してもよい。さらに、本発明の情報処理装置は、出力データを、外部、および、情報処理装置自身に搭載された所定の他の装置に同時に出力してもよい。さらにまた、他の装置は複数であってもよい。
【００３９】
【発明の実施の形態】
図４は、本発明が適用される情報処理装置の構成例を表している。
【００４０】
図４に示されるように、情報処理装置２１のパイプライン、および、その切れ目については、上述した従来の情報処理装置１（図１）のそれらと、基本的に同様の構成とされている。即ち、情報処理装置２１には、図１と同様の構成の信号処理部１３−１乃至１３−３のそれぞれが、その順番で処理が実行されるように設けられており、信号処理部１３−１乃至１３−３のそれぞれの入力前と出力後（信号処理部１３−１の入力前と、信号処理部１３−１乃至１３−３のそれぞれの間、信号処理部１３−３の出力後）には、パイプラインとして、図１と同様の構成の保持部１２−１乃至１２−４のうちの対応するものが設けられている。
【００４１】
なお、保持部１２−１乃至１２−４、および、信号処理部１３−１乃至１３−３は、上述した処理を実行可能なものであれば、特に限定されない。例えば、この例においては、保持部１２−１乃至１２−４のそれぞれは、フリップフロップ回路とされるが、その他、例えば、同期型RAM等とされてもよい。
【００４２】
また、保持部、および、信号処理部の個数は、図４の例では、従来と比較するために、従来の情報処理装置１の例（図１の例）と同様とされているが、図４の例（４個の保持部１２−１乃至１２−４と、３個の信号処理部１３−１乃至１３−３）に限定されず、保持部は１個以上あればよいし、また、信号処理部は０個も含めて任意の個数でよい。
【００４３】
従って、情報処理装置２１は、様々な実施の形態を取ることが可能である。例えば、情報処理装置２１は、CPU、DSP、または、フィルタのようなデータ処理装置として構成されることが可能である。また、信号処理部１３−１乃至１３−３が省略された場合、情報処理装置２１は、データのやり取りを行うバス、または、データパスとして構成されることが可能である。
【００４４】
情報処理装置２１には、さらに、次のような、従来の情報処理装置１が有していないブロック（部）が設けられている。
【００４５】
即ち、情報処理装置２１にはまた、保持部１２−１と信号処理部１３−１の間に、保持部１２−１に入力されるのと同一の信号（データ）を入力する第１の入力部（図中「０」と記述されている側の入力部）と、保持部１２−１より出力される信号（データ）を入力する第２の入力部（図中「１」と記述されている側の入力部）を有し、後述するセレクタ制御部４２より出力される選択指令selectAの内容に基づいて、第１の入力部と、第２の入力部のうちのいずれか一方を選択し、選択した入力部に入力されたデータを、信号処理部１３−１に対して出力するセレクタ部３１−１が設けられている。
【００４６】
セレクタ制御部４２より出力される選択指令selectAは、保持部１２−１をバイパスしてデータを伝送させるか否かの指令を表す信号であれば、特に限定されないが、この例においては、保持部１２−１をバイパスしてデータを伝送させる指令を表す「０」、または、保持部１２−１を通過させた後（バイパスさせないで）データを伝送させる指令を表す「１」のうちのいずれか一方の値に対応する信号とされる。なお、後述する選択指令selectB乃至selectDのそれぞれも同様とされる。
【００４７】
即ち、セレクタ部３１−１は、選択指令selectAとして「１」を取得した場合、同期クロック信号CLKのうちの所定の第１のクロックが出力されたとき、保持部１２−１に入力され、かつ保持され、第１のクロックの次の第２のクロックが出力されたとき、保持部１２−１より出力されたデータ（図４中「１」と記述されている側の第２の入力部に入力されたデータ）を、信号処理部１３−１に対して出力する。
【００４８】
これに対して、セレクタ部３１−１は、選択指令selectAとして「０」を取得した場合、同期クロック信号CLKのうちの所定の第１のクロックが出力されたとき、保持部１２−１に入力されるデータと同一のデータ（図４中「０」と記述されている側の第１の入力部に入力されたデータ）を、信号処理部１３−１に対してそのまま出力する。即ち、セレクタ部３１−１は、選択指令selectAとして「０」を取得した場合、保持部１２−１をバイパスしてデータを信号処理部１３−１に伝送する。
【００４９】
情報処理装置２１にはまた、このようなセレクタ３１−１と同様の構成のセレクタ３１−２乃至３１−４のそれぞれが、保持部１２−２乃至１２−４のうちの対応するものの出力の後に設けられている。
【００５０】
即ち、セレクタ３１−２は、保持部１２−２と信号処理部１３−２の間に設けられ、選択指令selectBとして「０」を後述するセレクタ制御部４２より取得した場合、保持部１２−２をバイパスしてデータを信号処理部１３−２に伝送する。これに対して、セレクタ３１−２は、選択指令selectBとして「１」を後述するセレクタ制御部４２より取得した場合、保持部１２−２から出力されたデータを信号処理部１３−２に伝送する。
【００５１】
同様に、セレクタ３１−３は、保持部１２−３と信号処理部１３−３の間に設けられ、選択指令selectCとして「０」を後述するセレクタ制御部４２より取得した場合、保持部１２−３をバイパスしてデータを信号処理部１３−３に伝送する。これに対して、セレクタ３１−３は、選択指令selectCとして「１」を後述するセレクタ制御部４２より取得した場合、保持部１２−３から出力されたデータを信号処理部１３−３に伝送する。
【００５２】
セレクタ３１−４は、保持部１２−４の後に設けられ、選択指令selectDとして「０」を後述するセレクタ制御部４２より取得した場合、保持部１２−４をバイパスしてデータを外部に出力する。これに対して、セレクタ３１−４は、選択指令selectDとして「１」を後述するセレクタ制御部４２より取得した場合、保持部１２−４から出力されたデータを外部に出力する。
【００５３】
ところで、このように、セレクタ３１−１乃至３１−４のうちのいずれかにより、保持部１２−１乃至１２−４のうちの対応する保持部がバイパスされた場合、バイパスされた保持部は、その処理を行う必要はない。
【００５４】
従って、情報処理装置２１にはさらに、保持部１２−１乃至１２−４のそれぞれに対して、必要に応じて同期クロック信号CLKの供給を停止するCLKマスク部３２−１乃至３２−４のそれぞれが設けられている。
【００５５】
即ち、CLKマスク部３２−１乃至３２−４のそれぞれは、後述する同期クロック信号CLKを出力するCLK制御部４１と、保持部１２−１乃至１２−４のうちの対応するものの間に設けられている。CLKマスク部３２−１乃至３２−４のそれぞれは、後述するCLKマスク制御部４３より出力されるマスク可否指令maskA乃至maskDのうちの対応するものの内容に基づいて、保持部１２−１乃至１２−４のうちの対応するものに対して、CLK制御部４１より出力される同期クロック信号CLKを供給するか否かの制御を実行する。
【００５６】
CLKマスク制御部４３より出力されるマスク可否指令maskAは、同期クロック信号CLKを保持部１２−１に供給するか否かを指令する指令を表す信号であれば、特に限定されないが、この例においては、同期クロック信号CLKの保持部１２−１への供給の指令を表す「１」、または、同期クロック信号CLKの保持部１２−１への供給の禁止の指令（マスク指令）を表す「０」のうちのいずれかの値に対応する信号とされる。マスク可否指令maskB乃至maskDのそれぞれも同様とされる。
【００５７】
このように、情報処理装置２１は、CLKマスク部３２−１乃至３２−４を有しているので、保持部１２−１乃至１２−４のうちの処理の不要なものの動作を停止させることが可能である。従って、保持部１２−１乃至１２−４のうちの処理の不要なものは、電力を消費しない（または、その消費量が抑制される）ので、情報処理装置２１全体の消費電力の抑制が可能になる。
【００５８】
なお、CLKマスク部３２−１乃至３２−４のそれぞれは、上述したように、保持部１２−１乃至１２−４のうちの対応するものの処理が不要な場合、即ち、対応する保持部がバイパスされる場合、その保持部に対して、同期クロック信号CLKの供給を停止する。従って、選択指令selectA乃至selectDのそれぞれの内容と、マスク可否指令maskA乃至maskDのそれぞれの内容は対応する。この例においては、例えば、選択指令が「１」であれば、それに対応するマスク可否指令は「１」となり、選択指令が「０」であれば、それに対応するマスク可否指令は「０」となる。
【００５９】
従って、この例においては、マスク可否指令maskA乃至maskDのそれぞれは、CLKマスク制御部４３より出力されたが、この例に限定されず、例えば、セレクタ制御部４２が、選択指令selectA乃至selectDのそれぞれを出力する場合、さらに、マスク可否指令maskA乃至maskDのそれぞれも出力するようにしてもよい。換言すると、セレクタ制御部４２は、選択指令selectA乃至selectDのそれぞれを、セレクタ部３１−１乃至３１−４のうちの対応するものに供給するとともに、マスク可否指令maskA乃至maskDのそれぞれとみなして、CLKマスク部３２−１乃至３２−４のうちの対応するものに供給してもよい。
【００６０】
情報処理装置２１にまた、周波数制御部３３が設けられている。周波数制御部３３には、外部からの周波数情報Infqに基づいて、周波数を可変し、変更した周波数の同期クロック信号CLKを出力するCLK制御部４１（従来の周波数制御部１１（図１）に対応するCLK制御部４１）、周波数情報Infqに含まれるCLK制御部４１が出力する同期クロック信号CLKの周波数に基づいて、上述した選択指令selectA乃至selectDのそれぞれを生成し、セレクタ部３１−１乃至３１−４のうちの対応するものに供給するセレクタ制御部４２、および、上述したマスク可否指令maskA乃至maskDのそれぞれを生成し、CLKマスク部３２−１乃至３２−４のうちの対応するものに供給するCLKマスク制御部４３が設けられている。
【００６１】
周波数制御部３３に入力される周波数情報Infqは、CLK制御部４１が出力する同期クロック信号CLKの周波数を指標するものであれば限定されず、例えば、同期クロック信号CLKの周波数を指標するデータビットとして表すことが可能である。周波数情報Infqは、現在の同期クロック信号CLKの周波数を表すものであってもよく、或いは、同期クロック信号CLKの周波数の変化に先行して次のクロックの周波数を表すものでもよい。また、周波数情報Infqは、周波数の変化点だけを指標する信号であってもよく、さらに、未来の同期クロック信号CLKとして次のクロックのものに限定されず、所定数の複数クロック後の周波数を指標するようにしてもよい。
【００６２】
同期クロック信号CLKの周波数を指標する方法としては、様々な方法が考えられ、特に限定されるものではないが、この例においては、例えば、周波数情報Infqとしてコード化された情報を用い、それをデコードして利用する方法とされる。
【００６３】
図５と図６は、そのようなエンコード方法のうちの、２種類のエンコード方法のそれぞれをテーブル形式で表している。勿論、エンコード方法はこれらのものに限定されず他の符号化方法を用いてもよい。
【００６４】
図５に示されるエンコード方法は、可変な同期クロック信号CLKの周波数に合わせてそれぞれ２ビットのデータが割り当てられる方法の例である。図５の例では、クロック信号CLKの周波数が１０MHｚのときに「００」が、周波数が３３MHｚのときに「０１」が、周波数が５０MHｚのときに「１０」が、周波数が１００MHｚの時に「１１」が、それぞれ割り当てられる。この方式では、周波数が１０倍に変化した場合、例えば、同期クロック信号CLKの周波数が１０MHｚから１００MHｚに変化した場合でも、データ長は２ビットのままであり、デコード処理や回路構成が複雑化されずに処理が可能となる。
【００６５】
図６に示されるエンコード方法は、可変な同期クロック信号CLKの周波数の逆数にあわせたデータが割り当てられる方法の例である。同期クロック信号CLKの周波数の逆数は、各周波数における１クロック分の周期に対応する。図６の例では、同期クロック信号CLKの周波数が１０MHｚのときに「１０」が、周波数が３３MHｚのときに「３」が、周波数が５０MHｚのときに「２」が、周波数が１００MHｚのときに「１」が、それぞれ割り当てられる。これらのデータは、データの表す値そのものが１クロック分の周期に対応することから、単純な乗算によって待ち時間などを形成することが可能である。即ち、同期クロック信号CLKの周波数が１０MHｚ、３３MHｚ、５０MHｚ、および、１００MHｚのそれぞれのときには、クロック周期は１００ns、３０ns、２０ns、および、１０nsのそれぞれであり、これらは上述したデータ値に１０ns分を乗算することで容易に算出が可能である。
【００６６】
なお、図４の例では、周波数情報Infqは、情報処理装置２１の外部から供給されているが、図４の例に限定されず、例えば、周波数制御部３３自身が周波数情報Infqを生成してもよい。
【００６７】
また、図４の例では、セレクタ制御部４２、および、CLKマスク制御部４３のそれぞれは、周波数情報Infqに基づいて、選択指令selectA乃至selectDのそれぞれ、若しくは、マスク可否指令maskA乃至maskDのそれぞれを生成しているが、図４の例に限定されず、例えば、周波数情報Infqとは異なる情報が外部から入力され、その情報に基づいて、選択指令selectA乃至selectDのそれぞれ、および、マスク可否指令maskA乃至maskDのそれぞれが生成されてもよい。
【００６８】
次に、図７のフローチャートを参照して、図４の周波数制御部３３の処理について説明する。
【００６９】
はじめに、ステップＳ１において、周波数制御部３３のCLK制御部４１は、所定の周波数の同期クロック信号CLKを出力する。
【００７０】
ステップＳ２において、周波数制御部３３は、周波数情報Infqが入力されたか否かを判定する。
【００７１】
ステップＳ２において、周波数情報Infqが入力されていないと判定した場合、周波数制御部３１は、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。即ち、周波数情報Infqが入力されるまで、周波数制御部３１のCLK制御部４１は、所定の周波数の同期クロック信号CLKを出力し続ける。
【００７２】
これに対して、ステップＳ２において、周波数情報Infqが入力されたと判定した場合、周波数制御部３１は、ステップＳ３において、周波数UPの指令であるか否かを判定する。
【００７３】
即ち、周波数情報Infqに含まれる周波数（この例においては、例えば、上述した図５または図６に示されるような周波数情報Infqがデコードされて得られる周波数）が、その時点で実際に出力されている同期クロック信号CLKの周波数より高い場合、ステップＳ３において、周波数UPの指令であると判定される。
【００７４】
これに対して、周波数情報Infqに含まれる周波数が、その時点で実際に出力されている同期クロック信号CLKの周波数と同じか、または、それより低い場合、ステップＳ３において、周波数UPの指令ではないと判定される。
【００７５】
ステップＳ３において、周波数UPの指令であると判定した場合、周波数制御部３３は、ステップＳ４において、情報処理装置２１のパスを停止する。即ち、周波数制御部３３は、保持部１２−１乃至保持部１２−４に保持されているデータの全てを、外部に出力させた後（セレクタ部３１−４より出力させた後）、保持部１２−１乃至セレクタ部３１−４の間のデータの伝送を一時停止する。
【００７６】
ステップＳ５において、周波数制御部３３のセレクタ制御部４２は、ステップＳ２の処理で入力された周波数情報Infqに対応する周波数（周波数情報Infqがデコードされて得られる周波数）に基づいて、選択指令selectA乃至selectDのそれぞれを生成する。
【００７７】
そして、ステップＳ６において、セレクタ制御部４２は、ステップＳ５の処理で生成した選択指令selectA乃至selectDのそれぞれに基づいて、各セレクタ部３１−１乃至３１−４のそれぞれの入力を適切に切り換える。
【００７８】
具体的には、例えば、いま、ステップＳ２の処理で入力された周波数情報Infqに対応する周波数が最高周波数とされ、ステップＳ３の処理で周波数ＵＰの指令であると判定した場合、周波数制御部３３は、図８に示されるように、保持部１２−１乃至１２−４のうちのいずれもバイパスさせない（データを、全ての保持部１２−１乃至１２−４のそれぞれに通過させる）と判断する。
【００７９】
なお、図８、並びに、後述する図９および図１０において、「○」は、保持部１２−１乃至１２−４のうちの図中その上方に示されている保持部をバイパスさせない（その保持部にデータを通過させる）ことを表している。これに対して、「×」は、保持部１２−１乃至１２−４のうちの図中その上方に示されている保持部をバイパスさせる（その保持部にデータを通過させない）ことを表している。
【００８０】
そして、図８に示されるように、セレクタ制御部４２は、ステップＳ５の処理で、選択指令selectA乃至selectDのそれぞれの設定を、全て「１」とし（「１」を生成し）、ステップＳ６の処理で、セレクタ部３１−１乃至３１−４のそれぞれに送信する。
【００８１】
上述したように、セレクタ部３１−１乃至３１−４のそれぞれは、選択指令selectA乃至selectDのうちの対応するものを受信し、いまの場合、受信した選択指令がいずれも「１」であるので、保持部１２−１乃至１２−４のうちのその直前に配置されている保持部の出力を入力とする（図４中「１」と記述されている側の第２の入力部を入力とする）ようにその設定を切り換える。
【００８２】
このとき、図８に示されるように、CLKマスク制御部４３は、選択指令selectA乃至selectDのそれぞれに対応させて、マスク可否指令maskA乃至maskDのそれぞれの設定を、全て「１」とし（「１」を生成し）、CLKマスク部３２−１乃至３２−４のうちの対応するものに供給する。
【００８３】
上述したように、CLKマスク部３２−１乃至３２−４のそれぞれは、マスク可否指令maskA乃至maskDのうちの対応するものを受信し、いまの場合、受信したマスク可否指令がいずれも「１」であるので、CLK制御部４１からの同期クロック信号CLKを、保持部１２−１乃至１２−４のうちの対応する保持部へ供給するように制御する。
【００８４】
図７に戻り、周波数制御部３３は、ステップＳ７において、情報処理装置２１のパスを再開し、ステップＳ８において、同期クロック信号CLKの周波数を、ステップＳ２の処理で入力した周波数情報Infqに対応する周波数（周波数情報Infqがデコードされて得られた周波数）まで上げる。
【００８５】
ステップＳ１５において、周波数制御部３３は、処理の終了が指示されたか否かを判定する。
【００８６】
ステップＳ１５において、処理の終了が指示されたと判定した場合、周波数制御部３３は、その処理を終了する。
【００８７】
これに対して、ステップＳ１５において、処理の終了がまだ指示されていないと判定した場合、周波数制御部３３は、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。
【００８８】
即ち、CLK制御部４１は、次の周波数情報Infqが入力されるまで、直前のステップＳ８の処理で設定の変更をした（値を上げた）周波数（いまの場合、最高周波数）の同期クロック信号CLKを出力し続ける。
【００８９】
この状態で、例えば、最高周波数がエンコードされた周波数情報Infqが、周波数制御部３３に新たに入力されたとする。
【００９０】
この場合、既にCLK制御部４１より最高周波数の同期クロック信号CLKが出力されているので、周波数制御部３３は、ステップＳ２の処理で、周波数情報Infqが入力されたと判定し、ステップＳ３の処理で、周波数UPの指令ではないと判定する。さらに、ステップＳ９において、周波数制御部３３は、周波数DOWNの指令ではないと判定し、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。即ち、CLK制御部４１は、次の周波数情報Infqが入力されるまで、最高周波数の同期クロック信号CLKを出力し続ける。
【００９１】
この状態で、例えば、さらに、最高周波数の1/2の周波数がエンコードされた周波数情報Infqが、周波数制御部３３に新たに入力されたとする。
【００９２】
この場合、周波数制御部３３は、ステップＳ２の処理で、周波数情報Infqが入力されたと判定し、ステップＳ３の処理で、周波数UPの指令ではないと判定し、さらに、ステップＳ９の処理で、今度は、周波数DOWNの指令であると判定する。
【００９３】
そして、ステップＳ１０において、周波数制御部３３は、上述したステップＳ４の処理と同様に、情報処理装置２１のパスを停止する。
【００９４】
ステップＳ１１において、周波数制御部３３のセレクタ制御部４２は、上述したステップＳ５の処理と同様に、ステップＳ２の処理で入力された周波数情報Infqに対応する周波数（いまの場合、周波数情報Infqがデコードされて得られる最高周波数の1/2の周波数）に基づいて、選択指令selectA乃至selectDのそれぞれを生成する。
【００９５】
そして、ステップＳ１２において、セレクタ制御部４２は、上述したステップＳ６の処理と同様に、ステップＳ１１の処理で生成した選択指令selectA乃至selectDのそれぞれに基づいて、各セレクタ部３１−１乃至３１−４のそれぞれの入力を適切に切り換える。
【００９６】
具体的には、例えば、いま、周波数制御部３３は、図９に示されるように、１つの保持部１２−２をバイパスさせ（データを保持部１２−２に通過させず）、その他の保持部１２−１、保持部１２−３、および、保持部１２−４のそれぞれをバイパスさせない（データを、保持部１２−１、保持部１２−３、および保持部１２−４のそれぞれに通過させる）と判断したとする。
【００９７】
この場合、図９に示されるように、ステップＳ１１の処理で、セレクタ制御部４２は、選択指令selectBの設定を、「０」とし（「０」を生成し）、ステップＳ１２の処理で、セレクタ部３１−２に送信する。セレクタ部３１−２は、上述したように、選択指令selectB（０）を受信すると、信号処理部１３−１からの出力を入力とするように（保持部１２−２をバイパスするように）その設定を変更する。即ち、セレクタ部３１−２は、図４中「０」と記述されている側の第１の入力部を入力とするようにその設定を変更する。
【００９８】
これに対して、セレクタ制御部４２は、ステップＳ１１の処理で、選択指令selectA、selectC、およびselectDのそれぞれの設定を、いずれも「１」とし（「１」を生成し）、ステップＳ１２の処理で、セレクタ部３１−１、セレクタ部３１−３、およびセレクタ部３１−４のそれぞれに送信する。
【００９９】
上述したように、セレクタ部３１−１、セレクタ部３１−３、および、セレクタ部３１−４のそれぞれは、選択指令selectA（１）、selectC（１）、および、selectD（１）のそれぞれを受信すると、保持部１２−１、保持部１２−３、および、保持部１２−４のそれぞれの出力を入力とする（図４中「１」と記述されている側の第２の入力部を入力とする）ようにそれぞれの設定を切り換える。
【０１００】
このとき、図９に示されるように、CLKマスク制御部４３は、選択指令selectA乃至selectDのそれぞれに対応して、マスク可否指令maskAを「１」に、マスク可否指令maskBを「０」に、マスク可否指令maskCを「１」に、マスク可否指令maskDを「１」に、それぞれ設定し（生成し）、CLKマスク部３２−１乃至３２−４のうちの対応するものに送信する。
【０１０１】
上述したように、CLKマスク部３２−２は、マスク可否指令maskB（０）を受信すると、CLK制御部４１からの同期クロック信号CLKを、保持部１２−２へ供給することを停止するように制御する。
【０１０２】
これに対して、CLKマスク部３２−１、CLKマスク部３２−３、およびCLKマスク部３２−４のそれぞれは、マスク可否指令maskA（１）、maskC（１）、およびmaskD（１）のそれぞれを受信すると、CLK制御部４１からの同期クロック信号CLKを、保持部１２−１、保持部１２−３、および保持部１２−４のそれぞれへ供給するように制御する。
【０１０３】
或いは、例えば、いま、周波数制御部３３が、図１０に示されるように、２つの保持部１２−２と保持部１２−３のそれぞれをバイパスさせ（データを保持部１２−２と保持部１２−３のそれぞれに通過させず）、その他の保持部１２−１、および、保持部１２−４のそれぞれをバイパスさせない（データを、保持部１２−１、および保持部１２−４のそれぞれに通過させる）と判断したとする。
【０１０４】
この場合、図１０に示されるように、セレクタ制御部４２は、ステップＳ１１の処理で、選択指令selectB、および、selectCのそれぞれの設定を、いずれも「０」とし（「０」を生成し）、ステップＳ１２の処理で、セレクタ部３１−２、および、セレクタ部３１−３のそれぞれに送信する。セレクタ部３１−２、および、セレクタ部３１−３のそれぞれは、上述したように、選択指令selectB（０）、および、selectC（０）のそれぞれを受信すると、信号処理部１３−１からの出力、および、信号処理部１３−２からの出力のそれぞれを入力とするように（保持部１２−１、および保持部１２−２のそれぞれをバイパスするように）その設定を変更する。即ち、セレクタ部３１−２、および、セレクタ部３１−３のそれぞれは、図４中「０」と記述されている側の第１の入力部を入力とするようにその設定を変更する。
【０１０５】
これに対して、セレクタ制御部４２は、選択指令selectA、およびselectDのそれぞれの設定を、「１」とし（「１」を生成し）、セレクタ部３１−１、およびセレクタ部３１−４のそれぞれに送信する。
【０１０６】
上述したように、セレクタ部３１−１、および、セレクタ部３１−４のそれぞれは、選択指令selectA（１）、および、selectD（１）のそれぞれを受信すると、保持部１２−１、および、保持部１２−４のそれぞれの出力を入力とする（図４中「１」と記述されている側の第２の入力部を入力とする）ようにそれぞれの設定を切り換える。
【０１０７】
このとき、図１０に示されるように、CLKマスク制御部４３は、選択指令selectA乃至selectDのそれぞれに対応して、マスク可否指令maskAを「１」に、マスク可否指令maskBを「０」に、マスク可否指令maskCを「０」に、マスク可否指令maskDを「１」に、それぞれ設定し（生成し）、CLKマスク部３２−１乃至３２−４のうちの対応するものに供給する。
【０１０８】
上述したように、CLKマスク部３２−２、および、CLKマスク部３２−３のそれぞれは、マスク可否指令maskB（０）、および、マスク可否指令maskC（０）のそれぞれを受信すると、CLK制御部４１からの同期クロック信号CLKを、保持部１２−２、および、保持部１２−３のそれぞれへ供給することを停止するように制御する。
【０１０９】
これに対して、CLKマスク部３２−１、およびCLKマスク部３２−４のそれぞれは、マスク可否指令maskA（１）、およびmaskD（１）のそれぞれを受信すると、CLK制御部４１からの同期クロック信号CLKを、保持部１２−１、および保持部１２−４のそれぞれへ供給するように制御する。
【０１１０】
図７に戻り、周波数制御部３３は、ステップＳ１３において、上述したステップＳ７の処理と同様に、情報処理装置２１のパスを再開し、ステップＳ１４において、同期クロック信号の周波数を、ステップＳ２の処理で入力された周波数情報Infqに対応する周波数（周波数情報Infqがデコードされて得られた周波数）まで下げる。
【０１１１】
ステップＳ１５において、上述したように、周波数制御部３３は、処理の終了が指示されたか否かを判定する。
【０１１２】
ステップＳ１５において、処理の終了がまだ指示されていないと判定した場合、周波数制御部３３は、その処理をステップＳ１に戻し、それ以降の処理を繰り返す。
【０１１３】
即ち、CLK制御部４１は、次の周波数情報Infqが入力されるまで、直前のステップＳ１４の処理で設定の変更をした（値を下げた）周波数（今の場合、最高周波数の1/2の周波数）の同期クロック信号CLKを出力し続ける。
【０１１４】
これに対して、ステップＳ１５において、処理の終了が指示されたと判定した場合、上述したように、周波数制御部３３は、その処理を終了する。
【０１１５】
なお、上述した一連の処理のうちの、周波数UPの指令である場合（ステップＳ３の処理でＹＥＳと判定された場合）のそれ以降の処理、即ち、上述したステップＳ４乃至Ｓ８の処理は、その順番で実行される必要がある。これに対して、周波数DOWNの指令である場合（ステップＳ９の処理でＹＥＳと判定された場合）のそれ以降の処理は、即ち、上述したステップＳ１０乃至Ｓ１４の処理は、必ずしもその順番で実行される必要はない。具体的には、ステップＳ１０乃至Ｓ１３の処理と、ステップＳ１４の処理のそれぞれは、相互に独立した処理として順序関係なく実行可能である。
【０１１６】
次に、図１１乃至図１４を参照して、図４の情報処理装置２１の全体の動作を説明する。
【０１１７】
なお、この例においては、例えば、上述した従来の情報処理装置１（図１）の動作と対応させ、即ち、上述した図２と図３にあわせて、情報処理装置１に入力される信号（保持部１２−１に入力される信号）は、（A0，B0，C0，D0）のデータ列であり、データ列（A0，B0，C0，D0）の各データのそれぞれは、その順番で、１クロック毎に順次入力されるとする。
【０１１８】
例えば、いま、周波数制御部３３が、上述した図７のステップＳ１乃至Ｓ１５の処理を実行し、最高周波数の同期クロック信号CLKを出力しているとする。
【０１１９】
この場合、この例においては、上述したように（図８に示されるように）、保持部１２−１乃至１２−４のうちのいずれもバイパスされない（データは、全ての保持部１２−１乃至１２−４のそれぞれを通過する）ので、情報処理装置２１の動作は、図１１に示されるようになる。図１１と、上述した図２を比較すると明らかなように、最高周波数の同期クロック信号CLKが出力されている場合の情報処理装置２１の動作（図１１）は、最高周波数の同期クロック信号CLKが出力されている場合の情報処理装置１の動作（図２）と基本的に同様とされる。従って、最高周波数の同期クロック信号CLKが出力されている場合の情報処理装置２１の動作の説明は省略する。
【０１２０】
この状態で、例えば、最高周波数の1/2の周波数がエンコードされた周波数情報Infqが、周波数制御部３３に新たに入力され、上述した図７のステップＳ１乃至Ｓ１５の処理が実行されて、最高周波数の1/2の同期クロック信号CLKが出力されたとする。ただし、ここでは、図９に示されるように、１つの保持部１２−２のみがバイパスされる（データが保持部１２−２を通過しない）ように設定されたとする。
【０１２１】
この場合、情報処理装置２１の動作は、例えば、図１２に示されるようになる。
【０１２２】
即ち、１クロック目に、データA0が保持部１２−１に入力され、かつ保持される。
【０１２３】
２クロック目に、保持部１２−１において、データA0が出力されるとともに、データB0が入力され、かつ保持される。データA0は、セレクタ部３１−１を通過して、信号処理部１３−１により第１の処理が施されてデータA1となり、保持部１２−２をバイパスして（通過しないで）そのままセレクタ部３１−２を通過し、さらに、信号処理部１３−２により第２の処理が施されてデータA2となり、３クロック目が出力されるまでに、保持部１２−３に入力され、かつ保持される。なお、保持部１２−２は、同期クロック信号CLKが供給されないので（CLKマスク部３２−２により供給の停止が制御されているので）、データA１を保持しない。
【０１２４】
３クロック目に、保持部１２−１において、データB0が出力されるとともに、データC0が入力され、かつ、保持される。保持部１２−３において、データA2が出力されるとともに、次の４クロック目が出力されるまでに、保持部１２−１より出力されたデータB0が、セレクタ部３１−１を通過して信号処理部１３−１によりデータB1とされ、さらに、保持部１２−２をバイパスして（通過しないで）セレクタ部３１−２をそのまま通過し、信号処理部１３−２によりデータB2とされた後、入力され、そのデータB2が保持される。データA2は、セレクタ部３１−３を通過し、信号処理部１３−３により第３の処理が施されてデータA3となり、４クロック目が出力されるまでに、保持部１２−４に入力され、かつ保持される。
【０１２５】
４クロック目以降、保持部１２−１、保持部１２−３、および、保持部１２−４のそれぞれ、並びに、信号処理部１３−１乃至１３−３のそれぞれが、上述した処理を繰り返し、その結果、４クロック目にデータA3が外部に出力され、さらに、図示はしないが、５クロック目にデータB３が、６クロック目にデータC3が、７クロック目にデータD3が、それぞれ外部に出力される。
【０１２６】
即ち、同期クロック信号CLKの周波数が最高周波数の1/2であり、かつ、１つの保持部１２−２がバイパスされている場合、情報処理装置２１は、１クロック目に、データA0を入力し、４クロック目に、信号処理部１３−１乃至１３−３のそれぞれにより処理されたデータA３を外部に出力する。
【０１２７】
このように、同期クロック信号CLKの周波数が最高周波数の1/2の場合の従来の情報処理装置１は、上述したように（図３に示されるように）、保持部１２−１乃至１２−４のうちのいずれもバイパスしないので（データを、全ての保持部１２−１乃至１２−４に通過させるので）、１クロック目に入力されたデータA0が、データA3に変換されて外部に出力されるタイミングは、５クロック目である。
【０１２８】
これに対して、同期クロック信号CLKの周波数が最高周波数の1/2の場合の情報処理装置２１は、上述したように（図１２に示されるように）、いまの場合、１つの保持部１２−２をバイパスするので、１クロック目に入力されたデータA0が、データA3に変換されて外部に出力されるタイミングは、従来の情報処理装置１のそれと比較して１クロック少ない４クロック目となる。
【０１２９】
従って、その処理時間は、従来の情報処理装置１（図１）においては、上述したように（図３に示されるように）、最高周波数時の処理時間T1の２倍のT2（＝２T1）となるのに対して、１つの保持部１２−２をバイパスする情報処理装置２１（図４）においては、図１２に示されるように、最高周波数時の処理時間T1の1.5倍のT3（＝1.5T1）となり、処理時間の短縮が可能になる。
【０１３０】
即ち、本発明の情報処理装置２１は、同期クロック信号CLKの周波数が下がっても、従来の情報処理装置１に比較して、その処理能力の低下が抑制され、一定以上の処理能力を維持することが可能になる。換言すると、低周波数の同期クロック信号CLKで動作する本発明の情報処理装置２１の処理能力は、従来の情報処理装置１のそれに比較して高くなる。
【０１３１】
また、バイパスされる保持部１２−２には、同期クロック信号CLKが供給されないので（CLKマスク部３２−２がその供給を停止するように制御するので）、保持部１２−２の動作は停止し、保持部１２−２の電力の消費は抑制される。換言すると、低周波数の同期クロック信号CLKで動作する本発明の情報処理装置２１の消費電力は、従来の情報処理装置１のそれに比較して抑制される（低下する）。
【０１３２】
上述したように、選択信号selectA乃至selectDのそれぞれは、他とは独立した信号とされているので、保持部１２−１乃至１２−４のそれぞれに対して、バイパスを行うか否かの設定も他とは独立して実行可能である。即ち、情報処理装置２１において、保持部１２−１乃至１２−４のうちのバイパスされる保持部の種類および個数は、１クロック内に処理が可能な範囲で特に限定されず、任意の個数、かつ、任意のものが選択可能とされる。
【０１３３】
従って、情報処理装置２１の処理能力をさらに高くし、かつ、その消費電力を抑制するためには、保持部１２−１乃至１２−４のうちのバイパスされる保持部の個数を、１クロックの間に処理可能な範囲で、単に増加させればよい。
【０１３４】
例えば、上述した例では、最高周波数の1/2の同期クロック信号CLKが出力され、かつ、１つの保持部１２−２のみがバイパスされる（データが保持部１２−２を通過しない）場合の情報処理装置２１の動作を説明した。
【０１３５】
これに対して、情報処理装置２１の処理能力のさらなる向上、および、消費電力のさらなる抑制のために、上述したように（図１０に示されるように）、最高周波数の1/2の同期クロック信号CLKが出力されている場合、情報処理装置２１は、２つの保持部１２−２、および、保持部１２−３のそれぞれをバイパスさせる（データを保持部１２−２、および、保持部１２−３のそれぞれに通過させない）ようにすることも可能である。
【０１３６】
図１４は、そのような、最高周波数の1/2の同期クロック信号CLKが出力され、かつ、２つの保持部１２−２、および、保持部１２−３がバイパスされる場合の情報処理装置２１の動作を表している。なお、図１３は、図１４との比較のために、最高周波数の同期クロックCLKが出力されている場合の情報処理装置２１の動作を表したものであり、上述した図１１（図２）と同一の図とされている。
【０１３７】
図１４に示されるように、１クロック目に、データA0が保持部１２−１に入力され、かつ保持される。
【０１３８】
２クロック目に、保持部１２−１において、データA0が出力されるとともに、データB0が入力され、かつ保持される。
【０１３９】
データA0は、セレクタ部３１−１を通過して、信号処理部１３−１により第１の処理が施されてデータA1となり、保持部１２−２をバイパスして（通過しないで）そのままセレクタ部３１−２を通過する。さらに、データA１は、信号処理部１３−２により第２の処理が施されてデータA2となり、保持部１２−３をバイパスして（通過しないで）そのままセレクタ部３１−３を通過する。そして、データA2は、信号処理部１３−３により第３の処理が施されてデータA3となり、３クロック目が出力されるまでに、保持部１２−４に入力され、かつ保持される。
【０１４０】
なお、保持部１２−２、および保持部１２−３のそれぞれは、同期クロック信号CLKが供給されないので（CLKマスク部３２−２、および、CLKマスク部３２−３のそれぞれによりその供給の禁止が制御されているので）、データA１、および、データA2のそれぞれを保持しない。
【０１４１】
３クロック目以降、保持部１２−１、および、保持部１２−４のそれぞれ、並びに、信号処理部１３−１乃至１３−３のそれぞれが、上述した処理を繰り返し、その結果、３クロック目にデータA3が外部に出力され、さらに、図示はしないが、４クロック目にデータB３が、５クロック目にデータC3が、６クロック目にデータD3が、それぞれ外部に出力される。
【０１４２】
即ち、同期クロック信号CLKの周波数が最高周波数の1/2であり、かつ、２つの保持部１２−２、および、保持部１２−３がバイパスされる場合、情報処理装置２１は、１クロック目に、データA0を入力し、３クロック目に、信号処理部１３−１乃至１３−３のそれぞれにより処理されたデータA３を外部に出力する。
【０１４３】
このように、同期クロック信号CLKの周波数が最高周波数の1/2であり、かつ、１つの保持部１２−２のみがバイパスされた場合、上述したように（図１２に示されるように）、１クロック目に入力されたデータA0が、データA3に変換されて外部に出力されるタイミングは、４クロック目となる。
【０１４４】
これに対して、同期クロック信号CLKの周波数が最高周波数の1/2であり、かつ、２つの保持部１２−２、および、保持部１２−３がバイパスされる場合、上述したように（図１４に示されるように）、１クロック目に入力されたデータA0が、データA3に変換されて外部に出力されるタイミングは、１つの保持部１２−２のみがバイパスされた場合のそれと比較して１クロック少ない３クロック目となる。
【０１４５】
従って、その処理時間は、１つの保持部１２−２のみがバイパスされた場合においては、上述したように（図１２に示されるように）、最高周波数時の処理時間T1の1.5倍のT1（＝1.5T1）となるのに対して、２つの保持部１２−２、および保持部１２−３がバイパスされた場合においては、図１４に示されるように、最高周波数時の処理時間T1と同一のT4（＝T1）となり、処理時間のさらなる短縮が可能になる。
【０１４６】
また、保持部１２−２に加えてさらに、保持部１２−３の動作も停止するので、保持部１２−２のみならず保持部１２−３の電力の消費も抑制される。換言すると、情報処理装置２１の消費電力はさらに抑制される（低下する）。
【０１４７】
上述した一連の処理は、ハードウエアにより実行させることもできるが、ソフトウエアにより実行させることも可能である。
【０１４８】
この場合、図４の情報処理装置２１のうちの保持部１２−１乃至１２−４、セレクタ部３１−１乃至３１−４、および、信号処理部１３−１乃至１３−３は、例えば、図１５に示されるパーソナルコンピュータ５１のCPU（Central Processing Unit）６１として構成可能である。或いは、信号処理部１３−１乃至１３−３が省略された場合、図４の情報処理装置２１のうちの保持部１２−１乃至保持部１２−４、および、セレクタ部３１−１乃至３１−４は、例えば、パーソナルコンピュータ５１のバス６４、若しくは入出力インタフェース６５として構成可能である。
【０１４９】
図１５において、CPU６１は、ROM（Read Only Memory）６２に記憶されているプログラム、または記憶部６８からRAM（Random Access Memory）６３にロードされたプログラムに従って各種の処理を実行する。RAM６３にはまた、CPU６１が各種の処理を実行する上において必要なデータなども適宜記憶される。
【０１５０】
なお、この例においては、例えば、そのようなプログラムとして、図４の周波数制御部３３、および、CLKマスク部３２−１乃至３２−４のそれぞれに対応するモジュールが構成される。これらの各モジュールのそれぞれは、１つの独立したアルゴリズムを持ち、かつ、そのアルゴリズムに従って固有の動作を実行する。即ち、各モジュールのそれぞれは、CPU６１により適宜読み出され、実行される。
【０１５１】
CPU６１、ROM６２、およびRAM６３は、バス６４を介して相互に接続されている。このバス６４にはまた、入出力インタフェース６５も接続されている。
【０１５２】
入出力インタフェース６５には、キーボードなどよりなる入力部６６、ディスプレイなどよりなる出力部６７、ハードディスクなどより構成される記憶部６８、および、インターネットを含むネットワーク（図示せず）を介しての他の装置（図示せず）との通信処理を実行する通信部６９が接続されている。
【０１５３】
入出力インタフェース６５にはまた、必要に応じてドライブ７０が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブル記録媒体７１が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部６８にインストールされる。
【０１５４】
上述した一連の処理を実行させるプログラムは、ネットワークや記録媒体からインストールされる。この記録媒体は、図１５に示されるように、装置本体とは別に、所有者等にプログラムを提供するために配布され、ドライブ７０に装着される、プログラムが記録されている磁気ディスク（フロッピディスクを含む）、光ディスク（CD-ROM(Compact Disk-Read Only Memory),DVD(Digital Versatile Disk)を含む）、光磁気ディスク（ＭＤ（Mini-Disk）を含む）、もしくは半導体メモリなどのリムーバブル記録媒体（パッケージメディア）７１により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに提供される、プログラムが記録されているROM６２や、記憶部６８に含まれるハードディスクなどで構成される。
【０１５５】
なお、本明細書において、上述した一連の処理を実行するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１５６】
【発明の効果】
以上のごとく、本発明によれば、同期クロック信号の周波数を可変とすることができる。特に、同期クロック信号の周波数が低周波数とされても、処理能力の低下を防止するとともに、電力消費を抑制することができる。
【図面の簡単な説明】
【図１】従来の情報処理装置の構成例を示す図である。
【図２】最高周波数の同期クロック信号が出力されている場合の図１の情報処理装置の動作例を説明するタイミングチャートである。
【図３】最高周波数の1/2の同期クロック信号が出力されている場合の図１の情報処理装置の動作例を説明するタイミングチャートである。
【図４】本発明が適用される情報処理装置の構成例を示す図である。
【図５】図４の情報処理装置の周波数制御部に入力される周波数情報のエンコード方法の例を説明する図である。
【図６】図４の情報処理装置の周波数制御部に入力される周波数情報のエンコード方法の他の例を説明する図である。
【図７】図４の情報処理装置の周波数制御部の処理を説明するフローチャートである。
【図８】図４の情報処理装置の周波数制御部のうちの、セレクタ制御部が生成する選択信号、および、CLKマスク制御部が生成するマスク可否指令の例を説明する図である。
【図９】図４の情報処理装置の周波数制御部のうちの、セレクタ制御部が生成する選択信号、および、CLKマスク制御部が生成するマスク可否指令の他の例を説明する図である。
【図１０】図４の情報処理装置の周波数制御部のうちの、セレクタ制御部が生成する選択信号、および、CLKマスク制御部が生成するマスク可否指令のさらに他の例を説明する図である。
【図１１】最高周波数の同期クロック信号が出力されている場合の図４の情報処理装置の動作例を説明するタイミングチャートである。
【図１２】最高周波数の1/2の同期クロック信号が出力されている場合の図４の情報処理装置の動作例を説明するタイミングチャートである。
【図１３】最高周波数の同期クロック信号が出力されている場合の図４の情報処理装置の動作例を説明するタイミングチャートである。
【図１４】最高周波数の1/2の同期クロック信号が出力されている場合の図４の情報処理装置の他の動作例を説明するタイミングチャートである。
【図１５】図４の情報処理装置が搭載されるパーソナルコンピュータの構成例を示すブロック図である。
【符号の説明】
１２−１乃至１２−４ 保持部， １３−１乃至１３−３ 信号処理部， ２１ 情報処理装置， ３１−１乃至３１−４ セレクタ部， ３２−１乃至３２−４ CLKマスク部， ３３ 周波数制御部， ４１ CLK制御部， ４２ セレクタ制御部４２， ４３ CLKマスク制御部， CLK 同期クロック信号， Infq周波数情報， maskA乃至maskD マスク可否指令， selectA乃至selectD 選択指令
Claims (7)
- 所定の周波数の同期クロックに同期して動作する情報処理装置において、
前記同期クロックの前記周波数を変更して、変更した前記周波数の前記同期クロックを出力するクロック出力手段と、
前記クロック出力手段より所定の第１のクロックが出力された場合、所定のデータを入力、かつ、保持し、前記クロック出力手段より前記第１のクロックの次の第２のクロックが出力されたとき、保持した前記データを出力する保持手段と、
前記同期クロック出力手段より出力される前記同期クロックの前記周波数に基づいて、前記保持手段をバイパスして前記データを伝送させるか否かを指令する選択指令を生成する選択指令生成手段と、
前記選択指令生成手段により生成された前記選択指令が、前記保持手段をバイパスして前記データを伝送させるという内容であった場合、前記データを前記保持手段を介さずにそのまま出力し、前記選択指令が、前記保持手段をバイパスしないで前記データを伝送させるという内容であった場合、前記保持手段より出力された前記データを出力するバイパス手段と、
前記選択指令生成手段により生成された前記選択指令が、前記保持手段をバイパスして前記データを伝送させるという内容であった場合、前記保持手段への前記同期クロックの供給を停止させる停止制御手段と
を備えることを特徴とする情報処理装置。 - 前記保持手段、および、前記バイパス手段がその順番に接続された組が複数組設けられ、複数の前記組のそれぞれがカスケード接続されている
ことを特徴とする請求項１に記載の情報処理装置。 - 前記データに所定の処理を施すデータ処理手段をさらに備え、
前記保持手段は、前記データ処理手段により前記処理が施された前記データを入力、かつ保持した後、出力し、
前記バイパス手段は、前記選択指令が、前記保持手段をバイパスして前記データを伝送させるという内容であった場合、前記データ処理手段により前記処理が施された前記データを前記保持手段を介さずにそのまま出力し、前記選択指令が、前記保持手段をバイパスしないで前記データを伝送させるという内容であった場合、前記データ処理手段により前記処理が施されて、前記保持手段に入力、かつ、保持された後、前記保持手段より出力された前記データを出力する
ことを特徴とする請求項１に記載の情報処理装置。 - 前記選択指令生成手段は、前記同期クロック出力手段より出力される前記同期クロックの前記周波数に対応する周波数情報をさらに生成し、生成した前記周波数情報に基づいて前記選択指令を生成する
ことを特徴とする請求項１に記載の情報処理装置。 - 前記選択指令生成手段は、外部より供給される、前記同期クロック出力手段より出力される前記同期クロックの前記周波数に対応する周波数情報をさらに受信し、受信した前記周波数情報に基づいて前記選択指令を生成する
ことを特徴とする請求項１に記載の情報処理装置。 - 所定の周波数の同期クロックに同期して動作し、
前記同期クロックの前記周波数を変更して、変更した前記周波数の前記同期クロックを出力するクロック出力装置と、
前記クロック出力装置より所定の第１のクロックが出力された場合、所定のデータを入力、かつ、保持し、前記クロック出力装置より前記第１のクロックの次の第２のクロックが出力されたとき、保持した前記データを出力する保持装置と、
前記データを前記保持装置を介さずにそのまま入力する第１の入力部、前記保持装置より出力された前記データを入力する第２の入力部、および、前記第１の入力部と前記第２の入力部のうちのいずれか一方に入力された前記データを出力する出力部を有するバイパス装置と
を備える情報処理装置の情報処理方法であって、
前記同期クロック出力装置より出力される前記同期クロックの前記周波数に基づいて、前記保持装置をバイパスして前記データを伝送させるか否かを指令する選択指令を生成する選択指令生成ステップと、
前記バイパス装置に対して、前記選択指令生成ステップの処理により生成された前記選択指令が、前記保持装置をバイパスして前記データを伝送させるという内容であった場合、前記第１の入力部に入力された前記データを前記出力部より出力させるように制御し、前記選択指令が、前記保持装置をバイパスしないで前記データを伝送させるという内容であった場合、前記第２の入力部に入力された前記データを前記出力部より出力させるように制御するバイパス制御ステップと、
前記選択指令生成ステップの処理により生成された前記選択指令が、前記保持装置をバイパスして前記データを伝送させるという内容であった場合、前記保持装置への前記同期クロックの供給を停止させる停止制御ステップと
を含むことを特徴とする情報処理方法。 - 所定の周波数の同期クロックに同期して動作し、
前記同期クロックの前記周波数を変更して、変更した前記周波数の前記同期クロックを出力するクロック出力装置と、
前記クロック出力装置より所定の第１のクロックが出力された場合、所定のデータを入力、かつ、保持し、前記クロック出力装置より前記第１のクロックの次の第２のクロックが出力されたとき、保持した前記データを出力する保持装置と、
前記データを前記保持装置を介さずにそのまま入力する第１の入力部、前記保持装置より出力された前記データを入力する第２の入力部、および、前記第１の入力部と前記第２の入力部のうちのいずれか一方に入力された前記データを出力する出力部を有するバイパス装置と
を備える情報処理装置を制御するコンピュータに、
前記同期クロック出力装置より出力される前記同期クロックの前記周波数に基づいて、前記保持装置をバイパスして前記データを伝送させるか否かを指令する選択指令を生成する選択指令生成ステップと、
前記バイパス装置に対して、前記選択指令生成ステップの処理により生成された前記選択指令が、前記保持装置をバイパスして前記データを伝送させるという内容であった場合、前記第１の入力部に入力された前記データを前記出力部より出力させるように制御し、前記選択指令が、前記保持装置をバイパスしないで前記データを伝送させるという内容であった場合、前記第２の入力部に入力された前記データを前記出力部より出力させるように制御するバイパス制御ステップと、
前記選択指令生成ステップの処理により生成された前記選択指令が、前記保持装置をバイパスして前記データを伝送させるという内容であった場合、前記保持装置への前記同期クロックの供給を停止させる停止制御ステップと
を実行させることを特徴とするプログラム。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002286524A JP4143907B2 (ja) | 2002-09-30 | 2002-09-30 | 情報処理装置および方法、並びにプログラム |
| PCT/JP2003/009634 WO2004031939A1 (ja) | 2002-09-30 | 2003-07-30 | 情報処理装置および方法、並びにプログラム |
| EP03799074A EP1548574A4 (en) | 2002-09-30 | 2003-07-30 | INFORMATION PROCESSING DEVICE, METHOD AND PROGRAM |
| US10/527,063 US7493508B2 (en) | 2002-09-30 | 2003-07-30 | Information processing device, method, and program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002286524A JP4143907B2 (ja) | 2002-09-30 | 2002-09-30 | 情報処理装置および方法、並びにプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004126714A JP2004126714A (ja) | 2004-04-22 |
| JP4143907B2 true JP4143907B2 (ja) | 2008-09-03 |
Family
ID=32063575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002286524A Expired - Fee Related JP4143907B2 (ja) | 2002-09-30 | 2002-09-30 | 情報処理装置および方法、並びにプログラム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7493508B2 (ja) |
| EP (1) | EP1548574A4 (ja) |
| JP (1) | JP4143907B2 (ja) |
| WO (1) | WO2004031939A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8117474B2 (en) * | 2007-12-13 | 2012-02-14 | Panasonic Corporation | CPU clock control during cache memory stall |
| JP4998519B2 (ja) * | 2009-05-29 | 2012-08-15 | 富士通株式会社 | 非同期インタフェース回路及び非同期データ転送方法 |
| US9467410B2 (en) | 2012-12-20 | 2016-10-11 | Mcafee, Inc. | Just-in-time, email embedded URL reputation determination |
| JP2019053413A (ja) * | 2017-09-13 | 2019-04-04 | カシオ計算機株式会社 | データ処理装置及びデータ処理方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2001A (en) * | 1841-03-12 | Sawmill | ||
| GB2288957B (en) | 1994-03-24 | 1998-09-23 | Discovision Ass | Start code detector |
| JPH05313854A (ja) | 1992-05-08 | 1993-11-26 | Fujitsu Ltd | レジスタファイル |
| JPH06295243A (ja) | 1993-04-08 | 1994-10-21 | Mitsubishi Electric Corp | データ処理装置 |
| JPH08147163A (ja) * | 1994-11-24 | 1996-06-07 | Toshiba Corp | 演算処理装置及び方法 |
| JP2738351B2 (ja) * | 1995-06-23 | 1998-04-08 | 日本電気株式会社 | 半導体集積論理回路 |
| JPH09270677A (ja) * | 1995-09-05 | 1997-10-14 | Mitsubishi Electric Corp | フリップフロップ回路及びスキャンパス並びに記憶回路 |
| US6247134B1 (en) * | 1999-03-31 | 2001-06-12 | Synopsys, Inc. | Method and system for pipe stage gating within an operating pipelined circuit for power savings |
| WO2001033351A1 (fr) | 1999-10-29 | 2001-05-10 | Fujitsu Limited | Architecture de processeur |
| US6829716B2 (en) * | 2000-06-16 | 2004-12-07 | International Business Machines Corporation | Latch structure for interlocked pipelined CMOS (IPCMOS) circuits |
| JP2002297260A (ja) * | 2001-03-30 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| US7131017B2 (en) * | 2002-08-16 | 2006-10-31 | Carnegie Mellon University | Programmable pipeline fabric having mechanism to terminate signal propagation |
| US7058830B2 (en) * | 2003-03-19 | 2006-06-06 | International Business Machines Corporation | Power saving in a floating point unit using a multiplier and aligner bypass |
| US6972998B1 (en) * | 2004-02-09 | 2005-12-06 | Integrated Device Technology, Inc. | Double data rate memory devices including clock domain alignment circuits and methods of operation thereof |
-
2002
- 2002-09-30 JP JP2002286524A patent/JP4143907B2/ja not_active Expired - Fee Related
-
2003
- 2003-07-30 US US10/527,063 patent/US7493508B2/en not_active Expired - Fee Related
- 2003-07-30 EP EP03799074A patent/EP1548574A4/en not_active Withdrawn
- 2003-07-30 WO PCT/JP2003/009634 patent/WO2004031939A1/ja not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1548574A1 (en) | 2005-06-29 |
| JP2004126714A (ja) | 2004-04-22 |
| EP1548574A4 (en) | 2007-09-26 |
| US7493508B2 (en) | 2009-02-17 |
| WO2004031939A1 (ja) | 2004-04-15 |
| US20060010334A1 (en) | 2006-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06348492A (ja) | データパイプライン装置及びデータエンコーディング方法 | |
| KR20160102077A (ko) | 파티셔닝된 데이터 버스에 대한 인코딩 | |
| JP3880310B2 (ja) | 半導体集積回路 | |
| JP6594652B2 (ja) | Ｄｓｄデコーダ、オーディオシステム | |
| JP4143907B2 (ja) | 情報処理装置および方法、並びにプログラム | |
| JP2006011704A (ja) | クロック切り替え回路 | |
| US7512190B2 (en) | Data transmission apparatus using asynchronous dual-rail bus and method therefor | |
| JP4612139B2 (ja) | 入力回路及びその入力回路を利用する半導体装置 | |
| JP2003196149A (ja) | メモリ制御装置 | |
| JP4892852B2 (ja) | シリアルインターフェースの制御方法 | |
| JP2599999B2 (ja) | 変復調装置 | |
| JP5447511B2 (ja) | 通信回路および通信方法 | |
| JPH08340259A (ja) | 並直列変換回路 | |
| US8139615B2 (en) | Data processing apparatus | |
| JP3921407B2 (ja) | データ転送におけるデータ監視システムおよびデータ監視方法 | |
| JP3677788B2 (ja) | 信号処理装置および処理方法 | |
| KR20160100363A (ko) | 오직 수신기 클록에 의한 ＣＣＩｅ 수신기 로직 레지스터 기입 | |
| JP4941470B2 (ja) | 半導体集積装置及び半導体集積装置の消費電力平準化方法 | |
| WO2010055706A1 (ja) | データ処理装置、データ処理方法及びプログラム | |
| JPH11289590A (ja) | オーディオデータ処理装置 | |
| JP2005242408A (ja) | 共有メモリアクセス制御方法 | |
| KR100635190B1 (ko) | 다중 위상 클록 신호들에 동기하여 동작하는 마이크로컨트롤러 | |
| JP4290818B2 (ja) | ビット演算付加データの高速転送回路 | |
| JP2008177947A (ja) | 可変レイテンシ回路及び可変レイテンシ回路のレイテンシ制御方法 | |
| JPS61171210A (ja) | 遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050803 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080522 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080604 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110627 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |