KR100656444B1 - 반도체 메모리 장치의 데이터 출력 회로 - Google Patents

반도체 메모리 장치의 데이터 출력 회로 Download PDF

Info

Publication number
KR100656444B1
KR100656444B1 KR1020050115063A KR20050115063A KR100656444B1 KR 100656444 B1 KR100656444 B1 KR 100656444B1 KR 1020050115063 A KR1020050115063 A KR 1020050115063A KR 20050115063 A KR20050115063 A KR 20050115063A KR 100656444 B1 KR100656444 B1 KR 100656444B1
Authority
KR
South Korea
Prior art keywords
signal
cas latency
clock
output enable
input
Prior art date
Application number
KR1020050115063A
Other languages
English (en)
Inventor
이형욱
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050115063A priority Critical patent/KR100656444B1/ko
Application granted granted Critical
Publication of KR100656444B1 publication Critical patent/KR100656444B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Abstract

본 발명은 데이터 출력을 위해 생성되는 출력 인에이블 신호의 생성 과정을 간소화하여 전류 손실을 감소시키는 반도체 메모리 장치의 데이터 출력 회로를 제시한다.
본 발명의 반도체 메모리 장치의 데이터 출력 회로는 입력 클럭 및 CAS 레이턴시 신호를 입력 받아 CAS 레이턴시에 따라 복수 개의 출력단에 선택적으로 상기 입력 클럭을 출력하는 입력 수단 및 상기 입력 수단으로부터 선택적으로 전달되는 상기 입력 클럭을 지연시켜 적어도 하나 이상의 CAS 레이턴시 클럭 신호를 생성하여 출력하는 지연 수단을 포함하는 것을 특징으로 한다.
본 발명에 의하면, 데이터 출력을 위한 출력 인에이블 신호의 생성을 위해 사용되는 출력 인에이블 클럭 신호의 생성 과정이 간소화되어 전류 손실이 감소되는 이점이 있다.
반도체 메모리 장치, 데이터 출력, CAS 레이턴시

Description

반도체 메모리 장치의 데이터 출력 회로{Circuit for Outputting Data in Semiconductor Memory Apparatus}
도 1은 종래의 기술에 따른 반도체 메모리 장치의 데이터 출력 회로의 구성을 나타낸 블록도,
도 2는 도 1에 도시한 반도체 메모리 장치의 데이터 출력 회로의 상세 구성을 나타낸 블록도,
도 3은 도 1 및 도 2에 도시한 출력 인에이블 클럭 신호 생성 수단의 내부 구성도,
도 4는 본 발명에 따른 반도체 메모리 장치의 데이터 출력 회로의 상세 구성을 나타낸 블록도,
도 5는 도 4에 도시한 입력 수단의 내부 구성도,
도 6은 도 4에 도시한 지연 수단의 내부 구성도,
<도면의 주요 부분에 대한 부호 설명>
10/50 : 지연 수단
20/60 : 출력 인에이블 클럭 신호 생성 수단
30/70 : 출력 인에이블 신호 생성 수단
40 : 입력 수단
본 발명은 반도체 메모리 장치의 데이터 출력 회로에 관한 것으로, 보다 상세하게는 데이터 출력을 위해 생성되는 출력 인에이블 신호의 생성 과정을 간소화하여 전류 손실을 감소시키는 반도체 메모리 장치의 데이터 출력 회로에 관한 것이다.
일반적으로 반도체 메모리 장치는 데이터 출력시 DLL(Delay Locked Loop) 회로에서 전달되는 클럭(clock)을 기준으로 하여 CAS 레이턴시(Column Address Strobe latency)별 클럭 사이클에 맞춰 데이터를 출력하기 위해 출력 인에이블 신호를 생성하여 데이터의 출력 동작을 수행한다. CAS 레이턴시를 받아 들이기 위해 구비되는 CAS 레이턴시 디코더에 의해 입력된 CAS 레이턴시에 따라 상기 클럭의 라이징 에지에 동기되는 CAS 레이턴시 신호가 생성된다.
이하, 종래의 기술에 따른 반도체 메모리 장치의 데이터 출력 회로를 도 1 ~ 도 3을 참조하여 설명하면 다음과 같다.
도 1은 종래의 기술에 따른 반도체 메모리 장치의 데이터 출력 회로의 구성을 나타낸 블록도로서, CAS 레이턴시 9까지 데이터를 출력하기 위한 출력 인에이블 신호를 생성하는 것을 예로 들어 나타낸 것이다. 또한 출력 인에이블 클럭 신호는 6개가 생성되며 그로 인해 출력 인에이블 신호는 8개가 생성된다고 가정한다.
상기 반도체 메모리 장치의 데이터 출력 회로는 DLL 회로에서 전달되는 클럭(이하, DLL 클럭(dll_clk))을 입력 받아 각각 지연 시간을 달리 하는 복수 개의 CAS 레이턴시 클럭 신호(CL_clk)를 생성하여 출력하는 지연 수단(10), 칩의 외부로부터 입력되는 CAS 레이턴시에 따라 CAS 레이턴시 디코더로부터 인에이블 되어 전달되는 CAS 레이턴시 신호(CL_sig) 및 상기 지연 수단(10)으로부터 상기 복수 개의 CAS 레이턴시 클럭 신호(CL_clk)를 입력 받아 라이징 에지 타임에 데이터를 출력하도록 하기 위한 출력 인에이블 클럭 신호(oe_clk)를 생성하여 출력하는 출력 인에이블 클럭 신호 생성 수단(20) 및 출력 인에이블 초기 신호(oe_i) 및 상기 출력 인에이블 클럭 신호(oe_clk)를 입력 받아 데이터 출력을 위한 출력 인에이블 신호(oe)를 생성하여 출력하는 출력 인에이블 신호 생성 수단(30)으로 구성된다.
상기 지연 수단(10)은 입력되는 상기 DLL 클럭(dll_clk)을 지연시켜 각각의 CAS 레이턴시 별로 출력 인에이블 신호(oe)를 생성하기 위한 복수 개의 CAS 레이턴시 클럭 신호(CL_clk)를 생성한다. 도면을 보면 상기 지연 수단(10)으로부터 상기 출력 인에이블 클럭 신호 생성 수단(20)에 DLL 클럭(dll_clk), CAS 레이턴시 3 클럭 신호(CL3_clk), CAS 레이턴시 45 클럭 신호(CL45_clk), CAS 레이턴시 67 클럭 신호(CL67_clk) 및 CAS 레이턴시 89 클럭 신호(CL89_clk)가 각각 전송되고 있다. 이 때 상기 CAS 레이턴시 3 클럭 신호(CL3_clk)는 CAS 레이턴시 3에 데이터가 출력되도록 하는 출력 인에이블 신호(oe)를 생성하기 위한 신호이다. 그리고 상기 CAS 레이턴시 45 클럭 신호(CL45_clk)는 CAS 레이턴시 4 또는 CAS 레이턴시 5에 데이터가 출력되도록 하는 출력 인에이블 신호(oe)를 생성하기 위한 신호이며 CAS 레이턴 시 67 클럭 신호(CL67_clk) 및 CAS 레이턴시 89 클럭 신호(CL89_clk)도 마찬가지로 이해할 수 있다.
상기 출력 인에이블 클럭 신호 생성 수단(20)은 상기 복수 개의 CAS 레이턴시 클럭 신호(CL_clk) 및 상기 CAS 레이턴시 신호(CL_sig)를 입력 받아 출력 인에이블 10 클럭 신호(oe10_clk)부터 출력 인에이블 60 클럭 신호(oe60_clk)까지 6개의 출력 인에이블 클럭 신호(oe<10:60>_clk)를 생성한다. 상기 출력 인에이블 10 클럭 신호(oe10_clk)는 상기 출력 인에이블 신호 생성 수단(30)에 입력되어 출력 인에이블 초기 신호(oe_i)에 비해 상기 DLL 클럭(dll_clk) 기준으로 한 주기 지연된 출력 인에이블 10 신호(oe10)를 생성하는 데 사용된다. 마찬가지로 출력 인에이블 20 클럭 신호(oe20_clk)는 상기 출력 인에이블 10 신호(oe10)에 비해 상기 DLL 클럭(dll_clk) 기준으로 한 주기 늦게 발생하는 출력 인에이블 20 신호(oe20)를 생성한다. 출력 인에이블 30 클럭 신호 ~ 출력 인에이블 50 클럭 신호(oe<30:50>_clk)도 같은 방법으로 출력 인에이블 30 신호 ~ 출력 인에이블 50 신호(oe<30:50>)를 생성한다. 그러나 출력 인에이블 60 클럭 신호(oe60_clk)는 상기 출력 인에이블 신호 생성 수단(30)에 입력되어 출력 인에이블 60 신호 ~ 출력 인에이블 80 신호(oe<60:80>)를 생성한다.
상기 반도체 메모리 장치의 데이터 출력 회로의 동작은 도 2를 통해 보다 상세히 설명하기로 한다.
도 2는 도 1에 도시한 반도체 메모리 장치의 데이터 출력 회로의 상세 구성을 나타낸 블록도이다.
상기 지연 수단(10)은 복수 개의 지연부를 구비하고 상기 DLL 클럭(dll_clk)은 상기 복수 개의 지연부에 각각 입력되어 지연 시간을 각각 달리하는 복수 개의 클럭 신호로 변환되어 출력된다. 즉 도시한 제 1 지연부(101)는 상기 DLL 클럭(dll_clk)을 지연시켜 CAS 레이턴시 3에 출력 인에이블 10 신호(oe10)를 생성하기 위한 CAS 레이턴시 3 클럭 10 신호(CL3_clk10)를 생성하여 출력한다. 그리고 제 2 지연부(102)는 CAS 레이턴시 45 클럭 10 신호(CL45_clk10)를, 제 3 지연부(103)는 CAS 레이턴시 45 클럭 20 신호(CL45_clk20)를, 제 4 지연부(104)는 CAS 레이턴시 45 클럭 30 신호(CL45_clk30)를, 제 5 지연부(105)는 CAS 레이턴시 67 클럭 10 신호(CL67_clk10)를, 제 6 지연부(106)는 CAS 레이턴시 67 클럭 20 신호(CL67_clk20)를, 제 7 지연부(107)는 CAS 레이턴시 67 클럭 30 신호(CL67_clk30)를, 제 8 지연부(108)는 CAS 레이턴시 67 클럭 40 신호(CL67_clk40)를, 제 9 지연부(109)는 CAS 레이턴시 89 클럭 10 신호(CL89_clk10)를, 제 10 지연부(110)는 CAS 레이턴시 89 클럭 20 신호(CL89_clk20)를, 제 11 지연부(111)는 CAS 레이턴시 89 클럭 30 신호(CL89_clk30)를, 제 12 지연부(112)는 CAS 레이턴시 89 클럭 40 신호(CL89_clk40)를, 제 13 지연부(113)는 CAS 레이턴시 89 클럭 50 신호(CL89_clk50)를 각각 상기 DLL 클럭(dll_clk)에 각각의 지연 시간을 부여하여 생성한다.
상기 출력 인에이블 클럭 신호 생성 수단(20)은 입력되는 CAS 레이턴시에 따라 상기 복수 개의 CAS 레이턴시 클럭 신호(CL_clk)로부터 6개의 출력 인에이블 클럭 신호(oe<10:60>_clk)를 생성하여 출력한다.
상기 6개의 출력 인에이블 클럭 신호(oe<10:60>_clk)는 상기 출력 인에이블 신호 생성 수단(30)에 전달된다. 상기 출력 인에이블 신호 생성 수단(30)은 8개의 플립플롭을 구비한다. 제 1 플립플롭(301)은 상기 출력 인에이블 초기 신호(oe_i) 및 상기 출력 인에이블 10 클럭 신호(oe10_clk)를 입력 받아 상기 출력 인에이블 10 신호(oe10)를 생성하여 출력한다. 그리고 제 2 플립플롭(302)은 상기 출력 인에이블 10 신호(oe10) 및 상기 출력 인에이블 20 클럭 신호(oe20_clk)를 입력 받아 상기 출력 인에이블 20 신호(oe20)를 생성하여 출력한다. 또한 제 3 플립플롭(303)은 상기 출력 인에이블 20 신호(oe20) 및 상기 출력 인에이블 30 클럭 신호(oe30_clk)를 입력 받아 상기 출력 인에이블 30 신호(oe30)를 생성하여 출력한다. 마찬가지의 방법으로 제 4 ~ 제 8 플립플롭(304 ~ 308)은 각각 상기 출력 인에이블 40 신호 ~ 출력 인에이블 80 신호(oe<40:80>)를 생성하여 출력한다. 그러나 이 때 상기 제 6 ~ 제 8 플립플롭(306 ~ 308)에는 상기 출력 인에이블 60 클럭 신호 ~ 출력 인에이블 80 클럭 신호(oe<60:80>_clk)가 각각 입력된다.
도 3은 도 1 및 도 2에 도시한 출력 인에이블 클럭 신호 생성 수단의 내부 구성도이다.
상기 출력 인에이블 클럭 신호 생성 수단(20)은 입력되는 CAS 레이턴시에 따라 각각 다른 출력 인에이블 클럭 신호(oe_clk)를 생성하여 출력하기 위해 6개의 선택부를 구비한다. 6개의 선택부 중 제 1 선택부(210)는 CAS 레이턴시 2일 때 턴 온(turn on) 되는 제 1 패스게이트(211)를 구비하여 상기 제 1 패스게이트(211)가 턴 온 되면 상기 DLL 클럭(dll_clk)을 직렬 연결된 짝수 개의 인버터 어레이에 전달한다. 또한 제 1 선택부(210)는 CAS 레이턴시 3일 때 턴 온 되는 제 2 패스게이 트(212)를 구비하여 상기 제 2 패스게이트(212)가 턴 온 되면 상기 CAS 레이턴시 3 클럭 10 신호(CL3_clk10)를 상기 직렬 연결된 짝수 개의 인버터 어레이에 전달한다. 마찬가지로 제 3 패스게이트(213)는 CAS 레이턴시 4 또는 5일 때 상기 CAS 레이턴시 45 클럭 10 신호를, 제 4 패스게이트(214)는 CAS 레이턴시 6 또는 7일 때 상기 CAS 레이턴시 67 클럭 10 신호를, 제 5 패스게이트(215)는 CAS 레이턴시 8 또는 9일 때 상기 CAS 레이턴시 89 클럭 10 신호를 상기 직렬 연결된 짝수 개의 인버터 어레이에 전달한다. 상기 직렬 연결된 짝수 개의 인버터 어레이에 의해 구동된 각각의 신호들은 상기 출력 인에이블 10 클럭 신호(oe10_clk)가 되어 상기 출력 인에이블 신호 생성 수단(30)에 전달된다.
같은 방법으로 제 2 선택부(220)는 CAS 레이턴시 2 또는 3일 때 상기 DLL 클럭(dll_clk)을, CAS 레이턴시 4 또는 5일 때 상기 CAS 레이턴시 45 클럭 20 신호(CL45_clk20)를, CAS 레이턴시 6 또는 7일 때 상기 CAS 레이턴시 67 클럭 20 신호(CL67_clk20)를, CAS 레이턴시 8 또는 9일 때 상기 CAS 레이턴시 89 클럭 20 신호(CL89_clk20)를 각각 직렬 연결된 짝수 개의 인버터 어레이에 전달한다. 상기 직렬 연결된 짝수 개의 인버터 어레이에 의해 구동된 각각의 신호들은 상기 출력 인에이블 20 클럭 신호(oe20_clk)가 되어 상기 출력 인에이블 신호 생성 수단(30)에 전달된다.
마찬가지로 제 3 선택부(230)는 CAS 레이턴시 2 또는 3일 때 상기 DLL 클럭(dll_clk)을, CAS 레이턴시 4 또는 5일 때 상기 CAS 레이턴시 45 클럭 30 신호(CL45_clk30)를, CAS 레이턴시 6 또는 7일 때 상기 CAS 레이턴시 67 클럭 30 신호 (CL67_clk30)를, CAS 레이턴시 8 또는 9일 때 상기 CAS 레이턴시 89 클럭 30 신호(CL89_clk30)를 각각 직렬 연결된 짝수 개의 인버터 어레이에 전달한다. 상기 직렬 연결된 짝수 개의 인버터 어레이에 의해 구동된 각각의 신호들은 상기 출력 인에이블 30 클럭 신호(oe30_clk)가 되어 상기 출력 인에이블 신호 생성 수단(30)에 전달된다.
또한 제 4 선택부(240)는 CAS 레이턴시 2, 3, 4 또는 5일 때 상기 DLL 클럭(dll_clk)을, CAS 레이턴시 6 또는 7일 때 상기 CAS 레이턴시 67 클럭 40 신호(CL67_clk40)를, CAS 레이턴시 8 또는 9일 때 상기 CAS 레이턴시 89 클럭 40 신호(CL89_clk40)를 각각 직렬 연결된 짝수 개의 인버터 어레이에 전달한다. 상기 직렬 연결된 짝수 개의 인버터 어레이에 의해 구동된 각각의 신호들은 상기 출력 인에이블 40 클럭 신호(oe40_clk)가 되어 상기 출력 인에이블 신호 생성 수단(30)에 전달된다.
그리고 제 5 선택부(250)는 CAS 레이턴시 2, 3, 4, 5, 6 또는 7일 때 상기 DLL 클럭 신호(dll_clk)를, CAS 레이턴시 8 또는 9일 때 상기 CAS 레이턴시 89 클럭 50 신호(CL89_clk50)를 각각 직렬 연결된 짝수 개의 인버터 어레이에 전달한다. 상기 직렬 연결된 짝수 개의 인버터 어레이에 의해 구동된 각각의 신호들은 상기 출력 인에이블 50 클럭 신호(oe50_clk)가 되어 상기 출력 인에이블 신호 생성 수단(30)에 전달된다.
마지막으로 제 6 선택부(260)는 입력되는 CAS 레이턴시에 관계 없이 상기 DLL 클럭(dll_clk)을 직렬 연결된 짝수 개의 인버터 어레이에서 구동하여 상기 출 력 인에이블 60 클럭 신호(oe60_clk)를 생성하여 상기 출력 인에이블 신호 생성 수단(30)에 전달한다.
이 때 상기 제 1 ~ 제 6 선택부(210 ~ 260)에 구비되는 각각의 패스게이트들은 CAS 레이턴시 디코더로부터 전달되는 CAS 레이턴시 신호(CL_sig)와 상기 CAS 레이턴시 신호(CL_sig)와 반대의 위상을 갖는 부 CAS 레이턴시 신호(CL_sigb)에 의해 턴 온 또는 턴 오프 된다. 예를 들어, 상기 제 1 선택부(210)의 제 1 패스게이트(211)는 CAS 레이턴시 2일 때 CAS 레이턴시 2 신호(CL_sig2) 및 부 CAS 레이턴시 2 신호(CL_sig2b)가 인에이블 됨에 따라 턴 온 된다. 그러나 CAS 레이턴시가 변화하여 다른 값을 갖게 되면 턴 오프 된다.
이와 같이, 입력되는 CAS 레이턴시에 따라 데이터를 출력하기 위한 상기 출력 인에이블 신호(oe)는 각각의 출력 인에이블 클럭 신호(oe_clk)에 의해 순차적으로 생성되었다. 또한 상기 복수 개의 출력 인에이블 클럭 신호(oe_clk)는 상기 복수 개의 CAS 레이턴시 클럭 신호(CL_clk)에 의해 생성되었다. 이 때 CAS 레이턴시 8 또는 9와 같이 CAS 레이턴시가 긴 경우 CAS 레이턴시 2 또는 3과 같이 짧은 CAS 레이턴시의 데이터를 출력하기 위한 CAS 레이턴시 클럭 신호(CL_clk)도 생성하여 사용하였다. 따라서 불필요한 CAS 레이턴시 클럭 신호(CL_clk)를 생성함으로 인해 전류의 손실이 발생하게 되었고 불필요하게 흐르는 전류에 의한 노이즈 등의 문제점이 초래되었다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 데이터 출력 을 위한 출력 인에이블 신호의 생성을 위해 사용되는 CAS 레이턴시 클럭 신호의 생성 과정을 간소화하여 전류 손실을 감소시키는 반도체 메모리 장치의 데이터 출력 회로를 제공하는 데에 그 기술적 과제가 있다.
상술한 기술적 과제를 달성하기 위한 본 발명의 반도체 메모리 장치의 데이터 출력 회로는, 입력 클럭 및 CAS 레이턴시 신호를 입력 받아 CAS 레이턴시에 따라 복수 개의 출력단에 선택적으로 상기 입력 클럭을 출력하는 입력 수단; 상기 입력 수단으로부터 선택적으로 전달되는 상기 입력 클럭을 지연시켜 적어도 하나 이상의 CAS 레이턴시 클럭 신호를 생성하여 출력하는 지연 수단; 상기 CAS 레이턴시 신호 및 상기 지연 수단으로부터 전달되는 적어도 하나 이상의 CAS 레이턴시 클럭 신호를 입력 받아 출력 인에이블 클럭 신호를 생성하여 출력하는 출력 인에이블 클럭 신호 생성 수단; 및 출력 인에이블 초기 신호 및 상기 출력 인에이블 클럭 신호를 입력 받아 출력 인에이블 신호를 생성하여 출력하는 출력 인에이블 신호 생성 수단;을 포함하는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 4는 본 발명에 따른 반도체 메모리 장치의 데이터 출력 회로의 구성을 나타낸 블록도로서, CAS 레이턴시 9까지 데이터를 출력하기 위한 출력 인에이블 신호를 생성하는 것을 예로 들어 나타낸 것이다. 또한 출력 인에이블 클럭 신호는 6개 가 생성되며 그로 인해 출력 인에이블 신호는 8개가 생성된다고 가정한다. 그리고 이하에서 언급하게 되는 CAS 레이턴시 신호(CL_sig)는 칩의 외부로부터 입력되는 CAS 레이턴시에 대응하여 CAS 레이턴시 디코더로부터 발생하는 신호이다.
도시한 바와 같이, 본 발명에 따른 반도체 메모리 장치의 데이터 출력 회로는 CAS 레이턴시 디코더로부터 CAS 레이턴시에 따라 선택적으로 인에이블 되어 전달되는 CAS 레이턴시 신호(CL_sig<3:9>) 및 DLL 클럭(dll_clk)을 입력 받아 CAS 레이턴시에 따라 4개의 출력 단자에 선택적으로 신호를 출력하는 입력 수단(40), 상기 입력 수단(40)으로부터 선택적으로 전달되는 신호에 각각의 지연 시간을 부여함으로써 적어도 하나 이상의 CAS 레이턴시 클럭 신호(CL<3:9>_clk<10:50>)를 생성하여 출력하는 지연 수단(50), 상기 CAS 레이턴시 신호(CL_sig<3:9>) 및 상기 지연 수단(50)으로부터 전달되는 적어도 하나 이상의 CAS 레이턴시 클럭 신호(CL<3:9>_clk<10:50>)를 입력 받아 라이징 에지 타임에 데이터를 출력하도록 하기 위한 복수 개의 출력 인에이블 클럭 신호(oe<10:60>_clk)를 생성하여 출력하는 출력 인에이블 클럭 신호 생성 수단(60) 및 출력 인에이블 초기 신호(oe_i) 및 상기 복수 개의 출력 인에이블 클럭 신호(oe<10:60>_clk)를 입력 받아 복수 개의 출력 인에이블 신호(oe<10:80>)를 생성하여 출력하는 출력 인에이블 신호 생성 수단(70)으로 구성된다.
이와 같이 구성된 본 발명의 데이터 출력 회로의 동작은 상기 입력 수단(40) 및 상기 지연 수단(50)의 내부 구성도를 도시한 이하의 도면을 통해 설명하기로 한다.
도 5는 도 4에 도시한 입력 수단의 내부 구성도이다.
상기 입력 수단(40)은 상기 DLL 클럭(dll_clk) 및 CAS 레이턴시 3 신호(CL_sig3)를 입력 받아 상기 CAS 레이턴시 3 신호(CL_sig3)가 인에이블 될 때 상기 DLL 클럭(dll)을 출력하는 제 1 입력부(410), 상기 DLL 클럭(dll_clk) 및 CAS 레이턴시 45 신호(CL_sig45)를 입력 받아 상기 CAS 레이턴시 45 신호(CL_sig45)가 인에이블 될 때 상기 DLL 클럭(dll_clk)을 출력하는 제 2 입력부(420), 상기 DLL 클럭(dll_clk) 및 CAS 레이턴시 67 신호(CL_sig67)를 입력 받아 상기 CAS 레이턴시 67 신호(CL_sig67)가 인에이블 될 때 상기 DLL 클럭(dll)을 출력하는 제 3 입력부(430) 및 상기 DLL 클럭(dll_clk) 및 CAS 레이턴시 89 신호(CL_sig89)를 입력 받아 상기 CAS 레이턴시 89 신호(CL_sig89)가 인에이블 될 때 상기 DLL 클럭(dll)을 출력하는 제 4 입력부(440)로 구성된다.
상기 제 1 ~ 제 4 입력부(410 ~ 440)는 각각 낸드 게이트를 구비하여 상기 CAS 레이턴시 신호(CL_sig)가 인에이블 될 때에만 상기 DLL 클럭(dll_clk)을 출력하도록 구현할 수 있다. 이 때 상기 제 1 ~ 제 4 입력부(410 ~ 440)에서 출력되는 신호는 상기 DLL 클럭(dll_clk)이 반전된 형태가 된다.
도 6은 도 4에 도시한 지연 수단의 내부 구성도이다.
상기 지연 수단(50)은 상기 입력 수단(40)의 상기 제 1 입력부(410)로부터 전달되는 신호에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 3 클럭 10 신호(CL3_clk10)를 생성하여 출력하는 제 1 지연부(510), 상기 제 2 입력부(420)로부터 전달되는 신호에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레 이턴시 45 클럭 10 신호(CL45_clk10)를 생성하여 출력하고 상기 CAS 레이턴시 45 클럭 10 신호(CL45_clk10)에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 45 클럭 20 신호(CL45_clk20)를 생성하여 출력하며 상기 CAS 레이턴시 45 클럭 20 신호(CL45_clk20)에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 45 클럭 30 신호(CL45_clk30)를 생성하여 출력하는 제 2 지연부(520), 상기 제 3 입력부(430)로부터 전달되는 신호에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 67 클럭 10 신호(CL67_clk10)를 생성하여 출력하고 상기 CAS 레이턴시 67 클럭 10 신호(CL67_clk10)에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 67 클럭 20 신호(CL67_clk20)를 생성하여 출력하며 상기 CAS 레이턴시 67 클럭 20 신호(CL67_clk20)에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 67 클럭 30 신호(CL67_clk30)를 생성하여 출력하고 상기 CAS 레이턴시 67 클럭 30 신호(CL67_clk30)에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 67 클럭 40 신호(CL67_clk40)를 생성하여 출력하는 제 3 지연부(530) 및 상기 제 4 입력부(440)로부터 전달되는 신호에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 89 클럭 10 신호(CL89_clk10)를 생성하여 출력하고 상기 제 4 입력부(440)로부터 전달되는 신호에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 89 클럭 10 신호(CL89_clk10)를 생성하여 출력하고 CAS 레이턴시 89 클럭 10 신호(CL89_clk10)에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 89 클럭 20 신호(CL89_clk20)를 생성하여 출력하며 상기 CAS 레이턴시 89 클럭 20 신호(CL89_clk20)에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 89 클럭 30 신호(CL89_clk30)를 생성하여 출력하고 상기 CAS 레이턴시 89 클럭 30 신호(CL89_clk30)에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 89 클럭 40 신호(CL89_clk40)를 생성하여 출력하며 상기 CAS 레이턴시 89 클럭 40 신호(CL89_clk40)에 하나의 지연기에 의한 지연 시간을 부여하여 CAS 레이턴시 89 클럭 50 신호(CL89_clk50)를 생성하여 출력하는 제 4 지연부(540)로 구성된다.
본 발명에서는 상기 출력 인에이블 클럭 신호 생성 수단(60)에 상기 지연 수단(50)의 상기 제 1 ~ 제 4 지연부(510 ~ 540)에서 출력되는 모든 신호가 전달되지 않는다. CAS 레이턴시에 따라 상기 입력 수단(40)의 상기 제 1 ~ 제 4 입력부(410 ~ 440) 중 어느 하나의 입력부가 인에이블 되면 그에 따라 인에이블 되는 지연부에서 출력되는 CAS 레이턴시 클럭 신호(CL_clk)만이 출력된다. 상기 출력 인에이블 클럭 신호 생성 수단(60)은 상술한 바와 같이 하나의 지연부에서 출력되는 CAS 레이턴시 클럭 신호(CL_clk)만으로도 정상 동작하여 출력 인에이블 클럭 신호(oe<10:60>_clk)를 생성할 수 있다. 따라서 CAS 레이턴시에 따라 선택적으로 상기 CAS 레이턴시 클럭 신호(CL_clk)가 생성되므로 불필요한 신호의 생성을 억제하여 전류 손실을 감소시키고 그로 인한 노이즈 등의 부작용을 방지할 수 있게 된다.
그러나 이상에서 설명한 상기 출력 인에이블 신호(oe) 및 출력 인에이블 클럭 신호(oe_clk)는 도면에 도시한 형태에 한정되지 않는다. 즉 상기 출력 인에이블 신호(oe)의 개수 및 상기 출력 인에이블 클럭 신호(oe_clk)의 개수는 상술한 설명과 다를 수도 있다. 상기 입력 수단(40)의 상기 제 1 ~ 제 4 입력부(410 ~ 440) 중 하나의 입력부만 상기 DLL 클럭(dll_clk)을 입력 받고 상기 지연 수단(50)의 상기 제 1 ~ 제 4 지연부(510 ~ 540) 중 하나의 지연부만 인에이블 되어 상기 CAS 레이턴시 클럭 신호(CL_clk)를 생성하고 그로 인해 상기 출력 인에이블 클럭 신호(oe_clk)가 생성되는 것이 본 발명의 특징이 되는 것이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 설명한 본 발명의 반도체 메모리 장치의 데이터 출력 회로는 데이터 출력을 위한 출력 인에이블 신호의 생성을 위해 사용되는 CAS 레이턴시 클럭 신호의 생성 과정을 간소화하여 전류 손실을 감소시키도록 하는 효과가 있다.

Claims (9)

  1. 입력 클럭 및 CAS 레이턴시 신호를 입력 받아 CAS 레이턴시에 따라 복수 개의 출력단에 선택적으로 상기 입력 클럭을 출력하는 입력 수단;
    상기 입력 수단으로부터 선택적으로 전달되는 상기 입력 클럭을 지연시켜 적어도 하나 이상의 CAS 레이턴시 클럭 신호를 생성하여 출력하는 지연 수단;
    상기 CAS 레이턴시 신호 및 상기 지연 수단으로부터 전달되는 적어도 하나 이상의 CAS 레이턴시 클럭 신호를 입력 받아 출력 인에이블 클럭 신호를 생성하여 출력하는 출력 인에이블 클럭 신호 생성 수단; 및
    출력 인에이블 초기 신호 및 상기 출력 인에이블 클럭 신호를 입력 받아 출력 인에이블 신호를 생성하여 출력하는 출력 인에이블 신호 생성 수단;
    을 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 회로.
  2. 제 1 항에 있어서,
    상기 입력 수단은,
    상기 입력 클럭 및 상기 CAS 레이턴시 신호를 입력 받아 상기 CAS 레이턴시 신호가 인에이블 될 때 상기 입력 클럭을 출력하는 입력부를 복수 개 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 회로.
  3. 제 2 항에 있어서,
    상기 지연 수단은,
    상기 입력 수단의 복수 개의 입력부 중 하나의 입력부로부터 전달되는 입력 클럭에 적어도 하나 이상의 지연기에 의한 지연 시간을 부여하여 적어도 하나 이상의 CAS 레이턴시 클럭 신호를 생성하여 출력하는 지연부를 복수 개 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 회로.
  4. 제 3 항에 있어서,
    상기 출력 인에이블 클럭 신호 생성 수단은,
    상기 지연 수단의 복수 개의 지연부 중 하나의 지연부로부터 전달되는 적어도 하나 이상의 CAS 레이턴시 클럭 신호로부터 상기 출력 인에이블 클럭 신호를 생성하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 회로.
  5. 입력 클럭 및 CAS 레이턴시 값에 따라 다르게 생성되는 CAS 레이턴시 신호를 각각 입력 받아 해당 CAS 레이턴시 신호가 인에이블 되는 경우 상기 입력 클럭을 출력하기 위한 복수 개의 입력부를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 회로.
  6. 제 2 항 또는 제 5 항에 있어서,
    상기 입력부는,
    상기 입력 클럭 및 상기 CAS 레이턴시 신호를 입력 받는 낸드게이트를 포함 하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 회로.
  7. 제 1 항 또는 제 5 항에 있어서,
    상기 입력 클럭은 DLL(Delay Locked Loop) 회로에서 출력되는 클럭인 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 회로.
  8. 제 5 항에 있어서,
    상기 입력부로부터 전달되는 신호에 적어도 하나 이상의 지연기에 의한 지연 시간을 부여하여 적어도 하나 이상의 CAS 레이턴시 클럭 신호를 생성하여 출력하는 복수 개의 지연부를 추가로 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 회로.
  9. 제 8 항에 있어서,
    상기 복수 개의 지연부 중 하나의 지연부로부터 전달되는 적어도 하나 이상의 CAS 레이턴시 클럭 신호로부터 상기 출력 인에이블 클럭 신호를 생성하는 출력 인에이블 클럭 신호 생성 수단을 추가로 포함하는 것을 특징으로 하는 반도체 메모리 장치의 데이터 출력 회로.
KR1020050115063A 2005-11-29 2005-11-29 반도체 메모리 장치의 데이터 출력 회로 KR100656444B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050115063A KR100656444B1 (ko) 2005-11-29 2005-11-29 반도체 메모리 장치의 데이터 출력 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050115063A KR100656444B1 (ko) 2005-11-29 2005-11-29 반도체 메모리 장치의 데이터 출력 회로

Publications (1)

Publication Number Publication Date
KR100656444B1 true KR100656444B1 (ko) 2006-12-11

Family

ID=37732956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050115063A KR100656444B1 (ko) 2005-11-29 2005-11-29 반도체 메모리 장치의 데이터 출력 회로

Country Status (1)

Country Link
KR (1) KR100656444B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976406B1 (ko) 2008-12-26 2010-08-17 주식회사 하이닉스반도체 플립플롭 및 그를 포함하는 반도체 메모리 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033086A (ko) * 1998-11-19 2000-06-15 윤종용 데이터 출력시 시간 지연을 감소시킬 수 있는 메모리장치 출력회로
KR20040019599A (ko) * 2002-08-28 2004-03-06 삼성전자주식회사 외부클럭의 주파수에 따라서 데이터의 셋업시간 및홀드시간을 제어하는 데이터 입력회로 및 데이터 입력방법
KR20050101865A (ko) * 2004-04-20 2005-10-25 주식회사 하이닉스반도체 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033086A (ko) * 1998-11-19 2000-06-15 윤종용 데이터 출력시 시간 지연을 감소시킬 수 있는 메모리장치 출력회로
KR20040019599A (ko) * 2002-08-28 2004-03-06 삼성전자주식회사 외부클럭의 주파수에 따라서 데이터의 셋업시간 및홀드시간을 제어하는 데이터 입력회로 및 데이터 입력방법
KR20050101865A (ko) * 2004-04-20 2005-10-25 주식회사 하이닉스반도체 온-다이 터미네이션 제어 회로 및 온-다이 터미네이션제어 신호 생성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976406B1 (ko) 2008-12-26 2010-08-17 주식회사 하이닉스반도체 플립플롭 및 그를 포함하는 반도체 메모리 장치

Similar Documents

Publication Publication Date Title
US8351283B2 (en) Semiconductor storage device
KR100523716B1 (ko) 탑재되는 메모리 장치들의 수에 제한없는 레지스터 및이를 갖는 메모리 모듈
KR100540487B1 (ko) 데이터 출력제어회로
US7420871B2 (en) Synchronous semiconductor memory device
KR100911197B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
JP4824274B2 (ja) 同期式半導体メモリ装置の出力制御信号の発生方法及び同期式半導体メモリ装置
US20100118618A1 (en) Semiconductor integrated circuit with data bus inversion function
KR100857450B1 (ko) 반도체 메모리 장치의 출력 인에이블 신호 생성 회로 및방법
US7843743B2 (en) Data output circuit for semiconductor memory apparatus
US20040065904A1 (en) Data inversion circuit and semiconductor device
KR100728556B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR100845804B1 (ko) 반도체 메모리 장치의 클럭 제어 회로 및 방법
KR100656444B1 (ko) 반도체 메모리 장치의 데이터 출력 회로
KR100855266B1 (ko) 내부 어드레스 생성 회로 및 내부 어드레스 생성 방법
US7231620B2 (en) Apparatus, generator, and method for clock tree synthesis
KR101912905B1 (ko) 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치
KR100925030B1 (ko) 신호 선택회로 및 이를 포함하는 반도체 메모리장치
US8189400B2 (en) Data alignment circuit of semiconductor memory apparatus
US6335645B1 (en) Semiconductor integrated circuit having built-in self-test circuit
KR100732766B1 (ko) 출력인에이블 신호 생성회로
KR100656445B1 (ko) 반도체 메모리 장치의 어드레스 입력 회로
KR0157880B1 (ko) 클럭 스큐 제거장치
KR100800138B1 (ko) 디엘엘 장치
JP2011008844A (ja) 半導体装置
KR20050064035A (ko) 파이프 래치 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee