KR880014560A - 메모리 회로 - Google Patents

메모리 회로 Download PDF

Info

Publication number
KR880014560A
KR880014560A KR1019880005238A KR880005238A KR880014560A KR 880014560 A KR880014560 A KR 880014560A KR 1019880005238 A KR1019880005238 A KR 1019880005238A KR 880005238 A KR880005238 A KR 880005238A KR 880014560 A KR880014560 A KR 880014560A
Authority
KR
South Korea
Prior art keywords
output
bit
shift
selection
shift register
Prior art date
Application number
KR1019880005238A
Other languages
English (en)
Other versions
KR910009588B1 (ko
Inventor
구니히꼬 하마구찌
야스히데 오하라
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR880014560A publication Critical patent/KR880014560A/ko
Application granted granted Critical
Publication of KR910009588B1 publication Critical patent/KR910009588B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters

Landscapes

  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Shift Register Type Memory (AREA)

Abstract

내용 없음

Description

메모리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예에 의한 시리얼 열선택 회로를 도시하는 도면, 제2A도, 제2B도는 그 동작 파형을 도시하는 도면, 제3도는 본 발명의 제2의 실시예를 도시하는 도면.

Claims (2)

  1. 복수 M의 어드레스를 연속적으로 선택하는 어드레스 발생 수단을 가지는 메모리 회로에 있어서, 상기 시리얼 어드레스 발생 수단은 하나만이 부세되는 K의 선택 제어신호를 발생하는 선택 제어수단과 M/K의 시프트 출력을 가지는 시프트 레지스터와 M/K의 게이트 회로이며, 각 게이트 회로 상기 K의 선택 제어신호와 하나의 시프트 출력을 입력하고 그 하나의 시프트 입력이 부세되었을 대 K의 선택 제어신호의 상태에 따라서 K개 중의 하나의 출력을 선택 레벨로 하고 그 선택 제어수단은 그 시프트 레지스터의 M/K의 시프트 출력이 차례로 부세될 때마다 부세되는 선택 제어신호가 변경되는 것을 특징으로 하는 메모리 회로.
  2. 시리얼 라이트 기능 또는 시리얼리드 기능을 가지며, 시리얼 어드레스 발생수단을 갖춘 메모리 회로에 있어서, 상기 시리얼 어드레스 발생수단이 N비트째의 출력을 시리얼 입력단자에 귀환 접속해서 되는 N비트시프트 레지스터와 시프트 레지스터의 i비트째부터 i-2비트째(i,i+1,i+2,…N,1,2,…i-2)까지의 N-1개의 제1의 출력수단과 상기 시프트 레지스터의 i-1비트째의 출력에 접속되어 M개의 출력을 가지는 제2의 출력수단과 제1 내지 제2M개의 선택신호 발생수단을 가지며, 제1 내지 제2M의 선택신호 발생 수단을 가지며, 제1 내지 제M의 선택 신호에 의해 상기 N-1개의 제1의 출력 수단이 대응하는 제1 내지 제M의 출력에 대응하는 시프트 레지스터의 출력을 출력시키며, 제 M+1 내지 제2M의 선택신호로 상기 제2의 출력 수단이 대응하는 제1내지 제 M의 출력에 상기 시프트 레지스터의 i-1비트째의 출력을 출력시키며 상기 제1 내지 제 M의 선택신호의 변환에 앞서서 상기 제 M+1 내지 제2M의 절환을 하는 것을 특징으로 하는 메모리 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880005238A 1987-05-06 1988-05-06 직렬 어드레싱 회로를 갖는 직렬 억세스 메모리 회로 KR910009588B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP62-111252 1987-05-06
JP11125187 1987-05-06
JP11125287 1987-05-06
JP111251 1987-05-06
JP62-111251 1987-05-06
JP111252 1987-05-06

Publications (2)

Publication Number Publication Date
KR880014560A true KR880014560A (ko) 1988-12-24
KR910009588B1 KR910009588B1 (ko) 1991-11-21

Family

ID=26450684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880005238A KR910009588B1 (ko) 1987-05-06 1988-05-06 직렬 어드레싱 회로를 갖는 직렬 억세스 메모리 회로

Country Status (4)

Country Link
US (1) US4903242A (ko)
EP (1) EP0290042A3 (ko)
JP (1) JP2852049B2 (ko)
KR (1) KR910009588B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3928902C2 (de) * 1988-08-31 1996-01-25 Mitsubishi Electric Corp Halbleiterspeicher und Verfahren zum Betreiben desselben und Verwendung desselben in einem Video-RAM
US5198999A (en) * 1988-09-12 1993-03-30 Kabushiki Kaisha Toshiba Serial input/output semiconductor memory including an output data latch circuit
JPH0776906B2 (ja) * 1989-06-30 1995-08-16 ディジタル イクイプメント コーポレーション 分類加速装置のための速度及びメモリー制御
US5084839A (en) * 1990-02-05 1992-01-28 Harris Corporation Variable length shift register
JPH04147493A (ja) * 1990-10-09 1992-05-20 Mitsubishi Electric Corp 半導体メモリ
JP2564046B2 (ja) * 1991-02-13 1996-12-18 株式会社東芝 半導体記憶装置
JP2554816B2 (ja) * 1992-02-20 1996-11-20 株式会社東芝 半導体記憶装置
JP2741825B2 (ja) * 1992-04-28 1998-04-22 三菱電機株式会社 半導体記憶装置
JP3778579B2 (ja) * 1993-11-16 2006-05-24 株式会社ルネサステクノロジ 半導体記憶装置
US5526316A (en) * 1994-04-29 1996-06-11 Winbond Electronics Corp. Serial access memory device
US5546039A (en) * 1994-11-02 1996-08-13 Advanced Micro Devices, Inc. Charge dissipation in capacitively loaded ports
TW312763B (ko) * 1995-04-05 1997-08-11 Siemens Ag
US5724284A (en) * 1996-06-24 1998-03-03 Advanced Micro Devices, Inc. Multiple bits-per-cell flash shift register page buffer
US5732011A (en) * 1996-07-03 1998-03-24 General Signal Corporation Digital system having high speed buffering
US6696854B2 (en) * 2001-09-17 2004-02-24 Broadcom Corporation Methods and circuitry for implementing first-in first-out structure

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2044675A1 (ko) * 1969-05-23 1971-02-26 Sfim
JPS5222505B2 (ko) * 1973-02-09 1977-06-17
JPS5668033A (en) * 1979-11-09 1981-06-08 Fujitsu Ltd Logic circuit
US4330852A (en) * 1979-11-23 1982-05-18 Texas Instruments Incorporated Semiconductor read/write memory array having serial access
EP0162234A3 (en) * 1980-07-23 1986-03-19 Nec Corporation Memory device
JPS5737934A (en) * 1980-08-14 1982-03-02 Toshiba Corp Binary couter circuit
JPS58196688A (ja) * 1982-05-10 1983-11-16 Nec Corp 記憶素子駆動回路
JPS6095651A (ja) * 1983-10-31 1985-05-29 Toshiba Corp 記憶装置
JPS6187197A (ja) * 1984-09-14 1986-05-02 セイコーエプソン株式会社 アクテイプマトリツクスパネル
JPS61160129A (ja) * 1985-01-08 1986-07-19 Nec Corp タイミング発生回路
JPH06159695A (ja) * 1992-11-24 1994-06-07 Tadao Isshiki 暖房用パネル
JP2529924B2 (ja) * 1993-04-05 1996-09-04 電気興業株式会社 高周波粒子加速装置

Also Published As

Publication number Publication date
US4903242A (en) 1990-02-20
EP0290042A2 (en) 1988-11-09
JPS6452280A (en) 1989-02-28
JP2852049B2 (ja) 1999-01-27
EP0290042A3 (en) 1990-02-07
KR910009588B1 (ko) 1991-11-21

Similar Documents

Publication Publication Date Title
KR880014560A (ko) 메모리 회로
KR850004684A (ko) 반도체 기억 장치
KR960008544A (ko) 다중 메모리 뱅크 선택을 위한 방법 및 장치
KR860009427A (ko) 2-위상 클록신호 공급 쉬프트 레지스터형 반도체 메모리장치
KR880013168A (ko) 반도체 기억장치
KR940007884A (ko) 반도체 장치
KR940016225A (ko) 반도체 기억장치
KR900003863A (ko) 디지탈 오디오기기의 뮤트회로
KR910003486A (ko) 비트 순서 전환 장치
KR920010650A (ko) 프로그래머블 집적회로
KR870009392A (ko) 반도체 기억장치
KR970705065A (ko) 배럴 시프터(Barrel shifter)
KR960015230A (ko) 반도체 기억 장치
KR920020493A (ko) 반도체 기억장치
KR930006722A (ko) 반도체 기억장치 및 그 출력제어 방법
KR930005036A (ko) 반도체 메모리 장치의 리던던트 셀어레이 배열방법
KR920003314A (ko) 반도체 메모리장치
KR900017291A (ko) 지연 회로
KR910006986A (ko) 기능선택회로
KR900002557A (ko) 배럴시프터
KR970051398A (ko) 메모리 장치의 테스트 회로
KR950001477A (ko) 기억 회로
KR960032930A (ko) 데이터 전송 회로
KR900003746A (ko) 어드레스 메모리 유니트
KR950021585A (ko) 반도체 소자의 워드라인 선택장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071106

Year of fee payment: 17

EXPY Expiration of term