KR950009872Y1 - 피엘씨(plc)의 데이타 출력 회로 - Google Patents

피엘씨(plc)의 데이타 출력 회로 Download PDF

Info

Publication number
KR950009872Y1
KR950009872Y1 KR2019930032038U KR930032038U KR950009872Y1 KR 950009872 Y1 KR950009872 Y1 KR 950009872Y1 KR 2019930032038 U KR2019930032038 U KR 2019930032038U KR 930032038 U KR930032038 U KR 930032038U KR 950009872 Y1 KR950009872 Y1 KR 950009872Y1
Authority
KR
South Korea
Prior art keywords
data
output
latch
processing unit
plc
Prior art date
Application number
KR2019930032038U
Other languages
English (en)
Other versions
KR950020530U (ko
Inventor
신재권
Original Assignee
엘지산전 주식회사
이희종
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지산전 주식회사, 이희종 filed Critical 엘지산전 주식회사
Priority to KR2019930032038U priority Critical patent/KR950009872Y1/ko
Publication of KR950020530U publication Critical patent/KR950020530U/ko
Application granted granted Critical
Publication of KR950009872Y1 publication Critical patent/KR950009872Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1105—I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1157—I-O used either as input or as output

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Microcomputers (AREA)

Abstract

내용 없음.

Description

피엘씨(PLC)의 데이타 출력 회로
제1도는 피엘씨의 구성도
제2도는 종래 피엘씨(PLC)의 데이타 출력회로 블럭도
제3도는 본 고안 피엘씨(PLC)의 데이타 출력회로 블럭도
제4도는 제3도에 있어서, 데이타 출력에 따른 신호 흐름도
제5도는 데이타 출력에 따른 파형도
* 도면의 주요부분에 대한 부호의 설명
1,11,13 : 래치 2,12 : 버퍼
101 : 중앙처리장치 102∼104 : 입출력카드
본 고안은 피엘씨(PLC)의 데이타 출력 회로에 관한 것으로 특히, 외부 노이즈등에 의한 오 데이타의 출력을 방지하는 피엘씨(PLC)의 데이타 출력 회로에 관한 것이다.
일반적인 피엘씨(PLC ; Programmable Logic Controller)는 제1도에 도시된 바와같이, 중앙 처리장치(101)에 n개의 입출력카드(102∼104)가 병렬 접속되어 구성된 것으로, 상기 중앙처리장치(10)가 콘트롤신호(GL)를 출력하면 상기 입출력 카드(102∼104)중 해당 카드가 리드, 라이트 상태가 되어 어드레스(Addr)에 따른 데이타(Data)를 입추력시킴으로써 현장 기기의 동작상태를 점검함과 동시에 동작을 제어할 수 있게 된다.
제2도는 종래 피엘씨(PLC)의 데이터 출력 회로 블럭도로서 이에 도시된 바와 같이, 중앙처리장치(10l)의 칩선택신호(CS)에 인에이블되어 리드신호(RD)에 상기 래치(1)의 출력(Vo)을 상기 중앙처리장치(101)에 출력하는 버퍼(2)로 구성된 것으로, 이와같은 종래회로의 동작과정을 제5도의 파형도를 참조하여 설명하면 다음과 같다
중앙처리장치(101)의 콘트롤 신호(CTL)에 입출력카드(102∼104)중 해당카드가 인에이블되면 상기 중앙처리장치(101)는 제5도 (a)와 같이 어드레스(Addr)를 발생시진 후 제5도 (b)와 같이 칩선택 선호(CS)를 저전위로 하여 래치(1)와 버퍼(2)를 인에이블상태가 되게 한다.
이때, 중앙처리장치(101)가 제5도 (c)와 같이 데이타(D0∼D7)를 출력함과 아울러 제5도 (d)와 같이 라이트 신호(WR)를 저전위로 한 후 칩선택 신호(CS)와 라이트 신호(WR)를 고전위로 하면 래치(1)에 데이타(D0∼D7)가 샘플링되어 의부기기에 출력되어진다.
그리고, 래치(1)가 데이타(D0∼D7)를 출력할 때 리드신호(RD)를 저전위로 하면 상기 래치(D의 출력(V0)이 버퍼(2)를 통해 궤환됨으로 중앙처리장치(1)는 출력 데이타(V0)를 점검하게 된다.
그러나, 이와같은 종래 회로는 래치(D가 데이타(D0∼D7)를 샘플링하여 출력할 때 어드레스(Addr), 콘트롤신호(CTL) 및 데이타(D0∼D7) 라인이 길수록 외부 노이즈에 많은 영향을 받음으로 불안정한 파형에 의해 오데이타가 출력되어 외부기기에 오동작을 유발시키는 문제점이 있었다.
본 고안은 이러한 종래의 문제점을 해결하기 위하여 출력단에 래치 영역을 부가함에 따라 출력데이타를 래치시킨 후 검증함에 의해 정상 데이타이면 부가된 래치영역을 통해 데이타를 출력시킴으로써 기기의 오동작을 방지하는 피엘씨(PLC)의 데이타 출력 회로를 안출한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
제3도는 본 고안 피엘씨(PLC)의 데이타 출력 회로의 브럭도로서 이에 도시한 바와 같이. 중앙처리장치(101)의 칩 선택 신호(CS1)에 인에이블되어 라이트 신호(WR)에 데이타(D0∼D7)를 샘플링하는 제1 래치(11)와, 상기 중앙처리장치(101)의 칩 선택신호(CS)에 인에이블되어 리드신호(RD)에 상기 제1래치(11)의 출력을 상기 중앙처리장치(101)로 궤환시키는 버퍼(12)와, 이 버퍼(12)의 출력을 검증한 상기 중앙처리장치(101)의 칩 선택 신호(CS2)에 인에이블되어 라이트 신호(WR)에 상기 제1래치(11)의 출력을 외부 기기에 출력하는 제2 래치(13)로 구성한 것으로, 이와같은 본 고안의 동작 및 작용 효과를 제4도의 신호 흐름도 및 제5도의 파형도를 참조하여 상세히 설명하면 다음과 같다.
중앙처리장치(101)의 콘트롤 신호(CTL)에 n개의 입출력 카드(102∼104)중 해당 카드가 인에이블되면 상기 중앙처리장치(101)는 어드레스(Addr)를 발생시킨 후 칩 선택 신호(CS1)를 저전위로 하여 제1 래치(11)와 버퍼(12)를 인에이블시킨다.
이때, 중앙처리장치(101)가 데이타(D0∼D7)를 출력함과 아울러 라이트신호(WR)를 저전위로 출력한 후 고전위로 하면 제I 래치(11)가 상기 데이타(D0∼D7)를 래치시키고 버퍼(12)가 상기 제1 래치(11)의 출력을 완충시켜 중앙처리장치(101)에 출력하게 된다.
이에 따라, 중앙처리장치(101)가 버퍼(12)에서 궤환된 데이타(D0∼D7)를 검증하여 정상적인 데이타임을 판별하면 칩 선택 신호(CS2)를 저전위로 하여 제2 래치(13)를 인에이블시키게 된다.
따라서, 제2래치(13)가 저전위인 라이트 신호(WR)가 고전위가 될 때 제1 래치(l1)의 출력을 래치시켜 의부기기에 정상적인 데이타를 출력하게 된다.
반대로 중앙처리장치(101)가 버퍼(12)에서 궤환된 데이타(D0∼D7)를 검증하여 비정상 데이타로 판별하면 칩 선택 신호(CS2)를 고전위로 유지하고 출력 데이타와 제1 래치(11)의 출력 데이타가 일치할 때까지 라이트동작과 비교 동작을 반복함으로써 에러가 발생된 제1 래치(11)의 출력 데이타가 외부 기기에 출력하는 것을 방지하게 된다.
상기와 같은 동작은 제4도에 도시한 신호 흐름도와 같다.
상기에서 상세히 설명한 바와 같이 본 고안은 출력 데이타를 궤환시켜 비교함에 따라 출력 데이타와 궤환 데이타가 일치하지 않으면 일치할 때까지 데이타의 출력을 제어함으로써 외부 버스 라인으로부터 혼입된 잠음을제거하여 외부 기기의 동작을 안정되게 보장할 수 있는 효과가 있다.

Claims (1)

  1. 중앙처리장치(101)의 칩 선택 신호(DS1)에 인에이블되어 라이트신호(WR)에 데이타(D0∼D7)를 샘플링하는 제1 래치(11)와, 상기 중앙처리장치(101)의 칩 선택 신호(CS1)에 인에이블되어 리드 신호(RD)에 상기 제1 래치(11)의 출력을 상기 중앙처리장치(101)로 궤환시키는 버퍼(12)와, 이 버퍼(12)의 출력을 검증한 상기 중앙처리장치(101)의 칩 선택신호(CS2)에 인에이블되어 라이트 신호(WR)에 상기 제1 래치(11)의 출력을 의부 기기에 출력하는 제2 래치(13)로 구성한 것을 특징으로 하는 피엘씨(PLC)의 데이타 출력 회로
KR2019930032038U 1993-12-29 1993-12-29 피엘씨(plc)의 데이타 출력 회로 KR950009872Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019930032038U KR950009872Y1 (ko) 1993-12-29 1993-12-29 피엘씨(plc)의 데이타 출력 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019930032038U KR950009872Y1 (ko) 1993-12-29 1993-12-29 피엘씨(plc)의 데이타 출력 회로

Publications (2)

Publication Number Publication Date
KR950020530U KR950020530U (ko) 1995-07-26
KR950009872Y1 true KR950009872Y1 (ko) 1995-11-23

Family

ID=19374967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019930032038U KR950009872Y1 (ko) 1993-12-29 1993-12-29 피엘씨(plc)의 데이타 출력 회로

Country Status (1)

Country Link
KR (1) KR950009872Y1 (ko)

Also Published As

Publication number Publication date
KR950020530U (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
KR900000048B1 (ko) Lsi 메모리회로
KR960008824B1 (en) Multi bit test circuit and method of semiconductor memory device
KR970017616A (ko) 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치
KR950015189B1 (ko) 광폭의 선입선출버퍼(fifo)의 에러검출장치
KR950009872Y1 (ko) 피엘씨(plc)의 데이타 출력 회로
KR950010141B1 (ko) 반도체 집적회로장치
US5450366A (en) IC memory card
US4733377A (en) Asynchronous semiconductor memory device
KR100263843B1 (ko) 반도체기억장치
KR950005516B1 (ko) 이중포트형 반도체 집적기억회로
KR100582358B1 (ko) 반도체 기억 소자의 온 다이 터미네이션 구동 회로 및 방법
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
KR920008446B1 (ko) 마이크로 프로세서
KR950008440B1 (ko) 비트 클리어 및 레지스터 초기화 기능을 갖는 반도체 기억 회로
KR0167690B1 (ko) 어드레스 교란을 제거한 반도체 메모리 장치
KR970004521B1 (ko) 컴퓨터 입출력(i/o)보드 제어장치
KR920702511A (ko) 레지스터회로
KR19990016994A (ko) 반도체 메모리장치
KR920003271B1 (ko) 마이컴의 제어에 의한 메모리 라이트 방지회로
KR960008250Y1 (ko) 제어기기의 데이타 입력/출력 제어회로
KR950014011B1 (ko) Plc의 출력 처리장치
RU1807522C (ru) Буферное запоминающее устройство
KR100338402B1 (ko) 기억장치및그제어방법
KR100247906B1 (ko) 반도체 메모리 장치의 데이타 처리방법 및 장치
KR950009237B1 (ko) 동기식 반도체 메모리 장치의 데이타 처리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080929

Year of fee payment: 14

EXPY Expiration of term