KR950014011B1 - Plc의 출력 처리장치 - Google Patents

Plc의 출력 처리장치 Download PDF

Info

Publication number
KR950014011B1
KR950014011B1 KR1019910003408A KR910003408A KR950014011B1 KR 950014011 B1 KR950014011 B1 KR 950014011B1 KR 1019910003408 A KR1019910003408 A KR 1019910003408A KR 910003408 A KR910003408 A KR 910003408A KR 950014011 B1 KR950014011 B1 KR 950014011B1
Authority
KR
South Korea
Prior art keywords
output
data
signal
latcher
comparator
Prior art date
Application number
KR1019910003408A
Other languages
English (en)
Other versions
KR920016920A (ko
Inventor
김종배
Original Assignee
금성기전주식회사
김회수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성기전주식회사, 김회수 filed Critical 금성기전주식회사
Priority to KR1019910003408A priority Critical patent/KR950014011B1/ko
Publication of KR920016920A publication Critical patent/KR920016920A/ko
Application granted granted Critical
Publication of KR950014011B1 publication Critical patent/KR950014011B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Communication Control (AREA)
  • Programmable Controllers (AREA)

Abstract

내용 없음.

Description

PLC의 출력 처리장치
제 1 도는 종래의 구성도.
제 2 도는 종래의 타이밍도.
제 3 도는 본 발명의 구성도.
제 4 도는 본 발명의 타이밍도.
* 도면의 주요부분에 대한 부호의 설명
1 : 래처 2 : 비교기
3 : 오아게이트 B1, B2: 버스
본 발명은 PLC(Programmale Logic Controller)의 출력처리장치에 관한 것으로, 특히 입출력 처리시 고 신뢰성을 구현할 수 있도록 한 것이다.
종래의 구성은 제 1 도에 나타낸 바와같이 출력할 데이터
Figure kpo00001
를 실은 데이터버스(B1)가 입력단자
Figure kpo00002
에 연결되고 라이트(Write)신호
Figure kpo00003
라인은 클럭단자(CK)에 연결되며 리셋트신호
Figure kpo00004
는 클리어단자(CLR)에 연결된 래처(Latcher)(1)로 이루어졌다.
제 1 도에서 출력단자(Q)에 연결된 출력버스(B2)는 현재 출력하고 있는(즉 래처에 래치되어 있는) 데이터
Figure kpo00005
를 외부로 출력하기 위한 것이다.
상기 구성에 따르면 데이터버스(B1)에 실린 출력할 데이터
Figure kpo00006
는 제 2 도의 타이밍도와 같이 라이트신호(WR)가 로우상태에서 하이상태로 전환되는 라이징 에지(rising edge)에서 래처(1)에 래치되고 출력단자(Q)와 출력버스(B2)에 의해 외부로 출력된다.
만약 라이트신호(WR)가 하이이거나 로우인 상태에서는 데이타
Figure kpo00007
가 래처(1)에 래치되지 못하고 출력버스(B+)를 통해서는 현재 래치되고 있는 데이터
Figure kpo00008
가 출력된다. 또한 리셋트신호
Figure kpo00009
가 로우상태로 되면 래치(1)는 현재 래치하고 있는 데이터
Figure kpo00010
를 클리어시키고 출력버스(B+)를 통해 0을 출력한다.
그러나 상기 종래기술은 출력한 데이터
Figure kpo00011
를 무조건 출력함으로써 라이트신호(WR)가 글리치(glitch) 등에 의해 원치않는 데이터를 출력할 수 있게되는 문제점이 있으며, 특히 현재 래치하고 있는 데이터
Figure kpo00012
와 출력할 데이터
Figure kpo00013
가 서로 같아도 출력하게 되는 문제점이 있었다.
본 발명은 상기 단점을 제거키 위한 것으로 고신뢰성이 요구되는 PLC의 채널노이즈 및 오출력을 방지할수 있는 PLC의 출력처리장치를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은 출력할 데이터가 실린 버스가 입력단자에 연결되고 리셋트신호 라인이 클리어단자에 연결되며 현재 래치된 데이터를 출력단자를 통해 출력시키는 래처에 있어서, 두입력단자를 통해 상기 출력할 데이터와 현재 래치된 데이터를 입력하여 그 결과에 따른 신호를 출력하는 비교기와, 상기 비교기의 출력신호와 라이트신호를 두입력신호로하고 출력측이 상기 래처의 클럭단자에 연결된 오아(OR)게이트를 포함하여 구성한다.
이를 첨부된 제 3 도를 참조하여 설명하면 출력할 데이타
Figure kpo00014
가 실린 데이터버스(B1)는 래처(1)의 입력단자
Figure kpo00015
와 비교기(2)의 입력단자(A0-A7)에 연결하고 현재 래처(1)에 래치되고 있는 데이터
Figure kpo00016
가 실린 버스(B2)는 비교기(2)의 입력단자
Figure kpo00017
에 연결하여 구성된 것이다.
또한 비교기(2)의 출력단자(C)를 라이트신호(WR) 라인과 함께 오아게이트(3)의 두입력단자에 연결하고 오아게이트(3)의 출력측은 래처(1)의 클럭단자(CK)에 연결하며 리셋트신호
Figure kpo00018
라인은 래처(1)의 클리어단자(CLR)에 연결하여 구성한 것이다.
상기 구성에 따르면 데이터
Figure kpo00019
가 데이터 버스(B1)에 실리면 비교기(2)는 그 데이터
Figure kpo00020
를 현재 래치되어 출력되는 데이터
Figure kpo00021
와 비교하여 그 결과를 신호
Figure kpo00022
로서 출력한다.
만약 데이터
Figure kpo00023
와 데이터
Figure kpo00024
의 값이 다르면 제 4 도 (a)와같이 비교기(2)의 출력신호
Figure kpo00025
는 하이상태에서 로우상태로 되고 같으면 제 4 도 (b)와같이 하이상태가 된다.
또한 상기 신호
Figure kpo00026
가 로우일때는 제 4 도 (a)와같이 라이트신호(WR)가 로우에서 하이상태로 되는 라이징 에지에서 래처(1)의 클럭신호로 작용하여 이때 데이터
Figure kpo00027
는 래처(1)에 래치되며 출력버스(B2)를 통해서는 래치된 데이터
Figure kpo00028
가 출력된다.
상기 비교기(2)의 신호
Figure kpo00029
가 하이일 경우에는 제 4 도 (b)와같이 라이트신호(WR)가 라이징되어도 데이터
Figure kpo00030
는 출력되지 않고 래처(1)는 이전의 데이터
Figure kpo00031
를 그대로 유지하게 된다.
또한 리셋트신호
Figure kpo00032
가 로우상태가 되면 현재 래치된 데이터
Figure kpo00033
를 클리어시켜 래처(1)는 0을 출력하게 된다.
이상과같이 본 발명에 의하면 비교기를 이용하여 현재 출력되는 래치된 데이터와 출력할 데이터를 비교함으로써 불필요한 데이터가 라이트됨을 방지하고, 상기 비교기의 비교결과 신호와 라이트신호를 래처의 출력 제어신호로 이용함으로써 종래기술과 같은 라이트신호의 글리치등에 의한 오출력을 방지하게 된다.
따라서 채널노이즈 및 신뢰성을 확보할 수 있게된다.

Claims (1)

  1. 출력할 데이터
    Figure kpo00034
    가 실린 버스(B1)가 입력단자
    Figure kpo00035
    에 연결되고 리셋트신호
    Figure kpo00036
    라인이 클리어단자(CLR)에 연결되며 현재 래치된 데이터
    Figure kpo00037
    를 출력단자를 통해 출력시키는 래처(1)에 있어서, 두입력단자를 통해 상기 출력할 데이터
    Figure kpo00038
    와 현재 래치된 데이터를 입력하여 그 결과에 따른 신호를 출력하는 비교기(2)와, 상기 비교기(2)의 출력신호와 라이트신호(WR)를 두입력 신호로하고 출력측이 상기 래처의 클럭단자에 연결된 오아(OR)게이트(3)를 포함하여 구성함을 특징으로 하는 PLC의 출력 처리장치.
KR1019910003408A 1991-02-28 1991-02-28 Plc의 출력 처리장치 KR950014011B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910003408A KR950014011B1 (ko) 1991-02-28 1991-02-28 Plc의 출력 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910003408A KR950014011B1 (ko) 1991-02-28 1991-02-28 Plc의 출력 처리장치

Publications (2)

Publication Number Publication Date
KR920016920A KR920016920A (ko) 1992-09-25
KR950014011B1 true KR950014011B1 (ko) 1995-11-20

Family

ID=19311721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003408A KR950014011B1 (ko) 1991-02-28 1991-02-28 Plc의 출력 처리장치

Country Status (1)

Country Link
KR (1) KR950014011B1 (ko)

Also Published As

Publication number Publication date
KR920016920A (ko) 1992-09-25

Similar Documents

Publication Publication Date Title
KR880000862A (ko) 데이터 전송회로
KR950014011B1 (ko) Plc의 출력 처리장치
US4282488A (en) Noise eliminator circuit
US3935476A (en) Combination output/input logic for integrated circuit
US8131882B2 (en) Method for input output expansion in an embedded system utilizing controlled transitions of first and second signals
US6205192B1 (en) Clock input control circuit
KR940003804B1 (ko) 잡음신호 제거회로
KR100200821B1 (ko) 인터럽트신호의 멀티플렉싱회로
KR960007955Y1 (ko) 피엘씨의 인터럽트 입력장치
KR940001047Y1 (ko) 디지탈 모듈의 입출력 듀티 감시장치
KR900002470Y1 (ko) 잡음 제거회로
KR900005895Y1 (ko) 실시간 데이터 인식회로
KR930004594Y1 (ko) 신호폭 검출 장치
KR920002666B1 (ko) 양방향 병렬포트
KR100487407B1 (ko) 디지탈출력보드고장안전회로
KR960039631A (ko) 논리회로의 글리치 제거장치
KR940001801Y1 (ko) 프로그래머블 로직 컨트롤러 입 · 출력카드용의 반전신호 발생회로
KR0168021B1 (ko) 다중 비트 버스상에서 독립적으로 발생되는 단안정 신호검출 및 전송회로
KR200142931Y1 (ko) 베이스 어드레스 자동 세팅 장치
KR920008260B1 (ko) 3-상태(tri-state) 방지용 논리회로
KR0140284B1 (ko) 버스포맷 디코딩회로
KR100338402B1 (ko) 기억장치및그제어방법
KR20000007158A (ko) 입/출력 버퍼의 글리치 제거회로
KR900003527Y1 (ko) 데이타 송수신 집적회로용 디엠에이회로
KR900003620Y1 (ko) 16비트 병렬 출력 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010927

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee