KR200142931Y1 - 베이스 어드레스 자동 세팅 장치 - Google Patents

베이스 어드레스 자동 세팅 장치 Download PDF

Info

Publication number
KR200142931Y1
KR200142931Y1 KR2019950010404U KR19950010404U KR200142931Y1 KR 200142931 Y1 KR200142931 Y1 KR 200142931Y1 KR 2019950010404 U KR2019950010404 U KR 2019950010404U KR 19950010404 U KR19950010404 U KR 19950010404U KR 200142931 Y1 KR200142931 Y1 KR 200142931Y1
Authority
KR
South Korea
Prior art keywords
address
base address
base
value
latch
Prior art date
Application number
KR2019950010404U
Other languages
English (en)
Other versions
KR960038391U (ko
Inventor
이영민
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR2019950010404U priority Critical patent/KR200142931Y1/ko
Publication of KR960038391U publication Critical patent/KR960038391U/ko
Application granted granted Critical
Publication of KR200142931Y1 publication Critical patent/KR200142931Y1/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/06Address interface arrangements, e.g. address buffers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646Configuration or reconfiguration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Debugging And Monitoring (AREA)

Abstract

본 고안은 베이스 어드레스 자동 세팅 장치에 관한 것으로, 특히 호스트 컴퓨터에 장착되는 장치들의 베이스 어드레스를 자동으로 세팅해 주는 장치에 관한 것이며, 임의로 제어 신호들을 논리 합하는 제1논리합 연산기와, 논리합 연산기에 의해 출력된 클럭에 의해 임의로 정해진 어드레스를 데이타 버스에서 데이타로 래치하기 위한 제1래치기로 이루어진 베이스 어드레스 발생부, 베이스 어드레스 발생부에 의해 발생한 임의로 정해진 어드레스와 기존에 이용되고 있는 어드레스를 비교하기 위한 비교기부, 비교기부에서 출력된 신호와 제어 신호들을 논리합하는 제2논리합 연산기와, 상기 논리합 연산기에서의 출력을 입력 클럭으로 하여 기본적으로 정해진 장치 아이디(ID) 값을 읽어 들여 데이타 버스로 실어주는 제2래치기로 이루어지는 아이디 값 읽기부로 구성되며 컴퓨터에 장착되는 장치들의 베이스 어드레스를 자동으로 알아내며, 또 베이스 어드레스의 세팅을 해줌으로서 외부 장치를 장착하는데 편리하게 할 수 있는 잇점이 있다.

Description

베이스 어드레스 자동 세팅 장치
제1도는 본 고안의 베이스 어드레스 자동 세팅 장치를 보인 블럭도.
* 도면의 주요부분에 대한 부호의 설명
102, 103 : OR 게이트 104, 304 : 래치
106, 108, 109 : 멀티플렉서 200 : 비교기
본 고안은 베이스 어드레스 자동 세팅 장치에 관한 것으로, 특히 호스트 컴퓨터에 장착되는 장치들의 베이스 어드레스를 자동으로 세팅해 주는 장치에 관한 것이다.
일반적으로 베이스 어드레스라고 하는 것은 그 자체가 실제 번지가 아니라 실제 번지를 계산하는데 필요한 기준이 되는 어드레스로서 따라서 컴퓨터에 장착되는 장치에는 베이스 어드레스가 지정되어 있다.
종래에는 호스트 컴퓨터에 장착되는 장치의 베이스 어드레스를 확인하는 한 방법으로서 딥 스위치(Dip Switch)를 이용하여 물리적으로 베이스 어드레스를 세팅하였다. 더구나 호스트 컴퓨터에서 사용치 않는 어드레스를 알아내기 위한 방법이 없어서 사용자가 직접 장치를 장착하여 에러 상태가 되는 지를 확인해 가면서 베이스 어드레스를 식별하는 문제점이 있었다.
따라서 본 고안의 목적은 외부 장치를 장착하는데 있어서 자동으로 사용할수 있는 베이스 어드레스를 확인하고, 세팅을 해주는 장치를 제공하는 데 있다.
상기의 목적을 달성하기 위한 본 고안에 의한 컴퓨터에 장착되는 장치들의 베이스 어드레스를 자동으로 세팅해 주는 장치에 있어서, 임의로 정해진 어드레스 제어 신호와 쓰기 제어 신호를 논리 합하는 제1논리합 연산기와, 상기 논리합 연산기에 의해 출력된 신호를 클럭으로 하여 데이타 버스에서 데이타를 래치하는 제1래치기로 이루어진 베이스 어드레스 발생부 ; 상기 베이스 어드레스 발생부에 의해 발생한 임으로 정해진 어드레스와 랜덤하게 발생한 어드레스를 비교해서 두개의 신호가 일치하면 로우 신호를 출력하기 위한 비교기부 ; 상기 비교기부에서 출력된 신호와 읽기 제어 신호 및 장치 아이디 어드레스 제어 신호들을 논리합하여 어드레스 값의 클럭을 발생하는 제2논리합 연산기와, 상기 논리합 연산기에서의 출력을 입력 클럭으로 하여 기본적으로 정해진 장치 아이디(ID) 값을 읽어 들여 데이타 버스로 실어주는 제2래치기로 이루어지는 아이디 값 읽기부를 포함하는 것을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 고안의 실시예를 상세히 설명한다.
제1도는 본 고안의 베이스 어드레스 자동 세팅 장치를 보이는 블럭도로서, 두개의 제어 입력(,)을 입력으로 한 제1오알(OR) 게이트(102)와 데이타 버스 라인을 입력으로 하는 제1래치기(104), 상기 제1래치기(104)의 출력과 전원(VCC)와 접지를 입력으로 하는 한개 이상의 멀티플렉서기(106, 108, 110)로 이루어진 베이스 어드레스 발생부 (100)와, 상기 멀티플렉서들의 출력과 어드레스 버스 라인을 각각 A, B로 입력받는 비교부(200), 및 상기 비교기(200)의 출력()과 두개의 제어 입력을 입력으로 하는 제2오알(OR) 게이트(302), 상기 제2오알(OR) 게이트(302)와 데이타 버스 라인을 입력으로 하는 제2래치기(304)로 이루어진 아이디 값 읽기부(300)로 구성된다.
이하, 본 고안의 동작예를 제1도를 참조하여 설명한다.
먼저 아이디 값(ID Value)은 제1도에서 제2래치기(304)에 연결된 전원(VCC)와 접지(GND)로서 장치가 내장되어 있는 장치의 인식 코드가 된다. 예를 들면 3C(0011, 1100), A5(1010 0101) 등으로 고정하여 사용된다. 베이스 어드레스 발생부(100)는 액티브 로우인 입출력 쓰기 제어와 액티브 로우인 임의로 정해진 입출력 어드레스 제어의 두 입력에 의해 논리합 연산을 행하는 오알(OR) 게이트기(102)를 두고 있다. 오알(OR) 게이트기(102)의 출력에는 임의로 정해진 입출력 어드레스가 출력된다. 이 출력된 어드레스가 역시 액티브 로우로 구동되는 제1 래치기(104)에 구동 클럭으로 입력된다. 이 구동 클럭에 의해 베이스 어드레스로 가능할 지도 모를 임의로 정한 어드레스는 데이타 버스를 통해 데이타를 래치하며 래치된 값 즉, 라이트(Write)된 임의로 정한 값은 계속 그 값을 유지한다. 멀티플렉서(106, 108, 110)들은 제1래치기(104)에서 출력된 어드레스 값에 충분한 구동 전류를 공급하기 위하여 전원(VCC)와 접지(GND)로 어드레스 값을 생성한다. 따라서 이 어드레스 값이 비교기(200)의 B부분에 항상 하드웨어적으로 세팅하게 된다. 임의로 세팅된 어드레스 값을 B로 입력하고, 어드레스 버스를 통해 소프트웨어적으로 A로 랜덤한 경우의 수를 입력하여 비교기(200)에서 A와 B가 같아질 때 출력()에 신호가 출력되며 여기서는 액티브 로우로 한다. 다음에는 아이디(ID) 값 리드부로 입력되며, 액티브 로우인 입출력 장치 아이디 어드레스제어신호와 액티브 로우인 입출력 리이드제어 신호와 비교기(200)에서의 출력 신호를 제2논리합 연산기(302)인 오알(OR) 게이트로 입력된다. 여기서, 비교기(200)에서 출력된 신호가 로우이면(비교기의 A와 B가 같을 때) 오알 게이트의 출력도 로우가 되어 액티브 로우 클럭으로 구동되는 제2래치기(304)를 동작시킨다. 기본적으로 고정된 아이디(ID) 값을 래치하여 그 값을 데이타 버스를 통해서 읽어보는 것으로서 기본적으로 고정된 아이디(ID) 값이 제대로 읽혀지면 현재 베이스 어드레스 발생부에서 세팅한 임의의 값이 호스트 시스템에서 사용하지 않는것이 된다. 이것에 의하여 호스트 컴퓨터에서 사용하지 않는 어드레스들을 알 수 있다. 호스트 컴퓨터에서 사용하지 않는 어드레스 중에서 가장 적당한 값이라고 생각하는 어드레스(IOADR1)를 제1래치(104)에 래치하면, 그것이 베이스 어드레스로 세팅된다.
상술한 바와 같이 본 고안에 의하면, 컴퓨터에 장착되는 장치들의 베이스 어드레스를 자동으로 알아내며, 또 베이스 어드레스의 세팅을 해줌으로서 외부 장치를 장착하는 데 편리하게 할 수 있는 잇점이 있다.

Claims (1)

  1. 컴퓨터에 장착되는 장치들의 베이스 어드레스를 자동으로 세팅해 주는 장치에 있어서, 임의의 베이스 어드레스로 간주되는 어드레스 값을 발생하는 베이스 어드레스 발생부 ; 상기 베이스 어드레스에서 발생된 어드레스값과 랜덤하게 발생하는 어드레스 값을 비교하는 비교부를 포함하며, 상기 비교부에서 양 어드레스가 일치할 때 상기 장치 ID 값이 읽혀지면 상기 베이스 어드레스 발생부의 어드레스값을 베이스 어드레스로 설정하는 것을 특징으로 하는 베이스 어드레스 자동 세팅장치.
KR2019950010404U 1995-05-16 1995-05-16 베이스 어드레스 자동 세팅 장치 KR200142931Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950010404U KR200142931Y1 (ko) 1995-05-16 1995-05-16 베이스 어드레스 자동 세팅 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950010404U KR200142931Y1 (ko) 1995-05-16 1995-05-16 베이스 어드레스 자동 세팅 장치

Publications (2)

Publication Number Publication Date
KR960038391U KR960038391U (ko) 1996-12-18
KR200142931Y1 true KR200142931Y1 (ko) 1999-06-01

Family

ID=19413307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950010404U KR200142931Y1 (ko) 1995-05-16 1995-05-16 베이스 어드레스 자동 세팅 장치

Country Status (1)

Country Link
KR (1) KR200142931Y1 (ko)

Also Published As

Publication number Publication date
KR960038391U (ko) 1996-12-18

Similar Documents

Publication Publication Date Title
US4916662A (en) IC card including high input voltage detection and suppression
US5073853A (en) Watchdog circuit for monitoring programs and detecting infinite loops using a changing multibit word for timer reset
EP0266837A2 (en) Data processing system including a watch-dog circuit
US6418501B1 (en) Memory card
US5166503A (en) IC memory card
KR0147703B1 (ko) 피씨아이 버스에서 플러그/플레이를 위한 배치회로
KR200142931Y1 (ko) 베이스 어드레스 자동 세팅 장치
EP0709785A2 (en) Internal state determining apparatus
US4219881A (en) Digital input control circuit
US5359719A (en) Address range setting method and apparatus for a computer expansion card
US5517613A (en) Environment sensing/control circuit
KR100401542B1 (ko) 피씨비(pcb) 테스트 장치
KR920003271B1 (ko) 마이컴의 제어에 의한 메모리 라이트 방지회로
KR100198670B1 (ko) 플러그 앤 플레이 시스템의 자동 제어 회로
JPH08167013A (ja) Icカード
KR970004521B1 (ko) 컴퓨터 입출력(i/o)보드 제어장치
EP0556138A1 (en) A bus for connecting extension cards to a data processing system and test method
JP3117984B2 (ja) 半導体不揮発性メモリ装置
KR930011390B1 (ko) 자동 전환장치의 어드레스 자동 리셋회로
JPH0520474A (ja) 1チツプマイクロコンピユータ
KR940003617B1 (ko) Emi발생 최소화용 키입력 방법 및 회로
JPH0683723A (ja) 非同期標準バス信号値トレース装置
JPS63197251A (ja) 情報処理装置
KR900006547B1 (ko) 컴퓨터용 메모리 구성장치
KR920020303A (ko) 데이타 처리 장치용 다기능 입출력 인터페이스 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20071221

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee