JPH08167013A - Ｉｃカード - Google Patents
ＩｃカードInfo
- Publication number
- JPH08167013A JPH08167013A JP6312130A JP31213094A JPH08167013A JP H08167013 A JPH08167013 A JP H08167013A JP 6312130 A JP6312130 A JP 6312130A JP 31213094 A JP31213094 A JP 31213094A JP H08167013 A JPH08167013 A JP H08167013A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- rom
- input
- external device
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 分解してＲＯＭを交換することなく、ＲＯＭ
の内容を容易に変更できるＩＣカードを提供する。 【構成】 プログラムが格納されるＲＯＭ４と、外部機
器との間で信号を入出力する入出力部１と、上記ＲＯＭ
４のプログラムに従い上記外部機器との間の入出力信号
を処理するコントローラ３と、通常の動作時に上記入出
力部１を上記コントローラ３に接続するとともに、上記
外部機器が上記ＲＯＭ４の内容を書き換えるときに上記
入出力部１を上記ＲＯＭ４に接続する制御ゲート２とを
備えた。
の内容を容易に変更できるＩＣカードを提供する。 【構成】 プログラムが格納されるＲＯＭ４と、外部機
器との間で信号を入出力する入出力部１と、上記ＲＯＭ
４のプログラムに従い上記外部機器との間の入出力信号
を処理するコントローラ３と、通常の動作時に上記入出
力部１を上記コントローラ３に接続するとともに、上記
外部機器が上記ＲＯＭ４の内容を書き換えるときに上記
入出力部１を上記ＲＯＭ４に接続する制御ゲート２とを
備えた。
Description
【０００１】
【産業上の利用分野】この発明は、ＲＯＭを備えるＩＣ
カードに関するものである。
カードに関するものである。
【０００２】
【従来の技術】パーソナルコンピュータなどの通信等を
行うために、ＬＡＮ等の通信機能を有するＩＣカードを
用いることがある。この種のＩＣカードは、通信のため
のコントローラ及びそのコントローラを制御するための
ＲＯＭを備える。
行うために、ＬＡＮ等の通信機能を有するＩＣカードを
用いることがある。この種のＩＣカードは、通信のため
のコントローラ及びそのコントローラを制御するための
ＲＯＭを備える。
【０００３】
【発明が解決しようとする課題】従来のこの種のＩＣカ
ードにおいて、コントローラを制御するためのＲＯＭの
内容（ファームウエア）を変更する必要が生じることが
ある。このようなとき、コントローラ自身にＲＯＭの内
容を書き換える機能がない場合には、ＩＣカードを分解
してＲＯＭを交換しなければならかった。したがって、
ファームウエアをバージョンアップするたびにＩＣカー
ドを解体しなければならないという問題があった。
ードにおいて、コントローラを制御するためのＲＯＭの
内容（ファームウエア）を変更する必要が生じることが
ある。このようなとき、コントローラ自身にＲＯＭの内
容を書き換える機能がない場合には、ＩＣカードを分解
してＲＯＭを交換しなければならかった。したがって、
ファームウエアをバージョンアップするたびにＩＣカー
ドを解体しなければならないという問題があった。
【０００４】この発明は、このような問題を解決するた
めになされたもので、コントローラ自身にＲＯＭの内容
を書き換える機能がない場合において、ＲＯＭの内容を
変更する必要があるときでもＩＣカードを分解してＲＯ
Ｍを交換することなく、ＲＯＭの内容を容易に変更でき
るＩＣカードを提供することを目的とする。
めになされたもので、コントローラ自身にＲＯＭの内容
を書き換える機能がない場合において、ＲＯＭの内容を
変更する必要があるときでもＩＣカードを分解してＲＯ
Ｍを交換することなく、ＲＯＭの内容を容易に変更でき
るＩＣカードを提供することを目的とする。
【０００５】
【課題を解決するための手段】請求項１に係るＩＣカー
ドは、プログラムが格納されるメモリと、外部機器との
間で信号を入出力する入出力部と、上記メモリのプログ
ラムに従い上記外部機器との間の入出力信号を処理する
処理部と、通常の動作時に上記入出力部を上記処理部に
接続するとともに、上記外部機器が上記メモリの内容を
書き換えるときに上記入出力部を上記メモリに接続する
接続制御部とを備えたものである。
ドは、プログラムが格納されるメモリと、外部機器との
間で信号を入出力する入出力部と、上記メモリのプログ
ラムに従い上記外部機器との間の入出力信号を処理する
処理部と、通常の動作時に上記入出力部を上記処理部に
接続するとともに、上記外部機器が上記メモリの内容を
書き換えるときに上記入出力部を上記メモリに接続する
接続制御部とを備えたものである。
【０００６】請求項２に係るＩＣカードは、上記外部機
器からの入力信号を格納するレジスタを備え、上記接続
制御部は、予め定められた信号が上記レジスタに格納さ
れたときに接続の切り換えを行うことを特徴とするもの
である。
器からの入力信号を格納するレジスタを備え、上記接続
制御部は、予め定められた信号が上記レジスタに格納さ
れたときに接続の切り換えを行うことを特徴とするもの
である。
【０００７】請求項３に係るＩＣカードは、上記外部機
器からの入力信号のレベルを検出する検出器を備え、上
記接続制御部は、上記検出器が検出したレベルが予め定
められたレベルを越えたときに接続の切り換えを行うこ
とを特徴とするものである。
器からの入力信号のレベルを検出する検出器を備え、上
記接続制御部は、上記検出器が検出したレベルが予め定
められたレベルを越えたときに接続の切り換えを行うこ
とを特徴とするものである。
【０００８】
【作用】請求項１の発明においては、メモリがプログラ
ムが格納し、入出力部が外部機器との間で信号を入出力
し、処理部が上記メモリのプログラムに従い上記外部機
器との間の入出力信号を処理し、接続制御部が通常の動
作時に上記入出力部を上記処理部に接続するとともに、
上記外部機器が上記メモリの内容を書き換えるときに上
記入出力部を上記メモリに接続する。
ムが格納し、入出力部が外部機器との間で信号を入出力
し、処理部が上記メモリのプログラムに従い上記外部機
器との間の入出力信号を処理し、接続制御部が通常の動
作時に上記入出力部を上記処理部に接続するとともに、
上記外部機器が上記メモリの内容を書き換えるときに上
記入出力部を上記メモリに接続する。
【０００９】請求項２の発明においては、上記接続制御
部は、予め定められた信号が上記レジスタに格納された
ときに接続の切り換えを行う。
部は、予め定められた信号が上記レジスタに格納された
ときに接続の切り換えを行う。
【００１０】請求項３の発明においては、上記接続制御
部は、上記検出器が検出したレベルが予め定められたレ
ベルを越えたときに接続の切り換えを行う。
部は、上記検出器が検出したレベルが予め定められたレ
ベルを越えたときに接続の切り換えを行う。
【００１１】
実施例１．この発明の一実施例を図について説明する。
図１は、この実施例１によるＩＣカードの構成図であ
る。同図に示されるように、ＩＣカード１０は、外部機
器１１と必要な信号（アドレス信号、データ信号、制御
信号等）を入出力するためのコネクタ１、コネクタ１に
接続され、これら必要な信号を通常の動作時に使用され
るバス（アドレスバス１、データバス１）又はＲＯＭを
書き換えるときに使用されるバス（アドレスバス２、デ
ータバス２）のいずれかに接続する制御ゲート２、アド
レスバス１、データバス１に接続されて通信制御を行う
コントローラ３、コントローラ３の動作に必要なプログ
ラムが格納されているＲＯＭ４及びこのＩＣカードの属
性情報が格納されているアトリビュートメモリ５からな
る。ＲＯＭ４はアドレスバス２及びデータバス２に接続
されているとともに、コントローラ３のアドレスバス
（ＺＡ1〜ＺＡ4）及びデータバス（ＺＤ1〜ＺＤ4）に接
続されている。また、外部機器１１はパソコン等の機器
である。なお、説明の便宜上、図１はアドレス信号、デ
ータ信号のいずれもが４ビットの場合を示しているが、
他のビット数の場合にもこの実施例１は適用できる。
図１は、この実施例１によるＩＣカードの構成図であ
る。同図に示されるように、ＩＣカード１０は、外部機
器１１と必要な信号（アドレス信号、データ信号、制御
信号等）を入出力するためのコネクタ１、コネクタ１に
接続され、これら必要な信号を通常の動作時に使用され
るバス（アドレスバス１、データバス１）又はＲＯＭを
書き換えるときに使用されるバス（アドレスバス２、デ
ータバス２）のいずれかに接続する制御ゲート２、アド
レスバス１、データバス１に接続されて通信制御を行う
コントローラ３、コントローラ３の動作に必要なプログ
ラムが格納されているＲＯＭ４及びこのＩＣカードの属
性情報が格納されているアトリビュートメモリ５からな
る。ＲＯＭ４はアドレスバス２及びデータバス２に接続
されているとともに、コントローラ３のアドレスバス
（ＺＡ1〜ＺＡ4）及びデータバス（ＺＤ1〜ＺＤ4）に接
続されている。また、外部機器１１はパソコン等の機器
である。なお、説明の便宜上、図１はアドレス信号、デ
ータ信号のいずれもが４ビットの場合を示しているが、
他のビット数の場合にもこの実施例１は適用できる。
【００１２】また、図２は、制御ゲート２の内部の詳細
図であり、同図はアドレスバスの切換をするための構成
部分を示している。同図において、インバータ２００は
コネクタ１から制御信号（セレクト信号）／Ｓを受け、
これを反転する。バッファ２０１〜２０４はインバータ
２００の出力信号に基づきアドレス信号Ａ1〜Ａ4をアド
レスバス１（ＹＡ1〜ＹＡ4）に出力する。バッファ２１
１〜２１４はコネクタ１からの制御信号／Ｓに基づきア
ドレス信号Ａ1〜Ａ4をアドレスバス２（ＹＢ1〜ＹＢ4）
に出力する。これらバッファがアクティブでないとき
は、その出力はハイインピーダンス（Ｈｉ−Ｚ）状態に
なっている。図３は、図２に示される回路の真理値表で
ある。
図であり、同図はアドレスバスの切換をするための構成
部分を示している。同図において、インバータ２００は
コネクタ１から制御信号（セレクト信号）／Ｓを受け、
これを反転する。バッファ２０１〜２０４はインバータ
２００の出力信号に基づきアドレス信号Ａ1〜Ａ4をアド
レスバス１（ＹＡ1〜ＹＡ4）に出力する。バッファ２１
１〜２１４はコネクタ１からの制御信号／Ｓに基づきア
ドレス信号Ａ1〜Ａ4をアドレスバス２（ＹＢ1〜ＹＢ4）
に出力する。これらバッファがアクティブでないとき
は、その出力はハイインピーダンス（Ｈｉ−Ｚ）状態に
なっている。図３は、図２に示される回路の真理値表で
ある。
【００１３】また、図４は、同じく制御ゲート２の内部
の詳細図であり、同図はデータバスの切換をするための
構成部分を示している。同図において、インバータ２２
０はコネクタ１から制御信号／Ｓを受け、これを反転す
る。ゲート２２１、２２２は制御信号／Ｓ及び制御信号
（ゲート信号）Ｇを受けてデータバスＤ1〜Ｄ4とデータ
バス１（ＹＤ1〜ＹＤ4）との接続を制御する。ゲート２
２３、２２４はインバータ２２０の出力信号及び制御信
号（ゲート信号）Ｇを受けてデータバスＤ1〜Ｄ4とデー
タバス２（ＹＥ1〜ＹＥ4）との接続を制御する。バッフ
ァ２３１〜２３４はゲート２２１の出力信号に基づきデ
ータ信号Ｄ1〜Ｄ4をデータバス１（ＹＤ1〜ＹＤ4）に出
力する。バッファ２３５〜２３８はゲート２２２の出力
信号に基づきデータバス１の信号ＹＤ1〜ＹＤ4をデータ
バス（Ｄ1〜Ｄ4）に出力する。バッファ２４１〜２４４
はゲート２２３の出力信号に基づきデータ信号Ｄ1〜Ｄ4
をデータバス２（ＹＥ1〜ＹＥ4）に出力する。バッファ
２４５〜２４８はゲート２２４の出力信号に基づきデー
タバス２の信号ＹＥ1〜ＹＥ4をデータバス（Ｄ1〜Ｄ4）
に出力する。図５は、図４に示される回路の真理値表で
ある。
の詳細図であり、同図はデータバスの切換をするための
構成部分を示している。同図において、インバータ２２
０はコネクタ１から制御信号／Ｓを受け、これを反転す
る。ゲート２２１、２２２は制御信号／Ｓ及び制御信号
（ゲート信号）Ｇを受けてデータバスＤ1〜Ｄ4とデータ
バス１（ＹＤ1〜ＹＤ4）との接続を制御する。ゲート２
２３、２２４はインバータ２２０の出力信号及び制御信
号（ゲート信号）Ｇを受けてデータバスＤ1〜Ｄ4とデー
タバス２（ＹＥ1〜ＹＥ4）との接続を制御する。バッフ
ァ２３１〜２３４はゲート２２１の出力信号に基づきデ
ータ信号Ｄ1〜Ｄ4をデータバス１（ＹＤ1〜ＹＤ4）に出
力する。バッファ２３５〜２３８はゲート２２２の出力
信号に基づきデータバス１の信号ＹＤ1〜ＹＤ4をデータ
バス（Ｄ1〜Ｄ4）に出力する。バッファ２４１〜２４４
はゲート２２３の出力信号に基づきデータ信号Ｄ1〜Ｄ4
をデータバス２（ＹＥ1〜ＹＥ4）に出力する。バッファ
２４５〜２４８はゲート２２４の出力信号に基づきデー
タバス２の信号ＹＥ1〜ＹＥ4をデータバス（Ｄ1〜Ｄ4）
に出力する。図５は、図４に示される回路の真理値表で
ある。
【００１４】次にこの実施例１の動作について、図６及
び図７に示される説明図を用いて説明する。ＩＣカード
１０が外部機器１１と接続されると、まず、外部機器１
１はＩＣカード１０のアトリビュートメモリ５から必要
なデータを読み出し、初期設定等を行う。
び図７に示される説明図を用いて説明する。ＩＣカード
１０が外部機器１１と接続されると、まず、外部機器１
１はＩＣカード１０のアトリビュートメモリ５から必要
なデータを読み出し、初期設定等を行う。
【００１５】通常の動作時において、制御信号ＧはＬレ
ベルである。このことにより、図３及び図５に示される
ように、アドレスバス及びデータバスはそれぞれアドレ
スバス１及びデータバス１に接続される。このとき、他
のアドレスバス２及びデータバス２はハイインピーダン
ス（Ｚ）状態である。したがって、ＲＯＭ４はコントロ
ーラ３のアドレスバス（ＺＡ1〜ＺＡ4）及びデータバス
（ＺＤ1〜ＺＤ4）に接続されることになる。なお、デー
タバスにおけるデータ入出力の方向は制御信号Ｇにより
制御される。このときの真理値表は図５に示されてい
る。
ベルである。このことにより、図３及び図５に示される
ように、アドレスバス及びデータバスはそれぞれアドレ
スバス１及びデータバス１に接続される。このとき、他
のアドレスバス２及びデータバス２はハイインピーダン
ス（Ｚ）状態である。したがって、ＲＯＭ４はコントロ
ーラ３のアドレスバス（ＺＡ1〜ＺＡ4）及びデータバス
（ＺＤ1〜ＺＤ4）に接続されることになる。なお、デー
タバスにおけるデータ入出力の方向は制御信号Ｇにより
制御される。このときの真理値表は図５に示されてい
る。
【００１６】このときの状態を模式的に表したものが図
６である。同図において、実線が実際に接続されている
バスを示し、点線が接続状態にないバス（すなわちバス
２）を示す。また、図中のＣＯＮＴは制御信号／Ｓ及び
Ｇを意味する。図６からわかるように、コントローラ３
はＲＯＭ４に格納されているプログラムに基づき動作
し、コネクタ１及び制御ゲート２を介して入力されたデ
ータを外部に送信するとともに、外部から受信したデー
タをコネクタ１及び制御ゲート２を介して外部機器１１
に対し出力する。
６である。同図において、実線が実際に接続されている
バスを示し、点線が接続状態にないバス（すなわちバス
２）を示す。また、図中のＣＯＮＴは制御信号／Ｓ及び
Ｇを意味する。図６からわかるように、コントローラ３
はＲＯＭ４に格納されているプログラムに基づき動作
し、コネクタ１及び制御ゲート２を介して入力されたデ
ータを外部に送信するとともに、外部から受信したデー
タをコネクタ１及び制御ゲート２を介して外部機器１１
に対し出力する。
【００１７】次にＲＯＭ４の内容を書き換えるときの動
作について説明する。ＲＯＭ４の書き換え（アクセス）
が必要な場合には、制御信号ＧはＨレベルになる。この
ことにより、図３及び図５に示されるように、アドレス
バス及びデータバスはそれぞれアドレスバス２及びデー
タバス２に接続される。このとき、他のアドレスバス１
及びデータバス１はハイインピーダンス（Ｚ）状態であ
る。したがって、ＲＯＭ４は制御ゲート２のアドレスバ
ス（ＹＢ1〜ＹＢ4）及びデータバス（ＹＥ1〜ＹＥ4）に
接続されることになる。なお、データバスにおけるデー
タ入出力の方向は、同様に、制御信号Ｇにより制御され
る。
作について説明する。ＲＯＭ４の書き換え（アクセス）
が必要な場合には、制御信号ＧはＨレベルになる。この
ことにより、図３及び図５に示されるように、アドレス
バス及びデータバスはそれぞれアドレスバス２及びデー
タバス２に接続される。このとき、他のアドレスバス１
及びデータバス１はハイインピーダンス（Ｚ）状態であ
る。したがって、ＲＯＭ４は制御ゲート２のアドレスバ
ス（ＹＢ1〜ＹＢ4）及びデータバス（ＹＥ1〜ＹＥ4）に
接続されることになる。なお、データバスにおけるデー
タ入出力の方向は、同様に、制御信号Ｇにより制御され
る。
【００１８】このときの状態を模式的に表したものが図
７である。図６の場合と同様に、実線が実際に接続され
ているバスを示し、点線が接続状態にないバス（すなわ
ちバス１及びコントローラ３のアドレスバス（ＺＡ1〜
ＺＡ4）、データバス（ＺＤ1〜ＺＤ4）を示す。図７か
らわかるように、コントローラ３はＲＯＭ４と切り離さ
れる。つまり、外部機器１１は、コネクタ１及び制御ゲ
ート２を介してＲＯＭ４を直接アクセスすることができ
る。ＲＯＭ４は、例えばＥＥＰＲＯＭ、フラッシュメモ
リのように電気的にデータを消去できるから、外部機器
１１はＲＯＭ４をアクセスしてその内容を直接書き換え
ることができる。
７である。図６の場合と同様に、実線が実際に接続され
ているバスを示し、点線が接続状態にないバス（すなわ
ちバス１及びコントローラ３のアドレスバス（ＺＡ1〜
ＺＡ4）、データバス（ＺＤ1〜ＺＤ4）を示す。図７か
らわかるように、コントローラ３はＲＯＭ４と切り離さ
れる。つまり、外部機器１１は、コネクタ１及び制御ゲ
ート２を介してＲＯＭ４を直接アクセスすることができ
る。ＲＯＭ４は、例えばＥＥＰＲＯＭ、フラッシュメモ
リのように電気的にデータを消去できるから、外部機器
１１はＲＯＭ４をアクセスしてその内容を直接書き換え
ることができる。
【００１９】以上のように、この実施例１によれば、外
部機器がＩＣカードに内蔵されるＲＯＭを直接アクセス
することができてＲＯＭの内容を変更できるので、ＩＣ
カード自身にＲＯＭの内容を書き換える機能がない場合
においても、ＩＣカードを分解してＲＯＭを交換するこ
となく、ＲＯＭの内容を容易に変更できる。
部機器がＩＣカードに内蔵されるＲＯＭを直接アクセス
することができてＲＯＭの内容を変更できるので、ＩＣ
カード自身にＲＯＭの内容を書き換える機能がない場合
においても、ＩＣカードを分解してＲＯＭを交換するこ
となく、ＲＯＭの内容を容易に変更できる。
【００２０】実施例２．実施例１において、コネクタ１
を介して外部機器１１から入力される制御信号に基づ
き、制御ゲート２の切換がなされた。しかし、コネクタ
１のピン数が制限され、制御信号を追加することができ
ない場合がある。また、ＩＣカードの規格により制御信
号を追加することができない場合もある。このような場
合、さらにレジスタを備え、切り換えのための特定のコ
ードのデータを受信したときに制御ゲートを切り換える
ようにしてもよい。
を介して外部機器１１から入力される制御信号に基づ
き、制御ゲート２の切換がなされた。しかし、コネクタ
１のピン数が制限され、制御信号を追加することができ
ない場合がある。また、ＩＣカードの規格により制御信
号を追加することができない場合もある。このような場
合、さらにレジスタを備え、切り換えのための特定のコ
ードのデータを受信したときに制御ゲートを切り換える
ようにしてもよい。
【００２１】この実施例２によるＩＣカードの構成を図
８に示す。同図において、レジスタ６はコネクタ１から
アドレス信号及びデータ信号を受けてデータを保持する
とともに、予め定められている特定のコードを保持した
ときにこれを検出し、制御ゲート２に対してバスの切換
信号を出力する。すなわち、外部機器１１がＲＯＭ４の
内容を書き換えるときは、所定のデータをレジスタ６に
保持させるように、外部機器１１は所定のアドレス信号
及びデータ信号を出力する。レジスタ６はこのデータを
保持し、特定のコードと一致するかどうか調べる。一致
したときは、レジスタ６は制御ゲート２に対し切換信号
を出力する。これにより図１のアドレスバス２及びデー
タバス２が有効になり、外部機器１１はＲＯＭ４を直接
アクセスすることができる。
８に示す。同図において、レジスタ６はコネクタ１から
アドレス信号及びデータ信号を受けてデータを保持する
とともに、予め定められている特定のコードを保持した
ときにこれを検出し、制御ゲート２に対してバスの切換
信号を出力する。すなわち、外部機器１１がＲＯＭ４の
内容を書き換えるときは、所定のデータをレジスタ６に
保持させるように、外部機器１１は所定のアドレス信号
及びデータ信号を出力する。レジスタ６はこのデータを
保持し、特定のコードと一致するかどうか調べる。一致
したときは、レジスタ６は制御ゲート２に対し切換信号
を出力する。これにより図１のアドレスバス２及びデー
タバス２が有効になり、外部機器１１はＲＯＭ４を直接
アクセスすることができる。
【００２２】以上のように、この実施例２によれば、レ
ジスタを備え、切り換えのための特定のコードのデータ
を受信したときに制御ゲートを切り換えるようにしたの
で、制御信号を追加できない場合でも制御ゲートを切り
換え、ＲＯＭの内容を容易に変更できる。
ジスタを備え、切り換えのための特定のコードのデータ
を受信したときに制御ゲートを切り換えるようにしたの
で、制御信号を追加できない場合でも制御ゲートを切り
換え、ＲＯＭの内容を容易に変更できる。
【００２３】実施例３．なお、上記実施例２におけるレ
ジスタの代わりに電圧検出回路を設け、外部から入力さ
れる信号の電圧レベルを監視することにより制御ゲート
を切り換えるようにしてもよい。
ジスタの代わりに電圧検出回路を設け、外部から入力さ
れる信号の電圧レベルを監視することにより制御ゲート
を切り換えるようにしてもよい。
【００２４】この実施例３によるＩＣカードの構成を図
９に示す。同図において、電圧検出回路７はコネクタ１
から所定の信号（例えばＶＰＰ信号）を受けてこの信号
のレベルを検出し、予め定められている所定のレベルを
越えたときに、制御ゲート２に対してバスの切換信号を
出力する。電圧検出回路７は、直列に接続された抵抗７
１とゼナーダイオード７２とからなる。抵抗７１の一端
はコネクタ１のひとつの端子（ＶＰＰ信号）に接続さ
れ、一方、ゼナーダイオード７２のアノードは接地され
ている。そして、電圧検出回路７の出力端子は抵抗７１
とゼナーダイオード７２との接続点である。
９に示す。同図において、電圧検出回路７はコネクタ１
から所定の信号（例えばＶＰＰ信号）を受けてこの信号
のレベルを検出し、予め定められている所定のレベルを
越えたときに、制御ゲート２に対してバスの切換信号を
出力する。電圧検出回路７は、直列に接続された抵抗７
１とゼナーダイオード７２とからなる。抵抗７１の一端
はコネクタ１のひとつの端子（ＶＰＰ信号）に接続さ
れ、一方、ゼナーダイオード７２のアノードは接地され
ている。そして、電圧検出回路７の出力端子は抵抗７１
とゼナーダイオード７２との接続点である。
【００２５】外部機器１１がＲＯＭ４の内容を書き換え
るときは、電圧検出回路７が制御ゲート２に対しバスの
切換信号を出力するように、外部機器１１は所定のレベ
ル以上のＶＰＰ信号を出力する。ＲＯＭ４に対してデー
タを書き込むときは、一般的に、ＲＯＭ４に１２ＶのＶ
ＰＰ電圧を印加する必要がある。そこで、１２ＶのＶＰ
Ｐ信号が印加されたときに、電圧検出回路７が制御ゲー
ト２を切り換えるようにする必要がある。
るときは、電圧検出回路７が制御ゲート２に対しバスの
切換信号を出力するように、外部機器１１は所定のレベ
ル以上のＶＰＰ信号を出力する。ＲＯＭ４に対してデー
タを書き込むときは、一般的に、ＲＯＭ４に１２ＶのＶ
ＰＰ電圧を印加する必要がある。そこで、１２ＶのＶＰ
Ｐ信号が印加されたときに、電圧検出回路７が制御ゲー
ト２を切り換えるようにする必要がある。
【００２６】電圧検出回路７において、ＶＰＰ信号のレ
ベルが１２Ｖのとき、ゼナーダイオード７２が導通状態
になる。したがって、電圧検出回路７はこのときＬレベ
ル信号（接地信号）を出力する。このことにより図１の
アドレスバス２及びデータバス２が有効になり、外部機
器１１はＲＯＭ４を直接アクセスできる。一方、通常の
動作状態においてＶＰＰ信号のレベルは５Ｖであるか
ら、ゼナーダイオード７は導通状態にならない。このと
き電圧検出回路７はＨレベル信号を出力する。そして、
図１のアドレスバス１及びデータバス１が有効になり、
コントローラ３がＲＯＭ４をアクセスする。
ベルが１２Ｖのとき、ゼナーダイオード７２が導通状態
になる。したがって、電圧検出回路７はこのときＬレベ
ル信号（接地信号）を出力する。このことにより図１の
アドレスバス２及びデータバス２が有効になり、外部機
器１１はＲＯＭ４を直接アクセスできる。一方、通常の
動作状態においてＶＰＰ信号のレベルは５Ｖであるか
ら、ゼナーダイオード７は導通状態にならない。このと
き電圧検出回路７はＨレベル信号を出力する。そして、
図１のアドレスバス１及びデータバス１が有効になり、
コントローラ３がＲＯＭ４をアクセスする。
【００２７】この実施例３によれば、電圧検出回路を備
え、所定のレベルの信号を受信したときに制御ゲートを
切り換えるようにしたので、制御信号を追加できない場
合でも制御ゲートを切り換え、ＲＯＭの内容を容易に変
更できる。また、レジスタを用いないので、何等かの原
因でレジスタが誤動作し外部機器からの書き込みが可能
な状態になることがない。したがって信頼性が向上す
る。
え、所定のレベルの信号を受信したときに制御ゲートを
切り換えるようにしたので、制御信号を追加できない場
合でも制御ゲートを切り換え、ＲＯＭの内容を容易に変
更できる。また、レジスタを用いないので、何等かの原
因でレジスタが誤動作し外部機器からの書き込みが可能
な状態になることがない。したがって信頼性が向上す
る。
【００２８】なお、実施例２のレジスタと実施例３の電
圧検出器とを組み合わせて、両者の出力の論理和により
制御ゲート１１を切り換えるようにしてもよい。この場
合、レジスタに特定のコードのデータが保持され、か
つ、所定のレベル以上の電圧が印加されたときのみ制御
ゲートが切り換えられ、外部機器がＲＯＭを書き換える
ことができるように構成できる。したがって、誤動作は
ほとんど発生しないから信頼性は極めて高くなる。
圧検出器とを組み合わせて、両者の出力の論理和により
制御ゲート１１を切り換えるようにしてもよい。この場
合、レジスタに特定のコードのデータが保持され、か
つ、所定のレベル以上の電圧が印加されたときのみ制御
ゲートが切り換えられ、外部機器がＲＯＭを書き換える
ことができるように構成できる。したがって、誤動作は
ほとんど発生しないから信頼性は極めて高くなる。
【００２９】
【発明の効果】以上のように、請求項１に係る発明によ
れば、プログラムが格納されるメモリと、外部機器との
間で信号を入出力する入出力部と、上記メモリのプログ
ラムに従い上記外部機器との間の入出力信号を処理する
処理部と、通常の動作時に上記入出力部を上記処理部に
接続するとともに、上記外部機器が上記メモリの内容を
書き換えるときに上記入出力部を上記メモリに接続する
接続制御部とを備えたので、ＩＣカード自身にメモリの
内容を書き換える機能がない場合においても、ＩＣカー
ドを分解してメモリを交換することなく、メモリの内容
を容易に変更できる。
れば、プログラムが格納されるメモリと、外部機器との
間で信号を入出力する入出力部と、上記メモリのプログ
ラムに従い上記外部機器との間の入出力信号を処理する
処理部と、通常の動作時に上記入出力部を上記処理部に
接続するとともに、上記外部機器が上記メモリの内容を
書き換えるときに上記入出力部を上記メモリに接続する
接続制御部とを備えたので、ＩＣカード自身にメモリの
内容を書き換える機能がない場合においても、ＩＣカー
ドを分解してメモリを交換することなく、メモリの内容
を容易に変更できる。
【００３０】また、請求項２に係る発明によれば、上記
外部機器からの入力信号を格納するレジスタを備え、上
記接続制御部は、予め定められた信号が上記レジスタに
格納されたときに接続の切り換えを行うので、ＩＣカー
ドの入出力部に制御信号を追加できない場合でも、制御
ゲートを切り換えてメモリの内容を容易に変更できる。
外部機器からの入力信号を格納するレジスタを備え、上
記接続制御部は、予め定められた信号が上記レジスタに
格納されたときに接続の切り換えを行うので、ＩＣカー
ドの入出力部に制御信号を追加できない場合でも、制御
ゲートを切り換えてメモリの内容を容易に変更できる。
【００３１】また、請求項３に係る発明によれば、上記
外部機器からの入力信号のレベルを検出する検出器を備
え、上記接続制御部は、上記検出器が検出したレベルが
予め定められたレベルを越えたときに接続の切り換えを
行うので、ＩＣカードの入出力部に制御信号を追加でき
ない場合でも、制御ゲートを切り換えてメモリの内容を
容易に変更できる。さらに、レジスタを用いないので、
何等かの原因でレジスタが誤動作し外部機器からの書き
込みが可能な状態になることがない。したがって信頼性
が向上する。
外部機器からの入力信号のレベルを検出する検出器を備
え、上記接続制御部は、上記検出器が検出したレベルが
予め定められたレベルを越えたときに接続の切り換えを
行うので、ＩＣカードの入出力部に制御信号を追加でき
ない場合でも、制御ゲートを切り換えてメモリの内容を
容易に変更できる。さらに、レジスタを用いないので、
何等かの原因でレジスタが誤動作し外部機器からの書き
込みが可能な状態になることがない。したがって信頼性
が向上する。
【図１】 この発明の実施例１に係るＩＣカードの構成
図である。
図である。
【図２】 この発明の実施例１の制御ゲートのアドレス
バス切換部である。
バス切換部である。
【図３】 図２のアドレスバス切換部の真理値表であ
る。
る。
【図４】 この発明の実施例１の制御ゲートのデータバ
ス切換部である。
ス切換部である。
【図５】 図４のデータバス切換部の真理値表である。
【図６】 この発明の実施例１に係るＩＣカードの動作
説明図である。
説明図である。
【図７】 この発明の実施例１に係るＩＣカードの動作
説明図である。
説明図である。
【図８】 この発明の実施例２に係るＩＣカードの構成
図である。
図である。
【図９】 この発明の実施例３に係るＩＣカードの構成
図である。
図である。
１ コネクタ、２ 制御ゲート、３ コントローラ、４
ＲＯＭ、５ アトリビュートメモリ、６ レジスタ、
７ 電圧検出回路、１０ ＩＣカード。
ＲＯＭ、５ アトリビュートメモリ、６ レジスタ、
７ 電圧検出回路、１０ ＩＣカード。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年３月２９日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】 図２のアドレスバス切換部の真理値図表であ
る。
る。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】 図４のデータバス切換部の真理値図表であ
る。 ─────────────────────────────────────────────────────
る。 ─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成７年４月１０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 この発明の実施例１に係るＩＣカードの構成
図である。
図である。
【図２】 この発明の実施例１の制御ゲートのアドレス
バス切換部を示す構成図である。
バス切換部を示す構成図である。
【図３】 図２のアドレスバス切換部の真理値図表であ
る。
る。
【図４】 この発明の実施例１の制御ゲートのデータバ
ス切換部を示す構成図である。
ス切換部を示す構成図である。
【図５】 図４のデータバス切換部の真理値図表であ
る。
る。
【図６】 この発明の実施例１に係るＩＣカードの動作
説明図である。
説明図である。
【図７】 この発明の実施例１に係るＩＣカードの動作
説明図である。
説明図である。
【図８】 この発明の実施例２に係るＩＣカードの構成
図である。
図である。
【図９】 この発明の実施例３に係るＩＣカードの構成
図である。
図である。
【符号の説明】 １ コネクタ、２ 制御ゲート、３ コントローラ、４
ＲＯＭ、５ アトリビュートメモリ、６ レジスタ、
７ 電圧検出回路、１０ ＩＣカード。
ＲＯＭ、５ アトリビュートメモリ、６ レジスタ、
７ 電圧検出回路、１０ ＩＣカード。
Claims (3)
- 【請求項１】 プログラムが格納されるメモリと、外部
機器との間で信号を入出力する入出力部と、上記メモリ
のプログラムに従い上記外部機器との間の入出力信号を
処理する処理部と、通常の動作時に上記入出力部を上記
処理部に接続するとともに、上記外部機器が上記メモリ
の内容を書き換えるときに上記入出力部を上記メモリに
接続する接続制御部とを備えたＩＣカード。 - 【請求項２】 上記外部機器からの入力信号を格納する
レジスタを備え、上記接続制御部は、予め定められた信
号が上記レジスタに格納されたときに接続の切り換えを
行うことを特徴とする請求項１記載のＩＣカード。 - 【請求項３】 上記外部機器からの入力信号のレベルを
検出する検出器を備え、上記接続制御部は、上記検出器
が検出したレベルが予め定められたレベルを越えたとき
に接続の切り換えを行うことを特徴とする請求項１記載
のＩＣカード。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31213094A JP3450070B2 (ja) | 1994-12-15 | 1994-12-15 | Ｉｃカード |
| US08/507,165 US5559731A (en) | 1994-12-15 | 1995-07-26 | IC card |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31213094A JP3450070B2 (ja) | 1994-12-15 | 1994-12-15 | Ｉｃカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08167013A true JPH08167013A (ja) | 1996-06-25 |
| JP3450070B2 JP3450070B2 (ja) | 2003-09-22 |
Family
ID=18025618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31213094A Expired - Fee Related JP3450070B2 (ja) | 1994-12-15 | 1994-12-15 | Ｉｃカード |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5559731A (ja) |
| JP (1) | JP3450070B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009064634A3 (en) * | 2007-11-12 | 2009-07-23 | Micron Technology Inc | System and method for updating read-only memory in smart card memory modules |
| US8156322B2 (en) | 2007-11-12 | 2012-04-10 | Micron Technology, Inc. | Critical security parameter generation and exchange system and method for smart-card memory modules |
| US8162227B2 (en) | 2007-11-12 | 2012-04-24 | Micron Technology, Inc. | Intelligent controller system and method for smart card memory modules |
| US8370645B2 (en) | 2009-03-03 | 2013-02-05 | Micron Technology, Inc. | Protection of security parameters in storage devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2584119B2 (ja) * | 1990-09-28 | 1997-02-19 | 富士写真フイルム株式会社 | メモリカードにおけるデータ記録方法およびメモリカードシステム |
| JP3017524B2 (ja) * | 1990-10-09 | 2000-03-13 | 富士写真フイルム株式会社 | Ｉｃメモリカードにおけるデータ記録方法およびｉｃメモリカードシステム |
| JP2635448B2 (ja) * | 1990-12-25 | 1997-07-30 | 富士写真フイルム株式会社 | メモリカードにおけるデータ記録方法およびメモリカードシステム |
| JP3246558B2 (ja) * | 1991-07-05 | 2002-01-15 | 大日本印刷株式会社 | Ｉｃカード |
| JPH05120501A (ja) * | 1991-10-24 | 1993-05-18 | Mitsubishi Electric Corp | Ｉｃカード及びｉｃカード製造方法 |
| JPH05217361A (ja) * | 1992-02-05 | 1993-08-27 | Hitachi Maxell Ltd | メモリカード |
-
1994
- 1994-12-15 JP JP31213094A patent/JP3450070B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-26 US US08/507,165 patent/US5559731A/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8930711B2 (en) | 2007-11-12 | 2015-01-06 | Micron Technology, Inc. | Critical security parameter generation and exchange system and method for smart-card memory modules |
| US8156322B2 (en) | 2007-11-12 | 2012-04-10 | Micron Technology, Inc. | Critical security parameter generation and exchange system and method for smart-card memory modules |
| US8162227B2 (en) | 2007-11-12 | 2012-04-24 | Micron Technology, Inc. | Intelligent controller system and method for smart card memory modules |
| US8286883B2 (en) | 2007-11-12 | 2012-10-16 | Micron Technology, Inc. | System and method for updating read-only memory in smart card memory modules |
| US8746578B2 (en) | 2007-11-12 | 2014-06-10 | Micron Technology, Inc. | System and method for updating read-only memory in smart card memory modules |
| WO2009064634A3 (en) * | 2007-11-12 | 2009-07-23 | Micron Technology Inc | System and method for updating read-only memory in smart card memory modules |
| US9088418B2 (en) | 2007-11-12 | 2015-07-21 | Micron Technology, Inc. | System and method for updating read-only memory in smart card memory modules |
| US9111045B2 (en) | 2007-11-12 | 2015-08-18 | Micron Technology, Inc. | Intelligent controller system and method for smart card memory modules |
| US9413535B2 (en) | 2007-11-12 | 2016-08-09 | Micron Technology, Inc. | Critical security parameter generation and exchange system and method for smart-card memory modules |
| US9483632B2 (en) | 2007-11-12 | 2016-11-01 | Micron Technology, Inc. | Intelligent controller system and method for smart card memory modules |
| US9979540B2 (en) | 2007-11-12 | 2018-05-22 | Micron Technology, Inc. | System and method for updating read-only memory in smart card memory modules |
| US8370645B2 (en) | 2009-03-03 | 2013-02-05 | Micron Technology, Inc. | Protection of security parameters in storage devices |
| US8949626B2 (en) | 2009-03-03 | 2015-02-03 | Micron Technology, Inc. | Protection of security parameters in storage devices |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3450070B2 (ja) | 2003-09-22 |
| US5559731A (en) | 1996-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5548782A (en) | Apparatus for preventing transferring of data with peripheral device for period of time in response to connection or disconnection of the device with the apparatus | |
| US4916662A (en) | IC card including high input voltage detection and suppression | |
| JPH05327582A (ja) | 携帯電話機のプログラムメモリ書き替え方式 | |
| JPH11143703A (ja) | 埋め込み型プログラマブルフラッシュメモリーを有するマイクロコントローラー | |
| US5809544A (en) | Microcontroller which limits access to internal memory | |
| JPH0472271B2 (ja) | ||
| KR100377608B1 (ko) | 데이터 처리장치 및 데이터 처리방법 | |
| EP0532790B1 (en) | One-chip microcomputer | |
| JPH08167013A (ja) | Ｉｃカード | |
| US6295590B1 (en) | Semiconductor memory apparatus having a protecting circuit | |
| JP3190421B2 (ja) | Ｉｃメモリカードシステム | |
| KR100290280B1 (ko) | 프로그램 가능한 플래시 메모리를 내장하는 마이크로콘트롤러 | |
| JPH03266154A (ja) | 情報処理装置 | |
| JP3912447B2 (ja) | メモリシステムおよび外部不揮発メモリの使用方法 | |
| JP2015174410A (ja) | 電子装置及び画像形成装置 | |
| KR890002324B1 (ko) | 프로그램 가능 메모리 보호회로 | |
| JPH09251395A (ja) | デュプレックス装置の系認識システム | |
| KR950007107B1 (ko) | 별도의 마이크로프로세서를 포함하는 컴퓨터장치 | |
| JP2001318907A (ja) | フラッシュメモリ内蔵マイクロコンピュータ | |
| JPH10133958A (ja) | 通信装置制御回路 | |
| JPH0520474A (ja) | １チツプマイクロコンピユータ | |
| KR200142931Y1 (ko) | 베이스 어드레스 자동 세팅 장치 | |
| JPH07193860A (ja) | プログラムメモリを有した携帯端末装置 | |
| JPH0883175A (ja) | プログラム制御装置 | |
| JPH0269844A (ja) | メモリのページ切換方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |